CN115133348A - 用于设备到设备连接的接地引脚 - Google Patents

用于设备到设备连接的接地引脚 Download PDF

Info

Publication number
CN115133348A
CN115133348A CN202210177316.2A CN202210177316A CN115133348A CN 115133348 A CN115133348 A CN 115133348A CN 202210177316 A CN202210177316 A CN 202210177316A CN 115133348 A CN115133348 A CN 115133348A
Authority
CN
China
Prior art keywords
pin
signal
parallel
ground pins
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210177316.2A
Other languages
English (en)
Inventor
李祥
G·韦尔吉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115133348A publication Critical patent/CN115133348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/652—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding   with earth pin, blade or socket
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/735—Printed circuits including an angle between each other
    • H01R12/737—Printed circuits being substantially perpendicular to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/06—Connectors or connections adapted for particular applications for computer periphery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文描述的示例涉及引脚布置，该引脚布置包括：第一信号引脚；第二信号引脚；以及多个平行接地引脚，多个平行接地引脚被定位在第一信号引脚与第二信号引脚之间。在一些示例中，多个平行接地引脚耦合到与第一设备耦合的单引脚连接器和与第二设备耦合的单引脚连接器。在一些示例中，多个平行接地引脚的第一支腿平行于第一信号引脚的一部分定位，并且其中，多个平行接地引脚的第二支腿平行于第二信号引脚的一部分定位。在一些示例中，多个平行接地引脚为通过第一信号引脚和第二信号引脚的至少一部分发送的信号提供1:N的信号对地比率，其中，N大于1。

Description

用于设备到设备连接的接地引脚
背景技术
易失性存储器是一种这样的存储器：如果到设备的电力被中断，则其状态(以及因此存储在其中的数据)是不确定的。动态易失性存储器要求刷新存储在设备中的数据以维持状态。动态易失性存储器的一个示例包括DRAM(动态随机存取存储器)或诸如同步DRAM(SDRAM)之类的一些变型。如本文所描述的存储器子系统可以与多种存储器技术兼容，例如，DDR3(双倍数据速率版本3，由JEDEC(联合电子器件工程委员会)于2007年6月27日最初发布)、DDR4(DDR版本4，由JEDEC于2012年9月公布的初始规范)、DDR4E(DDR版本4)、LPDDR3(低功率DDR版本3)、JESD209-3B(由JEDEC于2013年8月发布)、LPDDR4(LPDDR版本4)、JESD209-4(由JEDEC于2014年8月最初公布)、WIO2(宽输入/输出版本2)、JESD229-2(由JEDEC于2014年8月最初公布)、HBM(高带宽存储器)、JESD325(由JEDEC于2013年10月最初公布)、DDR5(DDR版本5，目前由JEDEC正在讨论)、LPDDR5(目前由JEDEC正在讨论)、HBM2(HBM版本2，目前由JEDEC正在讨论)，或其他存储器技术或这些存储器技术的组合，以及基于这样的规范的派生物或扩展的技术。
DDR5未注册(U)、已注册(R)、负载减少(LR)双列直插式存储器模块(DIMM)连接器被定义为具有1:1信号对地比率的表面安装连接器(SMT)连接器。图1示出了DDR5引脚分配的示例，其具有这样的布置：信号引脚和接地引脚具有1:1的信号对地引脚(S/G)比率。SMT连接器信号引脚被接地引脚屏蔽，因为一个接地引脚被放置在两个数据(DQ)信号引脚之间，以减少信号引脚之间的串扰。
图2示出了连接器引脚设计的另一视图。信号引脚将DIMM金手指(gold finger，GF)连接到对应的主板(MB)SMT焊盘。接地引脚被定位在信号引脚之间，并将其他DIMM金手指连接到对应的主板(MB)SMT焊盘。
附图说明
图1示出了信号引脚和接地引脚的布置的示例。
图2示出了连接器引脚设计的另一视图。
图3A-3G示出了接地引脚和信号引脚布置和设计的示例。
图4示出了使用各种实施例的近端串扰(NEXT)和远端串扰(FEXT)减少的示例。
图5A和图5B描绘了示例过程。
图6描绘了系统。
图7描绘了示例环境。
具体实施方式
使用不同信号引脚发送的信号会经历串扰，由此在一个信号引脚上发送的信号可能导致对在一个或多个其他信号引脚上发送的信号的干扰。在一些情况下，串扰可能由电容耦合、电感耦合或电导耦合引起。在一些情况下，如在图1和图2的示例中，接地引脚可能无法提供足够的保护来防止在使用两个或更多个相邻信号引脚发送的信号之间的串扰，并且信号干扰可能达到不期望的水平。
单个接地引脚无法提供足够的保护来防止在周围信号引脚之间的串扰。解决方案可以包括向单独的信号引脚添加更多接地引脚，并改变主板(MB)中的接地引脚和/或信号引脚连接器位置以及DIMM金手指(GF)焊盘的位置。然而，DDR5定义了具有在信号引脚连接和接地引脚连接到金手指(GF)以及到SMT焊盘之间的物理距离的模块引脚分配。因此，对于DDR5一致的系统，添加更多接地引脚以减少串扰可能是不可行的，因为存在固定的接地引脚连接的物理布置。
各种实施例提供了一种具有分离的平行接地引脚支腿(leg)的接地引脚，其中在DDR5一致的DIMM和主板布局中，接地引脚的第一端能够与接地引脚连接器连接，并且接地引脚的第二端能够与GF连接器位置连接。第一接地引脚支腿可以被定向以平行于第一信号引脚延伸，而第二接地引脚支腿可以被定向以平行于不同的第二信号引脚延伸。在一些示例中，接地引脚可以包括多于两条支腿。各种实施例提供潜在改进的信号对地比率和与DDR5 GF布置的兼容性、与SMT焊盘布局的DDR5主板设计的兼容性以及与DDR5 DIMM设计的兼容性。
图3A-3G示出了接地引脚和信号引脚布置和设计的示例。图3A-3G示出了在相同接地引脚位置处的两个接地引脚的示例，这两个接地引脚连接到DIMM金手指和MB SMT焊盘。在一些示例中，接地引脚连接器302-1可以包括支腿302-1-A和302-1-B。第一接地引脚支腿302-1-A可以平行于第一信号引脚306-1的一部分定位。第二接地引脚支腿302-1-B可以平行于第二信号引脚306-2的一部分定位。接地引脚连接器302-1可以在一端耦合到MB SMT焊盘304-2，并且在另一端耦合到DIMM GF 308-2。信号引脚306-1可以在一端耦合到MB SMT焊盘304-1，并且在另一端耦合到DIMM GF 308-1。信号引脚306-2可以在一端耦合到MB SMT焊盘304-3，并且在另一端耦合到DIMM GF 308-3。
使用两个接地引脚支腿而不是单个支腿，可以将信号对地比率从1:1改变为1:2(或1:N的其他信号对地比率，其中N大于1)并且减少在信号引脚之间的串扰，但在与MB SMT焊盘和DIMM GF的接口处仍保持1:1的S/G，并允许使用DDR5一致的MB和DIMM排列。在其他示例中，可以使用多于两个接地引脚连接器支腿，例如，三个、四个或更多个接地引脚连接器支腿。因此，具有两个或更多个支腿的接地引脚可以连接到单个SMT和单个DIMM GF。接地引脚的第一端可以连接到与DIMM连接的弹簧加载的GF。接地引脚的第二端可以连接到SMT，该SMT连接到主板并连接到其他板迹线。
本文描述的接地引脚的各种实施例可以用于连接到DIMM和主板，DIMM和主板至少与DDR3、DDR4、DDR5以及DDR4E、LPDDR4、LPDDR5或其他存储器技术或这些存储器技术的组合、以及基于这样的规范的派生物或扩展的技术一致。本文描述的接地引脚的各种实施例可以用作在包括接地引脚和两个信号引脚的设备的任何耦合之间的接地引脚，以将信号对地比率从1:N(其中N大于1)进行改变。例如，第一设备可以包括加速器或处理器，并且第二设备可以包括存储器设备、另一处理器或主板。
接地引脚的各种实施例可以通过冲压和形成金属来制造，该金属例如但不限于以下各项中的一个或多个：铜、青铜、合金(例如，两种或更多种金属的组合)或者任何电或光学信号导体。可以设置接地引脚的厚度和接地引脚两侧之间的距离，使得接地引脚不接触信号引脚。空白引脚制造可以控制接地引脚厚度，以确保到SMT和GF的接口在要求的位置内。在一些示例中，接地引脚支腿的横截面的厚度可以大约为0.1mm，但是可以使用其他厚度。在一些示例中，两个接地引脚连接器与信号引脚平行，长度大约为2.6mm。从DIMM GF连接到MB SMT焊盘连接，接地引脚支腿的横截面可以是圆形、椭圆形、正方形、矩形或其任何组合。
如图3A中示出的，其中接地引脚被扩展为布置在信号引脚之间的两个接地引脚股线(strand)或支腿，并且接地引脚可以为沿信号引脚长度的区域提供1:2的信号对地比率。在接地引脚为单股线或单支腿的情况下，接地引脚可以提供1:1的信号对地比率。
图3B-3G描绘了具有到金手指和SMT焊盘的连接的接地引脚和信号引脚布置的不同透视图。例如，图3B描绘了信号引脚和接地引脚布置的示例。例如，图3C描绘了被定位在具有多个支腿的接地引脚352旁边的信号引脚350的示例。图3D描绘了被布置在接地引脚352-0和352-1的相对侧上的多个信号引脚350-0和350-1的示例。另外地，信号引脚350-1被定位在接地引脚352-1和352-2之间。图3E至图3G描绘了相对于SMT焊盘360-0和360-1以及金手指连接364-0和364-1定向的信号引脚366-0和接地引脚362-1的其他示例透视图。信号引脚和接地引脚的形状和连接方式仅仅是示例性的，并且可以使用任何形状和连接。
图4示出了与现有技术相比使用各种实施例的近端串扰(NEXT)和远端串扰(FEXT)减少的示例。使用提供与信号引脚平行的多个平行接地引脚的各种实施例，NEXT和FEXT可以减少大约3dB到5dB。
图5A描绘了可以用于在第一设备与第二设备之间形成连接的示例过程。在502处，第一设备的第一连接器可以耦合到具有多个平行接地引脚部分的接地引脚。在一些示例中，接地引脚可以包括两个或更多个平行接地引脚。在一些示例中，第一设备可以包括主板，并且第一连接器可以是主板的SMT。
在504处，具有多个平行接地引脚部分的接地引脚可以耦合到第二设备的第一连接器。在一些示例中，第二设备包括存储器设备，并且第二设备的第一连接器可以包括DIMM的金手指。
在506处，第一信号引脚可以耦合到第一设备的第二连接器和第二设备的第二连接器。在一些示例中，主板的第二连接器可以包括SMT。在一些示例中，存储器设备的第二连接器可以包括DIMM的金手指。
在508处，第二信号引脚可以耦合到第一设备的第三连接器和第二设备的第三连接器。在一些示例中，主板的第三连接器可以包括SMT。在一些示例中，存储器设备的第三连接器可以包括DIMM的金手指。主板和存储器设备的第二连接器和第三连接器可以位于主板和存储器设备的第一连接器的相对侧。在一些示例中，两个或更多个平行接地引脚中的第一接地引脚可以平行于第一信号引脚定位。在一些示例中，两个或更多个平行接地引脚中的第二接地引脚可以平行于第二信号引脚定位。在一些示例中，两个或更多个平行接地引脚可以提供大约为1:N的信号对地比率，其中N大于1。
图5B描绘了利用具有接地引脚和信号引脚的设备之间的连接的示例过程。在550处，可以在耦合在多个设备之间的一个或多个信号引脚中发送信号。设备中的一个可以包括DIMM，并且设备中的另一个可以包括主板，但是可以使用发送和接收信号的任何电子设备。
在552处，具有平行于信号引脚延伸的多个接地引脚手指的接地引脚可以提供保护或减少使用由接地引脚手指分离的信号引脚发送的信号之间的串扰。
图6描绘了系统。该系统可以使用本文描述的实施例来提供接地引脚连接以连接设备并提供1:N的信号对地比率，其中N为1或更大。系统600包括处理器610，该处理器610为系统600提供处理、操作管理和指令的执行。处理器610可以包括任何类型的微处理器、中央处理单元(CPU)、图形处理单元(GPU)、XPU、处理核心或其他处理硬件或处理器的组合，以为系统600提供处理。XPU可以包括以下各项中的一个或多个：CPU、图形处理单元(GPU)、通用GPU(GPGPU)和/或其他处理单元(例如，加速器或可编程或固定功能FPGA)。处理器610控制系统600的整体操作，并且可以是或包括一个或多个可编程通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑器件(PLD)等，或者这些设备的组合。
在一个示例中，系统600包括耦合到处理器610的接口612，该接口612可以表示针对需要更高的带宽连接的系统组件(例如，存储器子系统620或图形接口组件640或加速器642)的更高速度接口或高吞吐量接口。接口612表示接口电路，该接口电路可以是独立组件或者集成到处理器管芯上。在存在图形接口640的情况下，该图形接口640与图形组件接合，以将视觉显示提供到系统600的用户。在一个示例中，图形接口640可以驱动向用户提供输出的高清晰度(HD)显示器。高清晰度可以指代具有大约100PPI(每英寸像素)或更大的像素密度的显示器，并且可以包括诸如全HD(例如，1080p)、视网膜显示、4K(超高清晰度或UHD)或其他格式之类的格式。在一个示例中，显示器可以包括触摸屏显示器。在一个示例中，图形接口640基于在存储器630中存储的数据或者基于由处理器610执行的操作或两者来生成显示。在一个示例中，图形接口640基于在存储器630中存储的数据或者基于由处理器610执行的操作或两者来生成显示。
加速器642可以是可以由处理器610访问或使用的可编程或固定功能卸载引擎。例如，加速器642中的加速器可以提供压缩(DC)能力、诸如公钥加密(PKE)之类的密码服务、密码、散列/认证能力、解密或其他能力或服务。在一些实施例中，另外地或可替代地，加速器642中的加速器提供如本文所描述的现场选择控制器能力。在一些情况下，加速器642可以被集成到CPU插座(例如，到包括CPU并提供与CPU的电气接口的主板或电路板的连接器)中。例如，加速器642可以包括单核心或多核心处理器、图形处理单元、逻辑执行单元、单级或多级高速缓存、可用于独立执行程序或线程的功能单元、专用集成电路(ASIC)、神经网络处理器(NNP)、可编程控制逻辑以及诸如现场可编程门阵列(FPGA)之类的可编程处理元件。加速器642可以提供多个神经网络、CPU、处理器核心、通用图形处理单元，或者可以使图形处理单元可供人工智能(AI)或机器学习(ML)模型使用。例如，AI模型可以使用或包括以下各项中的任何一个或其组合：强化学习方案、Q-学习方案、深度-Q学习、或AsynchronousAdvantage Actor-Critic(A3C)、组合神经网络、递归组合神经网络或其他AI或ML模型。可以使多个神经网络、处理器核心或图形处理单元可供AI或ML模型使用。
存储器子系统620表示系统600的主存储器，并且为要由处理器610执行的代码或要在执行例程中使用的数据值提供存储。存储器子系统620可以包括一个或多个存储器设备630，例如，只读存储器(ROM)、闪速存储器、随机存取存储器(RAM)的一种或多种变型(例如，DRAM)，或其他存储器设备，或这些设备的组合。存储器630存储并托管操作系统(OS)632以及其他事物，以提供用于执行系统600中的指令的软件平台。另外地，应用634可以从存储器630在OS 632的软件平台上执行。应用634表示具有其自己的操作逻辑以执行对一个或多个功能的执行的程序。进程636表示向OS 632或一个或多个应用634或其组合提供辅助功能的代理或例程。OS 632、应用634和进程636提供软件逻辑以提供用于系统600的功能。在一个示例中，存储器子系统620包括存储器控制器622，该存储器控制器622是用于生成命令并将命令发出到存储器630的存储器控制器。将理解的是，存储器控制器622可以是处理器610的物理部分或接口612的物理部分。例如，存储器控制器622可以是集成到具有处理器610的电路上的集成存储器控制器。
尽管没有具体示出，但是将理解的是，系统600可以包括设备之间的一条或多条总线或一个或多个总线系统，例如，存储器总线、图形总线、接口总线等。总线或其他信号线可以将组件通信地或电气地耦合在一起，或者将组件通信地且电气地耦合。总线可以包括物理通信线路、点对点连接、桥、适配器、控制器或其他电路系统或其组合。总线可以包括例如系统总线、外围组件互连(PCI)总线、超传输或行业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)或电气和电子工程师协会(IEEE)标准1394总线(Firewire)中的一个或多个。
在一个示例中，系统600包括接口614，该接口614可以耦合到接口612。在一个示例中，接口614表示接口电路，该接口电路可以包括独立组件和集成电路系统。在一个示例中，多个用户接口组件或外围组件或两者耦合到接口614。网络接口650向系统600提供通过一个或多个网络与远程设备(例如，服务器或其他计算设备)通信的能力。网络接口650可以包括以太网适配器、无线互连组件、蜂窝网络互连组件、USB(通用串行总线)、或其他基于有线标准或无线标准的接口或专有接口。网络接口650可以将数据发送到位于相同数据中心或机架中的设备或远程设备，这可以包括发送存储在存储器中的数据。网络接口650可以从远程设备接收数据，这可以包括将接收到的数据存储在存储器中。可以结合网络接口650、处理器610和存储器子系统620使用各种实施例。
在一个示例中，系统600包括一个或多个输入/输出(I/O)接口660。I/O接口660可以包括用户通过其与系统600交互(例如，音频、字母数字、触觉/触摸或其他接合)的一个或多个接口组件。外围接口670可以包括上面未具体提到的任何硬件接口。外围设备通常指代依赖地连接到系统600的设备。依赖连接是其中系统600提供在其上执行操作并且用户与其进行交互的软件平台或硬件平台或两者的一种连接。
在一个示例中，系统600包括用于以非易失性方式存储数据的存储子系统680。在一个示例中，在某些系统实现方式中，存储装置680的至少某些组件可以与存储器子系统620的组件重叠。存储子系统680包括(多个)存储设备684，这些存储设备684可以是或包括用于以非易失性方式存储大量数据的任何常规介质，例如，一个或多个基于磁性、固态或光学的盘或其组合。存储装置684以持久状态保存代码或指令以及数据686(即，尽管到系统600的电力被中断，但值仍被保留)。存储装置684通常可以被认为是“存储器”，但是存储器630典型地是用于向处理器610提供指令的执行或操作存储器。尽管存储装置684是非易失性的，但是存储器630可以包括易失性存储器(即，如果到系统600的电力被中断，则数据的值或状态是不确定的)。在一个示例中，存储子系统680包括用于与存储装置684接合的控制器682。在一个示例中，控制器682是接口614或处理器610的物理部分，或者可以包括处理器610和接口614两者中的电路或逻辑。
易失性存储器是一种这样的存储器：如果到设备的电力被中断，则其状态(以及因此存储在其中的数据)是不确定的。动态易失性存储器要求刷新存储在设备中的数据以维持状态。动态易失性存储器的一个示例包括DRAM(动态随机存取存储器)或诸如同步DRAM(SDRAM)之类的一些变型。易失性存储器的另一个示例包括高速缓存或静态随机存取存储器(SRAM)。如本文所描述的存储器子系统可以与多种存储器技术兼容，例如，DDR3(双倍数据速率版本3，由JEDEC(联合电子器件工程委员会)于2007年6月27日最初发布)、DDR4(DDR版本4，由JEDEC于2012年9月公布的初始规范)、DDR4E(DDR版本4)、LPDDR3(低功率DDR版本3)、JESD209-3B(由JEDEC于2013年8月发布)、LPDDR4(LPDDR版本4)、JESD209-4(由JEDEC于2014年8月最初公布)、WIO2(宽输入/输出版本2)、JESD229-2(由JEDEC于2014年8月最初公布)、HBM(高带宽存储器)、JESD325(由JEDEC于2013年10月最初公布)、LPDDR5(目前由JEDEC正在讨论)、HBM2(HBM版本2，目前由JEDEC正在讨论)，或其他存储器技术或这些存储器技术的组合，以及基于这样的规范的派生物或扩展的技术。JEDEC标准在www.jedec.org处是可获得的。
非易失性存储器(NVM)设备是一种这样的存储器：即使到设备的电力被中断，其状态也是确定的。在一些实施例中，NVM设备可以包括块可寻址存储器设备，例如，NAND技术，或者更具体地，多阈值级NAND闪速存储器(例如，单级单元(“SLC”)、多级单元(“MLC”)、四级单元(“QLC”)、三级单元(“TLC”)或某种其他NAND)。NVM设备还可以包括字节可寻址的就地写入三维交叉点存储器设备，或其他字节可寻址的就地写入NVM设备(也被称为持久性存储器)，例如，单级或多级相变存储器(PCM)或具有开关的相变存储器(PCMS)、
Figure BDA0003520806880000052
OptaneTM存储器、使用硫族相变材料(例如，硫族玻璃)的NVM设备、电阻式存储器(包括金属氧化物基、氧空位基和导电桥随机存取存储器(CB-RAM))、纳米线存储器、铁电随机存取存储器(FeRAM、FRAM)、结合忆阻器技术的磁阻随机存取存储器(MRAM)、自旋移矩(STT)-MRAM、基于自旋电子磁结存储器的设备、基于磁性隧道结(MTJ)的设备、基于DW(畴壁)和SOT(自旋轨道转移)的设备、基于晶闸管的存储器设备或上述存储器中的任何存储器的组合或其他存储器。
电源(未描绘)向系统600的组件提供电力。更具体地，电源典型地与系统600中的一个或多个电源供应接合，以向系统600的组件提供电力。在一个示例中，电源供应包括用于插入壁式插座的AC到DC(交流电到直流电)适配器。这样的AC电力可以是可再生能源(例如，太阳能)电源。在一个示例中，电源包括DC电源，例如，外部AC到DC转换器。在一个示例中，电源或电源供应包括无线充电硬件，以经由与充电场的接近度来充电。在一个示例中，电源可以包括内部电池、交流电供应、基于运动的电源供应、太阳能电源供应或燃料电池源。
在示例中，系统600可以使用处理器、存储器、存储装置、网络接口和其他组件的互连计算托架来实现。可以使用高速互连，例如，PCIe、以太网或光学互连(或其组合)。
图7描绘了环境700，该环境700包括多个计算机架702，每个机架包括机架顶部(ToR)交换机704、吊舱(pod)管理器706和多个池化系统抽屉。该环境可以使用本文描述的实施例来提供接地引脚连接以连接设备并提供1:N的信号对地比率，其中N为1或更大。通常，池化系统抽屉可以包括池化计算抽屉和池化存储抽屉。可选地，池化系统抽屉还可以包括池化存储器抽屉和池化输入/输出(I/O)抽屉。在所示的实施例中，池化系统抽屉包括
Figure BDA0003520806880000051
池化计算抽屉708和
Figure BDA0003520806880000061
ATOMTM池化计算抽屉710、池化存储抽屉712、池化存储器抽屉714和池化I/O抽屉716。池化系统抽屉中的每一个经由高速链路718(例如，以太网链路和/或硅光子(SiPh)光学链路)连接到ToR交换机704。
多个计算机架702可以经由其ToR交换机704互连(例如，互连到吊舱级交换机或数据中心交换机)，如由到网络720的连接所示的。在一些实施例中，经由(多个)吊舱管理器706将计算机架702的组作为单独的吊舱进行管理。在一些实施例中，单个吊舱管理器用于管理吊舱中的所有机架。可替代地，分布式吊舱管理器可以用于吊舱管理操作。
环境700还包括用于管理环境的各个方面的管理接口722。该管理接口722包括管理机架配置，其中对应的参数被存储为机架配置数据724。环境700可以用于计算机架。
本文的实施例可以在各种类型的计算和联网装备(例如，交换机、路由器、机架和刀片式服务器(例如，在数据中心和/或服务器场环境中所采用的那些))中实现。数据中心和服务器场中使用的服务器包括阵列式服务器配置，例如，基于机架的服务器或刀片式服务器。这些服务器经由各种网络配置进行通信互连，例如，将多组服务器划分为局域网(LAN)，该LAN具有LAN之间的适当的交换和路由设施，以形成私有的内联网。例如，云托管设施可以典型地采用具有大量服务器的大型数据中心。刀片包括单独的计算平台，该平台被配置为执行服务器类型的功能，即，“卡上服务器”。因此，每个刀片包括常规的服务器所共有的组件，包括提供用于耦合适当的集成电路(IC)和安装到主印刷电路板(主板)上的其他组件的内部布线(即，总线)的主印刷电路板(主板)。
各种示例可以使用硬件元件、软件元件或者两者的组合来实现。在一些示例中，硬件元件可以包括设备、组件、处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等等)、集成电路、ASIC、PLD、DSP、FPGA、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片集等等。在一些示例中，软件元件可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。确定示例是否是使用硬件元件和/或软件元件实现的可以根据任何数量的因素(例如，期望的计算速率、功率水平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和根据给定的实现方式的期望的其他设计或者性能约束)而变化。要注意的是，硬件、固件和/或软件元件可以在本文中被统称为或者单独称为“模块”或“逻辑”。处理器可以是硬件状态机、数字控制逻辑、中央处理单元或任何硬件、固件和/或软件元件的一个或多个组合。
一些示例可以使用制品或者至少一种计算机可读介质来实现或被实现为制品或者至少一种计算机可读介质。计算机可读介质可以包括用于存储逻辑的非暂时性存储介质。在一些示例中，非暂时性存储介质可以包括能够存储电子数据的一种或者多种类型的计算机可读存储介质，包括易失性存储器或非易失性存储器、可移除或不可移除存储器、可擦除或不可擦除存储器、可写入或可重写存储器等等。在一些示例中，逻辑可以包括各种软件元件，例如，软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。
根据一些示例，计算机可读介质可以包括用于存储或者维持指令的非暂时性存储介质，该指令在由机器、计算设备或者系统执行时使得该机器、计算设备或者系统执行根据所描述的示例的方法和/或操作。指令可以包括任何合适类型的代码，例如，源代码、编译代码、解释代码、可执行代码、静态代码、动态代码等。指令可以根据预定义的计算机语言、方式或者句法来实现，以用于指示机器、计算设备或者系统执行某些功能。指令可以使用任何适合的高级、低级、面向对象、视觉、编译和/或解释编程语言来实现。
至少一个示例的一个或多个方面可以由存储在至少一种机器可读介质上的表示处理器内的各种逻辑的代表性指令实现，该指令在由机器、计算设备或者系统读取时使得该机器、计算设备或者系统制造用于执行本文描述的技术的逻辑。被称为“IP核心”的这样的表示可以被存储在有形的机器可读介质上并且被供应到各种客户或者制造设施以加载到实际上制造逻辑或者处理器的制造机器中。
短语“一个示例”或“示例”的出现不一定都指代相同的示例或实施例。本文描述的任何方面可以与本文所描述的任何其他方面或类似的方面组合，而不管这些方面是否是关于相同的附图或元素来描述的。附图中描绘的块功能划分、省略或者包含并不暗指用于实现这些功能的硬件组件、电路、软件和/或元件将一定在实施例中被划分、省略或者包含。
一些示例可以使用表述“耦合”和“连接”以及其衍生词来描述。这些术语不一定旨在是彼此的同义词。例如，使用术语“连接”和/或“耦合”的描述可以指示两个或者更多个元件彼此直接物理或者电接触。然而，术语“耦合”也可以意味着两个或者更多个元件彼此不直接接触，但是仍然协同操作或者与彼此交互。
本文中的术语“第一”、“第二”等并不表示任何次序、数量或重要性，而是用于将一个元素与另一元素区分开。本文中的术语“一(a)”和“一个(an)”不表示对数量的限制，而是表示所引用的项目中的至少一个的存在。本文中参考信号使用的术语“使……生效”表示其中信号为活动的信号的状态，并且可以通过将任何逻辑电平(逻辑0或逻辑1)施加到信号来实现。术语“跟随”或“之后”可以指代紧跟或跟随在某种其他事件或多个事件之后。步骤的其他序列也可以根据替代实施例来执行。此外，可以取决于特定的应用来添加或移除附加的步骤。可以使用改变的任何组合，并且受益于本公开的本领域的普通技术人员将理解其许多变型、修改和替代实施例。
除非另有明确说明，否则诸如短语“X，Y或Z中的至少一个”之类的析取语言在上下文内被理解为通常用于表示项目、术语等，并且可以是X，Y或Z或者其任何组合(例如，X，Y和/或Z)。因此，这种析取语言通常不旨在并且不应该暗示某些实施例要求存在X中的至少一个、Y中的至少一个或Z中的至少一个。另外地，除非另有明确说明，否则诸如短语“X，Y和Z中的至少一个”之类的连接词语言也应该被理解为表示X，Y，Z或其任何组合，包括“X，Y和/或Z”。
下面提供了本文所公开的设备、系统和方法的说明性示例。这些设备、系统和方法的实施例可以包括下面描述的示例中的任何一个或多个以及其任何组合。
如本文所示的流程图提供了各种处理动作的序列的示例。流程图可以指示要由软件或固件例程执行的操作以及物理操作。在一些实施例中，流程图可以示出可以在硬件和/或软件中实现的有限状态机(FSM)的状态。尽管以特定的序列或次序示出，但除非另有说明，否则可以修改动作的次序。因此，所示的实施例应仅被理解为示例，并且该过程可以以不同的次序执行，并且一些动作可以并行执行。另外地，在各种实施例中，可以省略一个或多个动作；因此，并非在每个实施例中都要求所有动作。其他处理流程也是可能的。
本文所描述的各种组件可以是用于执行所描述的操作或功能的单元。本文所描述的每个组件包括软件、硬件或这些软件和硬件的组合。组件可以被实现为软件模块、硬件模块、特殊用途硬件(例如，专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬连线电路系统等。
示例1包括一种装置，该装置包括：第一信号引脚；第二信号引脚；以及多个平行接地引脚，多个平行接地引脚被定位在第一信号引脚与第二信号引脚之间，多个平行接地引脚耦合到与第一设备耦合的单引脚连接器和与第二设备耦合的单引脚连接器，其中，多个平行接地引脚的第一支腿平行于第一信号引脚的一部分定位，并且其中，多个平行接地引脚的第二支腿平行于第二信号引脚的一部分定位。
示例2包括一个或多个示例，其中，与第一设备耦合的单引脚连接器包括主板的表面安装(SMT)连接器。
示例3包括一个或多个示例，其中，与第二设备耦合的单引脚连接器包括双列直插式存储器模块(DIMM)中的金手指连接器。
示例4包括一个或多个示例，其中，多个平行接地引脚为通过第一信号引脚和第二信号引脚的至少一部分发送的信号提供1:N的信号对地比率，其中，N大于1。
示例5包括一个或多个示例，其中，多个平行接地引脚包括彼此平行定向的两个或更多个接地引脚。
示例6包括一个或多个示例，其中，多个平行接地引脚包括以下各项中的一个或多个：铜、青铜或者合金。
示例7包括一个或多个示例，其中：第一信号引脚耦合到与第一设备耦合的第一引脚连接器以及与第二设备耦合的第一引脚连接器；以及第二信号引脚耦合到与第一设备耦合的第二引脚连接器以及与第二设备耦合的第二引脚连接器。
示例8包括一个或多个示例，其中，引脚连接器的布置与双倍数据速率版本5(DDR5)一致。
示例9包括一个或多个示例，并且包括第一设备和第二设备，其中，第一设备包括主板，并且第二设备包括双列直插式存储器模块(DIMM)并且包括以下各项中的一个或多个：耦合到主板并且用于使用第一信号引脚和第二信号引脚接收数据的中央处理单元(CPU)、XPU或者图形处理单元(GPU)。
示例10包括一个或多个示例，并且包括一种方法，该方法包括：通过第一信号引脚将第一信号从第一设备发送到第二设备；通过第二信号引脚将第二信号从第一设备发送到第二设备；以及使用具有多个平行接地引脚的接地引脚来提供在第一信号与第二信号之间的近端串扰和远端串扰的减少，多个平行接地引脚与第一设备连接到单个引脚并且与第二设备连接到第二单个引脚。
示例11包括一个或多个示例，其中，第一信号引脚耦合到主板的表面安装(SMT)连接器和双列直插式存储器模块(DIMM)中的金手指连接器，以及第二信号引脚耦合到主板的第二SMT连接器和DIMM中的第二金手指连接器。
示例12包括一个或多个示例，其中，SMT连接器和金手指连接器的布置与双倍数据速率版本5(DDR5)一致。
示例13包括一个或多个示例，其中，多个平行接地引脚为通过第一信号引脚和第二信号引脚的至少一部分发送的信号提供1:N的信号对地比率，其中，N大于1。
示例14包括一个或多个示例，其中，多个平行接地引脚包括彼此平行定向的两个或更多个接地引脚。
示例15包括一个或多个示例，其中，多个平行接地引脚包括以下各项中的一个或多个：铜、青铜或者合金。
示例16包括一个或多个示例，其中，第一设备包括主板；以及第二设备包括双列直插式存储器模块(DIMM)并且包括以下各项中的一个或多个：耦合到主板并且用于使用第一信号引脚和第二信号引脚接收数据的中央处理单元(CPU)、XPU或者图形处理单元(GPU)。
示例17包括一个或多个示例，并且包括一种系统，该系统包括：第一设备，该第一设备包括主板；第二设备，该第二设备包括双列直插式存储器模块(DIMM)；第一信号引脚；第二信号引脚；以及多个平行接地引脚，多个平行接地引脚被定位在第一信号引脚与第二信号引脚之间，多个平行接地引脚耦合到与第一设备耦合的单引脚连接器和与第二设备耦合的单引脚连接器，其中，多个平行接地引脚的第一支腿平行于第一信号引脚的一部分定位，并且其中，多个平行接地引脚的第二支腿平行于第二信号引脚的一部分定位。
示例18包括一个或多个示例，其中，引脚连接器的布置与双倍数据速率版本5(DDR5)一致。
示例19包括一个或多个示例，其中，多个平行接地引脚包括彼此平行定向的两个或更多个接地引脚。
示例20包括一个或多个示例，其中，多个平行接地引脚为通过第一信号引脚和第二信号引脚的至少一部分发送的信号提供1:N的信号对地比率，其中，N大于1。

Claims (20)

1.一种装置，所述装置包括：
第一信号引脚；
第二信号引脚；以及
多个平行接地引脚，所述多个平行接地引脚被定位在所述第一信号引脚与所述第二信号引脚之间，所述多个平行接地引脚耦合到与第一设备耦合的单引脚连接器和与第二设备耦合的单引脚连接器，其中，所述多个平行接地引脚的第一支腿平行于所述第一信号引脚的一部分定位，并且其中，所述多个平行接地引脚的第二支腿平行于所述第二信号引脚的一部分定位。
2.根据权利要求1所述的装置，其中，所述与第一设备耦合的单引脚连接器包括主板的表面安装(SMT)连接器。
3.根据权利要求1所述的装置，其中，所述与第二设备耦合的单引脚连接器包括双列直插式存储器模块(DIMM)中的金手指连接器。
4.根据权利要求1所述的装置，其中，所述多个平行接地引脚为通过所述第一信号引脚和所述第二信号引脚的至少一部分发送的信号提供1:N的信号对地比率，其中，N大于1。
5.根据权利要求1所述的装置，其中，所述多个平行接地引脚包括彼此平行定向的两个或更多个接地引脚。
6.根据权利要求1所述的装置，其中，所述多个平行接地引脚包括以下各项中的一个或多个：铜、青铜或者合金。
7.根据权利要求1所述的装置，其中：
所述第一信号引脚耦合到与所述第一设备耦合的第一引脚连接器以及与所述第二设备耦合的第一引脚连接器；以及
所述第二信号引脚耦合到与所述第一设备耦合的第二引脚连接器以及与所述第二设备耦合的第二引脚连接器。
8.根据权利要求7所述的装置，其中，引脚连接器的布置与双倍数据速率版本5(DDR5)一致。
9.根据权利要求1所述的装置，还包括所述第一设备和所述第二设备，其中，所述第一设备包括主板，并且所述第二设备包括双列直插式存储器模块(DIMM)并且包括以下各项中的一个或多个：耦合到所述主板并且用于使用所述第一信号引脚和所述第二信号引脚接收数据的中央处理单元(CPU)、XPU或者图形处理单元(GPU)。
10.一种方法，包括：
通过第一信号引脚将第一信号从第一设备发送到第二设备；
通过第二信号引脚将第二信号从所述第一设备发送到所述第二设备；以及
使用具有多个平行接地引脚的接地引脚来提供在所述第一信号与所述第二信号之间的近端串扰和远端串扰的减少，所述多个平行接地引脚与到所述第一设备的单个引脚连接并且与到所述第二设备的第二单个引脚连接。
11.根据权利要求10所述的方法，其中
所述第一信号引脚耦合到主板的表面安装(SMT)连接器和双列直插式存储器模块(DIMM)中的金手指连接器，以及
所述第二信号引脚耦合到主板的第二SMT连接器和所述DIMM中的第二金手指连接器。
12.根据权利要求11所述的方法，其中，SMT连接器和金手指连接器的布置与双倍数据速率版本5(DDR5)一致。
13.根据权利要求10所述的方法，其中，所述多个平行接地引脚为通过所述第一信号引脚和所述第二信号引脚的至少一部分发送的信号提供1:N的信号对地比率，其中，N大于1。
14.根据权利要求10所述的方法，其中，所述多个平行接地引脚包括彼此平行定向的两个或更多个接地引脚。
15.根据权利要求10所述的方法，其中，所述多个平行接地引脚包括以下各项中的一个或多个：铜、青铜或者合金。
16.根据权利要求10所述的方法，其中
所述第一设备包括主板；以及
所述第二设备包括双列直插式存储器模块(DIMM)并且包括以下各项中的一个或多个：耦合到所述主板并且用于使用所述第一信号引脚和所述第二信号引脚接收数据的中央处理单元(CPU)、XPU或者图形处理单元(GPU)。
17.一种系统，包括：
第一设备，所述第一设备包括主板；
第二设备，所述第二设备包括双列直插式存储器模块(DIMM)；
第一信号引脚；
第二信号引脚；以及
多个平行接地引脚，所述多个平行接地引脚被定位在所述第一信号引脚与所述第二信号引脚之间，所述多个平行接地引脚耦合到与所述第一设备耦合的单引脚连接器和与所述第二设备耦合的单引脚连接器，其中，所述多个平行接地引脚的第一支腿平行于所述第一信号引脚的一部分定位，并且其中，所述多个平行接地引脚的第二支腿平行于所述第二信号引脚的一部分定位。
18.根据权利要求17所述的系统，其中，引脚连接器的布置与双倍数据速率版本5(DDR5)一致。
19.根据权利要求17所述的系统，其中，所述多个平行接地引脚包括彼此平行定向的两个或更多个接地引脚。
20.根据权利要求17所述的系统，其中，所述多个平行接地引脚为通过所述第一信号引脚和所述第二信号引脚的至少一部分发送的信号提供1:N的信号对地比率，其中，N大于1。
CN202210177316.2A 2021-03-26 2022-02-25 用于设备到设备连接的接地引脚 Pending CN115133348A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/214,397 2021-03-26
US17/214,397 US20210313744A1 (en) 2021-03-26 2021-03-26 Ground pin for device-to-device connection

Publications (1)

Publication Number Publication Date
CN115133348A true CN115133348A (zh) 2022-09-30

Family

ID=77921922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210177316.2A Pending CN115133348A (zh) 2021-03-26 2022-02-25 用于设备到设备连接的接地引脚

Country Status (5)

Country Link
US (1) US20210313744A1 (zh)
KR (1) KR20220134433A (zh)
CN (1) CN115133348A (zh)
DE (1) DE102022102789A1 (zh)
NL (1) NL2030962B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102917A1 (en) * 2021-12-08 2022-03-31 Intel Corporation Pin configuration for device-to-device connection

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013100929A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Memory connector for two sodimm per channel configuration
US9257778B2 (en) * 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
US9065225B2 (en) * 2012-04-26 2015-06-23 Apple Inc. Edge connector having a high-density of contacts
US9520689B2 (en) * 2013-03-13 2016-12-13 Amphenol Corporation Housing for a high speed electrical connector
US9362646B2 (en) * 2013-03-15 2016-06-07 Amphenol Corporation Mating interfaces for high speed high density electrical connector
US10038281B2 (en) * 2015-08-13 2018-07-31 Intel Corporation Pinfield crosstalk mitigation
US20180276176A1 (en) * 2017-03-23 2018-09-27 Intel Corporation Peripheral component interconnect express (pcie) compliant through-hole and press-fit connector
US10923859B2 (en) * 2019-04-19 2021-02-16 Intel Corporation Crosstalk reducing connector pin geometry
CN110768065A (zh) * 2019-09-29 2020-02-07 上海航天科工电器研究院有限公司 一种高速扣板电连接器
CN111769396B (zh) * 2020-07-24 2021-10-26 东莞立讯技术有限公司 端子结构和电连接器
CN219040777U (zh) * 2022-09-02 2023-05-16 安费诺商用电子产品(成都)有限公司 连接器子组件和电连接器

Also Published As

Publication number Publication date
US20210313744A1 (en) 2021-10-07
NL2030962A (en) 2022-10-06
DE102022102789A1 (de) 2022-09-29
KR20220134433A (ko) 2022-10-05
NL2030962B1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
US20210074333A1 (en) Package pin pattern for device-to-device connection
NL2032113B1 (en) Stacked memory chip solution with reduced package inputs/outputs (i/os)
CN115133348A (zh) 用于设备到设备连接的接地引脚
US20150245525A1 (en) Socket interposer and computer system using the socket interposer
US20130170128A1 (en) Motherboard
NL2031894B1 (en) Dimm socket with seating floor to meet both longer length edge contacts and shorter length edge contacts
US20210286727A1 (en) Dynamic random access memory (dram) with scalable meta data
US20220108743A1 (en) Per bank refresh hazard avoidance for large scale memory
US20210120670A1 (en) Reduced vertical profile ejector for liquid cooled modules
US20220102917A1 (en) Pin configuration for device-to-device connection
US20240145996A1 (en) Connector pins for reducing crosstalk
US20220304142A1 (en) Circuit board to reduce far end cross talk
TW202225905A (zh) 用於高輸入/輸出(i/o)計數封裝半導體晶片之裝載框架
EP4020472B1 (en) Improved memory module that conserves motherboard wiring space
US20220263262A1 (en) Shielded socket pin for device-to-device connection
EP4093158A1 (en) Signal trace configuration to reduce cross talk
US20210328370A1 (en) Leaf spring for improved memory module that conserves motherboard wiring space
US20210279128A1 (en) Buffer that supports burst transfers having parallel crc and data transmissions
US20220418090A1 (en) Trace design to reduce the connector crosstalk
US20220077609A1 (en) Memory module connector for thin computing systems
NL2031930B1 (en) Dual in-line memory module (dimm) socket that prevents improper dimm release
US20220113774A1 (en) Add-in card with low profile power connector
US20230307030A1 (en) Adaptive Wordline Refresh
CN116266983A (zh) 具有侧面i/o的增强型i/o半导体芯片封装和冷却组装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination