CN115132678B - 晶片、晶片制备方法、芯片、芯片制备方法和电子设备 - Google Patents
晶片、晶片制备方法、芯片、芯片制备方法和电子设备 Download PDFInfo
- Publication number
- CN115132678B CN115132678B CN202211043719.4A CN202211043719A CN115132678B CN 115132678 B CN115132678 B CN 115132678B CN 202211043719 A CN202211043719 A CN 202211043719A CN 115132678 B CN115132678 B CN 115132678B
- Authority
- CN
- China
- Prior art keywords
- heat
- heat dissipation
- chip
- substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 230000017525 heat dissipation Effects 0.000 claims abstract description 93
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000004806 packaging method and process Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 15
- 238000002360 preparation method Methods 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 238000012858 packaging process Methods 0.000 claims description 4
- 239000002470 thermal conductor Substances 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000005679 Peltier effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本公开提供一种晶片、晶片制备方法、芯片、芯片制备方法和电子设备。晶片用于与基板封装为芯片，晶片包括硅芯片和散热装置，散热装置嵌入硅芯片中，封装后，硅芯片设置在基板的第一表面上，且散热装置与基板的热源部通过基板的第一连接件在基板的第一表面连接。本公开中的晶片内置散热装置，散热装置在芯片上电后，将基板内热源部产生的热量传导至芯片的外表面，可以加快芯片内部热量的散发，提高芯片的散热性能。
Description
技术领域
本公开涉及散热技术领域，尤其涉及一种晶片、晶片制备方法、芯片、芯片制备方法和电子设备。
背景技术
随着各项电子设备的效能提高，电子设备内部的产热量亦相对增加，尤其是对于具有高速运算芯片的设备而言，散热机制更为重要。
目前，多是在芯片表面增加散热器(heat sink)，增加散热面积以提升传热效果，或设置风扇以提升散热效果。然而，散热器和风扇多占有一定的体积，且多需以扣件或螺丝固定，安装繁琐。同时，目前的散热手段对芯片的散热效果并不理想。
发明内容
本公开的目的是提供一种晶片、晶片制备方法、芯片、芯片制备方法和电子设备，能够实现芯片内部散热，提高芯片的散热性能。
根据本公开的一个方面，提供一种晶片，用于与基板封装为芯片，晶片包括硅芯片和散热装置，散热装置嵌入硅芯片中，封装后，硅芯片设置在基板的第一表面上，且散热装置与基板的热源部通过基板的第一连接件在基板的第一表面连接。
本公开一种可行的实现方式中，散热装置包括导热部和散热部，导热部和散热部设置在硅芯片中，散热部与导热部的一端连接，导热部的另一端与第一表面连接。
本公开一种可行的实现方式中，硅芯片包括第二表面和第三表面，第二表面和第三表面相对设置，封装后，第三表面与第一表面接触，散热部邻近第二表面。
本公开一种可行的实现方式中，第三表面上设置有第二连接件，导热部的另一端与第二连接件连接，封装后，第二连接件与第一连接件接触。
本公开一种可行的实现方式中，导热部包括P型热电偶和N型热电偶，P型热电偶的一端和N型热电偶的一端与散热部连接，封装后，P型热电偶的另一端和N型热电偶的另一端与第一表面连接。
本公开一种可行的实现方式中，散热部为导电层，导电层的电势低于热源部的电势。
本公开一种可行的实现方式中，导电层设置为地金属层。
根据本公开的另一方面，还提供一种晶片制备方法，晶片用于与基板封装为芯片，所述方法包括：
制备硅芯片，并在制备硅芯片的过程中在硅芯片中嵌入散热装置，且使得散热装置能够在封装后，与基板的热源部通过基板的第一连接件在基板的第一表面连接。
本公开一种可行的实现方式中，散热装置包括导热部和散热部，在制备硅芯片的过程中在硅芯片中嵌入散热装置的步骤包括：
在制备硅芯片的过程中，将导热部和散热部设置到硅芯片中，导热部与散热部连接；且使得导热部能够在封装后，与热源部通过第一连接件在第一表面连接。
根据本公开的另一方面，还提供一种芯片，包括基板和上述任一实施例所述的晶片。
本公开一种可行的实现方式中，热源部为电源层。
根据本公开的另一方面，还提供一种芯片制备方法，该方法包括：
制备晶片，并在制备晶片的过程中在硅芯片中嵌入散热装置；
在封装的过程中，将散热装置与基板的热源部通过基板的第一连接件在基板的第一表面连接。
本公开一种可行的实现方式中，散热装置包括导热部和散热部，在制备晶片的过程中在硅芯片中嵌入散热装置的步骤包括：
在制备晶片的过程中，将导热部和散热部设置到硅芯片中，且导热部与散热部连接；
在封装的过程中，导热部与热源部通过第一连接件在第一表面连接。
根据本公开的另一方面，还提供一种电子设备，该电子设备包括上述的芯片。
附图说明
图1为本公开一个实施例的芯片的结构示意图；
图2为本公开一个实施例的晶片的结构示意图；
图3为本公开另一个实施例的晶片的结构示意图；
图4为本公开一个实施例的晶片制备方法的流程示意图；
图5为本公开一个实施例的芯片制备方法的流程示意图。
附图：
10-芯片；100-晶片；110-硅芯片；111-第二表面；112-第三表面；113-第二连接件；120-散热装置；121-导热部；122-散热部；123-P型热电偶；124-N型热电偶；200-基板；210-第一表面；220-热源部；230-第一连接件；300-封装外壳。
具体实施方式
在介绍本公开实施例之前，应当说明的是：
本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征，但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。
本公开实施例中可能使用了术语“和/或”，“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。
应当理解的是，当描述两个部件的连接关系或通信关系时，除非明确指明两个部件之间直接连接或直接通信，否则，两个部件的连接或通信可以理解为直接连接或通信，也可以理解为通过中间部件间接连接或通信。
为了使本公开实施例中的技术方案及优点更加清楚明白，以下结合附图对本公开的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本公开的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
请参照图1，本公开的一个实施例提供一种芯片10，该芯片10至少包括基板200和晶片100。在封装的过程中，该晶片100设置在基板200的第一表面210上，以生成芯片10。
其中，晶片100可以理解为从晶圆（Wafer）上用激光切割而成的小片（die），每个晶片100就是一个独立的功能芯片。芯片10可以理解为GDP、CPU和MCU等集成电路芯片，芯片10的封装类型可以为焊球阵列封装（BGA，Ball Grid Array）、塑料焊球阵列封装（PBGA，Plastic Ball Grid Array Package）、芯片级封装（CSP，Chip Scale Package）、方形扁平无引脚封装（QFN，Quad Flat No-leadPackage）、小外形集成电路封装（SOICS，mallOutline Integrated Circuit Package）等。
本公开中的晶片100内置散热装置，该散热装置与基板200内的热源部220连接。散热装置用于在芯片10上电后，将基板200内热源部产生的热量传导至芯片10的外表面，可以加快芯片10内部热量的散发，提高芯片10的散热性能。
如图2所示，本公开实施例中，晶片100包括硅芯片110和散热装置120，散热装置120嵌入硅芯片110中，封装后，硅芯片110设置在基板200的第一表面210上，且散热装置120与基板200的热源部220通过基板200的第一连接件230在基板200的第一表面210连接。
其中，散热装置120可以在晶片100制造阶段，利用Fab（Fabrication）工艺植入到硅芯片110中。
热源部220可以理解为电源层，该电源层用于向硅芯片110供电。在本公开中，电源层为至少一个；若电源层为多个，每个电源层向硅芯片110的不同功能模块分别供电，即硅芯片110的一个功能模块对应一个电源层；硅芯片110的功能模块可以为逻辑运算模块、存储模块、射频模块和蓝牙模块等。例如，若硅芯片110的功能模块包括逻辑运算模块和射频模块，那么电源层对应为2个，其中一个电源层向逻辑运算模块供电，另一个电源层向射频模块供电。由于不同功能模块所需的电压大小不同，所以不同的电源层可以满足不同功能模块的供电需求。
同时，本公开中的电源层为能够产生大电流的电源层，可以理解，并不是基板200上所有的电源层都可以设置为热源部220，即并不是基板200上所有的电源层需通过第一连接件230与散热装置120连接。由于不同的功能模块所需的电流不同，对于逻辑运算模块，其工作时所需电流较大，所以向逻辑运算模块供电的电源层提供的电流较大，电流越大产生的热量越高，故向逻辑运算模块供电的电源层可以设置为热源部220；对于存储模块，其工作时所需电流较小，所以向存储模块供电的电源层提供的电流较小，向存储模块供电的电源层产生的热量较低，并不需要做散热处理。
第一连接件230可以理解为走线，也可以理解为走线和过孔。热源部220采用走线的方式与散热装置120连接，或热源部220采用走线和过孔的方式与散热装置120连接。
可见，散热装置120嵌入硅芯片110中，且与基板200内的热源部220连接。在芯片10上电后，基板200内热源部220产生的热量将通过散热装置120传导至芯片10的外表面，进而加快芯片10内部热量的散发，提高芯片10的散热性能。
请继续参照图2，散热装置120包括导热部121和散热部122，导热部121和散热部122设置在硅芯片110中，散热部122与导热部121的一端连接，封装后，导热部121的另一端与第一表面210连接。
本公开中，导热部121用于将热源部220产生的热量传导至散热部122，散热部122用于将热量进行快速散发。
其中，导热部121可以在晶片100制造阶段，利用Fab工艺植入到硅芯片110中。
请继续参照图2，硅芯片110包括第二表面111和第三表面112，第二表面111和第三表面112相对设置，封装后，第三表面112与第一表面210接触，散热部122邻近第二表面111。
第三表面112上设置有第二连接件113，导热部121的另一端与第二连接件113连接，封装后，第二连接件113与第一连接件230接触。
应理解，第一连接件230的另一端引出到第一表面210，并对应生成第一焊点；第二连接件113与第一焊点接触，以实现导热部121与热源部220的电连接。第一焊点和第二连接件113均可以理解为凸点（bump）或焊盘（pad）。
在本公开的另一种实施例中，第二连接件113可以理解为走线，第二连接件113的一端与导热部121的另一端连接，第二连接件113的另一端引出到第三表面112，并对应生成第二焊点；第二焊点与第一焊点接触，以实现导热部121与热源部220的电连接。第二焊点可以理解为凸点或焊盘。
散热部122能够将热量进行快速散发的原理为：第二表面111为远离基板200的面，在硅芯片110未进行封装之前，第二表面111与外界空气接触；在硅芯片110与基板200封装为芯片10后，第二表面111邻近芯片10的外表面，该外表面可以理解为与外界空气接触的面，且为了加快散热，还可在外表面上增设散热片。散热部122邻近第二表面111，传导至散热部122的热量能够快速散发至外界空气中。
如图3所示，导热部121包括P型热电偶123和N型热电偶124，P型热电偶123的一端和N型热电偶124的一端与散热部122连接，封装后，P型热电偶123的另一端和N型热电偶124的另一端与第一表面210连接。
P型热电偶123和N型热电偶124之间相互串联，P型热电偶123和N型热电偶124可以根据实际情况设置数量，在此并不作限定。
应理解，P型热电偶123的另一端和N型热电偶124的另一端与第二连接件113连接，即P型热电偶123的另一端和N型热电偶124的另一端通过第二连接件113和第一连接件230与热源部220连接。
本公开的导热部121基于珀尔帖（Peltier）效应能够将热源部220产生的热量传导至散热部122。珀尔帖效应又被称为半导体热电第二效应，是指当有电流个不同的导体组成的回路时，除产生不可逆的焦耳热外，在不同导体的接头处随着电流方向的不同会分别出现吸热、放热现象。如果电流从自由电子数较高的一端A流向自由电子数较低的一端B，则B端的温度就会升高；反之，B端的温度就会降低。
可以理解，导电层的电势低于热源部220的电势。P型热电偶123的一端和N型热电偶124的一端与散热部122连接，P型热电偶123的另一端和N型热电偶124的另一端通过第二连接件113和第一连接件230与热源部220连接。热源部220的电势高于导电层，电流的方向为P型热电偶123的另一端向P型热电偶123的一端，N型热电偶124的另一端向N型热电偶124的一端；根据珀耳帖效应，P型热电偶123的另一端和N型热电偶124的另一端会将热源部220产生的热量传导至P型热电偶123的一端和N型热电偶124的一端，由于散热部122与P型热电偶123的一端和N型热电偶124的一端连接，热源部220产生的热量则通过P型热电偶123和N型热电偶124传导至散热部122，散热部122的温度会升高，热源部220的温度就会降低，进而实现将芯片10内部产生的热量，快速传导至芯片10的外表面，提高芯片10的散热性能。
本公开中，热源部220为电源层，散热部122为导电层；所以，热源部220、导热部121和散热部122之间构成供电回路，电源层不仅为硅芯片110对应的功能模块供电，还为导热部121供电。
在本公开中，导电层可以设置为地金属层，该地金属层可以为硅芯片110中某个功能模块的地金属层，也可以为独立设置的地金属层。
在本公开中的另一个实施例中，该导电层还可以为硅芯片110中某个功能模块的导电层，且该导电层的电势低于热源部220的电势。例如，该导电层可以为连接逻辑器件的导电层，为逻辑器件提供低压，该低压是指电压大小低于电源层提供的电压大小；逻辑器件可以为或门、与非门、二极管或MOS管等。
本公开中，散热部122在硅芯片110中为独立的一层，可通过介质材料与硅芯片110中的其它物理层分割，以实现散热部122与其它物理层的物理隔离。该介质材料可以采用环氧树脂。
请继续参照图1，芯片10还包括封装外壳300，晶片100和基板200设置在封装外壳300内，晶片100、基板200和封装外壳300封装为芯片10。
图4示意性地示出了晶片制备方法400的流程图，晶片100用于与基板200封装为芯片10。
在401处，方法400可以包括制备硅芯片，并在制备硅芯片的过程中在硅芯片中嵌入散热装置，且使得散热装置能够在封装后，与基板的热源部通过基板的第一连接件在基板的第一表面连接。任何适合的技术可以用于在制备硅芯片的过程中在硅芯片中嵌入散热装置，且使得散热装置能够在封装后，与基板的热源部通过基板的第一连接件在基板的第一表面连接。
上述操作可以包括在制备硅芯片的过程中，将导热部和散热部设置到硅芯片中，导热部与散热部连接；且使得导热部能够在封装后，与热源部通过第一连接件在第一表面连接。
图5示意性地示出了上述图1所示芯片10的制备方法500的流程图。
在501处，方法500可以包括制备晶片，并在制备晶片的过程中在硅芯片中嵌入散热装置。任何适合的技术可以用于在制备晶片的过程中在硅芯片中嵌入散热装置。该操作可以包括在制备晶片的过程中，将导热部和散热部设置到硅芯片中，且导热部与散热部连接。
在502处，方法500可以包括在封装的过程中，将散热装置与基板的热源部通过基板的第一连接件在基板的第一表面连接。任何适合的技术可以用于在封装的过程中，将散热装置与基板的热源部通过基板的第一连接件在基板的第一表面连接。该操作可以包括在封装的过程中，导热部与热源部通过第一连接件在第一表面连接。
根据本公开的另一方面，还提供了一种电子设备，该电子设备包括上述的芯片10。在一些使用场景下，该电子设备的产品形式是便携式电子设备，例如智能手机、平板电脑、VR设备等；在一些使用场景下，该电子设备的产品形式是个人电脑、游戏主机、工作站、服务器等。
基于上述方案，在硅芯片中嵌入散热装置，且该散热装置与基板内的热源部连接。在芯片上电后，基板内热源部产生的热量将通过散热装置传导至芯片的外表面，进而加快芯片内部热量的散发，提高芯片的散热性能。
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。
Claims (8)
1.一种晶片，其中，用于与基板封装为芯片，所述晶片包括硅芯片和散热装置，所述散热装置嵌入所述硅芯片中，封装后，所述硅芯片设置在所述基板的第一表面上，且所述散热装置与所述基板的热源部通过所述基板的第一连接件在所述基板的第一表面连接；
所述散热装置包括导热部和散热部，所述导热部和所述散热部设置在所述硅芯片中，所述散热部与所述导热部的一端连接，封装后，所述导热部的另一端与所述第一表面连接；所述散热部邻近所述硅芯片的第二表面，所述第二表面为远离所述基板的面，所述第二表面邻近所述芯片的外表面；
所述导热部包括P型热电偶和N型热电偶，所述P型热电偶的一端和所述N型热电偶的一端与所述散热部连接，封装后，所述P型热电偶的另一端和所述N型热电偶的另一端与所述第一表面连接；
所述散热部为导电层，所述导电层的电势低于所述热源部的电势；
所述热源部为电源层，以使所述热源部、所述导热部和所述散热部之间构成供电回路，电流由电势较高的所述热源部通过所述导热部流向电势较低的所述散热部，以将所述热源部产生的热量传导至所述散热部进行散热。
2.根据权利要求1所述的晶片，其中，所述硅芯片还包括第三表面，所述第二表面和所述第三表面相对设置，封装后，所述第三表面与所述第一表面接触。
3.根据权利要求2所述的晶片，其中，所述第三表面上设置有第二连接件，所述导热部的另一端与所述第二连接件连接，封装后，所述第二连接件与所述第一连接件接触。
4.根据权利要求1所述的晶片，其中，所述导电层设置为地金属层。
5.一种晶片制备方法，其中，所述晶片用于与基板封装为芯片，所述方法包括：
制备硅芯片，并在制备硅芯片的过程中在硅芯片中嵌入散热装置，且使得所述散热装置能够在封装后，与所述基板的热源部通过所述基板的第一连接件在所述基板的第一表面连接；
所述散热装置包括导热部和散热部，在制备硅芯片的过程中，将所述导热部和所述散热部设置到所述硅芯片中，所述导热部与所述散热部连接，所述散热部邻近所述硅芯片的第二表面；且使得所述导热部能够在封装后，与所述热源部通过所述第一连接件在所述第一表面连接；所述第二表面为远离所述基板的面，所述第二表面邻近所述芯片的外表面；
所述导热部包括P型热电偶和N型热电偶，在制备硅芯片的过程中，将所述P型热电偶的一端和所述N型热电偶的一端与所述散热部连接，封装后，所述P型热电偶的另一端和所述N型热电偶的另一端与所述第一表面连接；
所述散热部为导电层，所述导电层的电势低于所述热源部的电势；
所述热源部为电源层，以使所述热源部、所述导热部和所述散热部之间构成供电回路，电流由电势较高的所述热源部通过所述导热部流向电势较低的所述散热部，以将所述热源部产生的热量传导至所述散热部进行散热。
6.一种芯片，其中，包括基板和权利要求1-4任一项所述的晶片。
7.一种芯片制备方法，其中，所述方法包括：
制备晶片，并在制备晶片的过程中在硅芯片中嵌入散热装置；
所述散热装置包括导热部和散热部，在制备晶片的过程中，将所述导热部和所述散热部设置到所述硅芯片中，且所述导热部与所述散热部连接，所述散热部邻近所述硅芯片的第二表面；所述第二表面为远离基板的面，所述第二表面邻近所述芯片的外表面；
在封装的过程中，所述导热部与基板的热源部通过所述基板的第一连接件在所述基板的第一表面连接；
所述导热部包括P型热电偶和N型热电偶，在制备晶片的过程中，将所述P型热电偶的一端和所述N型热电偶的一端与所述散热部连接，封装后，所述P型热电偶的另一端和所述N型热电偶的另一端与所述第一表面连接；
所述散热部为导电层，所述导电层的电势低于所述热源部的电势；
所述热源部为电源层，以使所述热源部、所述导热部和所述散热部之间构成供电回路，电流由电势较高的所述热源部通过所述导热部流向电势较低的所述散热部，以将所述热源部产生的热量传导至所述散热部进行散热。
8.一种电子设备，其中，包括权利要求6所述的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211043719.4A CN115132678B (zh) | 2022-08-30 | 2022-08-30 | 晶片、晶片制备方法、芯片、芯片制备方法和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211043719.4A CN115132678B (zh) | 2022-08-30 | 2022-08-30 | 晶片、晶片制备方法、芯片、芯片制备方法和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115132678A CN115132678A (zh) | 2022-09-30 |
| CN115132678B true CN115132678B (zh) | 2023-03-14 |
Family
ID=83387333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211043719.4A Active CN115132678B (zh) | 2022-08-30 | 2022-08-30 | 晶片、晶片制备方法、芯片、芯片制备方法和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115132678B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224918A (ja) * | 1997-12-03 | 1999-08-17 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
| CN101026144A (zh) * | 2006-02-24 | 2007-08-29 | 日月光半导体制造股份有限公司 | 散热型立体封装构造及其制造方法 |
| CN102347293A (zh) * | 2011-09-30 | 2012-02-08 | 常熟市广大电器有限公司 | 一种散热性能优良的芯片封装结构 |
| CN103887339A (zh) * | 2012-12-19 | 2014-06-25 | 中兴通讯股份有限公司 | 一种晶体管、晶体管的散热结构以及晶体管的生产方法 |
| CN210956638U (zh) * | 2019-12-04 | 2020-07-07 | 天津诺威生物科技有限公司 | 一种埋入式传感unitma芯片封装结构 |
| CN113437031A (zh) * | 2021-06-17 | 2021-09-24 | 西北工业大学 | 一种基于液态金属的嵌入式微通道散热装置 |
| CN114446903A (zh) * | 2021-12-25 | 2022-05-06 | 华为数字能源技术有限公司 | 封装器件、封装模组和电子设备 |
| CN114823564A (zh) * | 2022-03-15 | 2022-07-29 | 华为数字能源技术有限公司 | 半导体模块、电控设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI536515B (zh) * | 2010-11-02 | 2016-06-01 | 創意電子股份有限公司 | 具有散熱結構之半導體封裝元件及其封裝方法 |
-
2022
- 2022-08-30 CN CN202211043719.4A patent/CN115132678B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224918A (ja) * | 1997-12-03 | 1999-08-17 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
| CN101026144A (zh) * | 2006-02-24 | 2007-08-29 | 日月光半导体制造股份有限公司 | 散热型立体封装构造及其制造方法 |
| CN102347293A (zh) * | 2011-09-30 | 2012-02-08 | 常熟市广大电器有限公司 | 一种散热性能优良的芯片封装结构 |
| CN103887339A (zh) * | 2012-12-19 | 2014-06-25 | 中兴通讯股份有限公司 | 一种晶体管、晶体管的散热结构以及晶体管的生产方法 |
| CN210956638U (zh) * | 2019-12-04 | 2020-07-07 | 天津诺威生物科技有限公司 | 一种埋入式传感unitma芯片封装结构 |
| CN113437031A (zh) * | 2021-06-17 | 2021-09-24 | 西北工业大学 | 一种基于液态金属的嵌入式微通道散热装置 |
| CN114446903A (zh) * | 2021-12-25 | 2022-05-06 | 华为数字能源技术有限公司 | 封装器件、封装模组和电子设备 |
| CN114823564A (zh) * | 2022-03-15 | 2022-07-29 | 华为数字能源技术有限公司 | 半导体模块、电控设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115132678A (zh) | 2022-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100963207B1 (ko) | 집적회로 패키지에서 다이들 상의 과열점들에 대한 열적향상 | |
| US9583430B2 (en) | Package-on-package device | |
| US10211177B2 (en) | High power semiconductor package subsystems | |
| US8322029B2 (en) | Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| JP3834023B2 (ja) | インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク | |
| US6861283B2 (en) | Package for integrated circuit with thermal vias and method thereof | |
| CN104716109A (zh) | 具有降低热串扰的热管理部件的封装件及其形成方法 | |
| TW201214638A (en) | Systems and methods for heat dissipation using thermal conduits | |
| US7759789B2 (en) | Local area semiconductor cooling system | |
| US20160086870A1 (en) | Semiconductor device | |
| US20220223510A1 (en) | Embedded packaging structure, preparation method thereof, and terminal device | |
| CN115132678B (zh) | 晶片、晶片制备方法、芯片、芯片制备方法和电子设备 | |
| US9222707B2 (en) | Temperature stabilization in semiconductors using the magnetocaloric effect | |
| JPWO2007057952A1 (ja) | 電子素子、それを有するパッケージ及び電子装置 | |
| JP2012074425A (ja) | パワーモジュール | |
| US20220415742A1 (en) | Microelectronic assemblies having dies with backside back-end-of-line heater traces | |
| JP2020188082A (ja) | 半導体パッケージ | |
| US20220344232A1 (en) | Integrated circuit having an enhanced thermal dissipation package | |
| US11769752B2 (en) | Stacked semiconductor die assemblies with substrate heat sinks and associated systems and methods | |
| US20230317556A1 (en) | Chassis customization with high throughput additive manufactured modification structures | |
| TW201709441A (zh) | 半導體封裝結構 | |
| KR20050011208A (ko) | 방열판을 갖는 반도체 칩 패키지와 그 제조 방법 | |
| CN109801882A (zh) | 半导体装置 | |
| JPH05166980A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231130 Address after: 401135 No. 618 Liangjiang Avenue, Longxing Town, Yubei District, Chongqing Patentee after: Xiangdixian Computing Technology (Chongqing) Co.,Ltd. Address before: Room 901, 901, floor 9 (09), building 1, yard 5, Anding Road, Chaoyang District, Beijing 100029 Patentee before: Beijing xiangdixian Computing Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |