CN115116831A - 离子处理方法 - Google Patents

离子处理方法 Download PDF

Info

Publication number
CN115116831A
CN115116831A CN202210272567.9A CN202210272567A CN115116831A CN 115116831 A CN115116831 A CN 115116831A CN 202210272567 A CN202210272567 A CN 202210272567A CN 115116831 A CN115116831 A CN 115116831A
Authority
CN
China
Prior art keywords
wafer
ion beam
angle
degrees
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210272567.9A
Other languages
English (en)
Inventor
陈佳政
简薇庭
陈亮吟
张惠政
杨育佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115116831A publication Critical patent/CN115116831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本公开的一些实施例提供了一种离子处理方法。在一些实施例中，方法包括在晶片上方形成图案化掩模层，图案化掩模层包括图案化掩模特征。方法包括将晶片暴露于离子束，晶片的一表面相对于离子束以一倾斜角倾斜。方法还包括相对于离子束沿着一扫描线移动晶片，扫描线与垂直于一离子束轴线的一轴线之间界定出一扫描角，倾斜角与扫描角之间的一差值小于50度。

Description

离子处理方法
技术领域
本公开的一些实施例涉及一种离子处理方法以及用于执行此方法的设备。
背景技术
半导体装置用于各种电子应用，例如，个人电脑、手机、数码相机以及其他电子设备。为了形成电路组件以及其上的元件，通常通过在半导体基板上依序沉积绝缘层或介电层、导电层以及半导体材料层，并利用光刻对各种材料层进行图案化来制造半导体装置。
半导体产业通过不断降低最小特征尺寸继续提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多元件被整合至给定区域中。
发明内容
本公开的一些实施例提供一种离子处理方法。方法包括在一晶片上方形成一图案化掩模层，图案化掩模层包括一图案化掩模特征。方法包括将晶片暴露于一离子束，其中晶片的一表面相对于离子束以一倾斜角倾斜。方法包括相对于离子束沿着一扫描线移动晶片，其中在扫描线与垂直于一离子束轴线的一轴线之间界定出一扫描角，其中倾斜角与扫描角之间的一差值小于50度。
本公开的一些实施例提供一种离子处理方法。方法包括在一晶片上方形成一装置特征，装置特征包括多个暴露侧壁。方法包括将晶片暴露于一离子束，其中装置特征的暴露侧壁被离子束修整。方法包括相对于离子束沿着一扫描线移动晶片，其中离子束行进一第一距离以接触晶片的一前缘，其中离子束行进一第二距离以接触晶片的一后缘。而且，其中在扫描线与垂直于一离子束轴线的一轴线之间界定出的一扫描角被设定成使得第一距离与第二距离之间的一差值小于229.8毫米。
本公开的一些实施例提供一种离子处理方法。方法包括提供一基板，并将基板的一表面暴露于一离子束，其中基板的表面相对于一离子束轴线以一倾斜角倾斜，其中倾斜角为40度至89.9度。方法包括相对于离子束移动基板，其中基板沿着一扫描线移动，其中扫描线与垂直于离子束轴线的一轴线之间的一扫描角大于0度且小于倾斜角。
附图说明
当与所附附图一起阅读时，从以下详细描述中可更佳地理解本公开的各方面。值得注意的是，根据产业中的标准实务，各种特征并未按照比例绘制。事实上，为了清楚讨论，可能任意地增加或降低各种特征的尺寸。
图1是根据一些实施例的执行高倾斜角离子处理工艺的方法的流程图。
图2A、图2B、图3A、图3B、图4A、图4B、图5A以及图5B是根据一些实施例的根据方法制造半导体装置的中间阶段的剖面图。
图6是根据一些实施例的可用于执行方法的离子注入机的平面图。
图7、图8以及图9是根据一些实施例的在晶片暴露于离子束的期间的晶片的移动的等轴(isometric)视图。
附图标记如下：
100:方法
101,103,105,107:步骤
200:半导体装置
201:晶片
203:图案化硬掩模层
205:开口
207:蚀刻物质
209:沟槽
211:注入物质
213,401:垂直于晶片表面的轴线
300:离子注入机
303:离子源
305:离子束
307:质量分析磁铁
309:同调离子束
311:开孔
313:线性加速器
315:扫描单元
317:会聚单元
319:最终能量磁铁
321:终点站
323:晶片搬运单元
327:控制器
403:移动方向
405:垂直于同调离子束的轴线的一轴线
407:初始位置以及最终位置
DH:水平方向
DV:铅直方向
θs1,θs2,θs3:扫描角
θt1,θt2,θt3,θt4,θt5:倾斜角
Δf1,Δf2,Δr1,Δr2:距离
具体实施方式
以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同特征。以下叙述组件以及排列方式的特定范例，以简化本公开。当然，这些仅作为范例且意欲不限于此。例如，若说明书叙述了第一特征形成于第二特征上方或之上，即表示可包括第一特征与第二特征直接接触的实施例，亦可包括有额外特征形成于第一特征与第二特征之间而使第一特征与第二特征可未直接接触的实施例。此外，在各种范例中，本公开可能使用重复的符号及/或字母。这样的重复是为了简化以及清楚的目的，并不表示所讨论的各种实施例及/或配置之间的关联。
此外，所使用的空间相关用语，例如：“在…下方”、“下方”、“较低的”、“上方”、“较高的”等，是为了便于描述附图中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用语意欲包括使用中或操作中的装置的不同方位。装置可被转向不同方位(旋转90度或其他方位)，且在此使用的空间相关用语亦可依此同样地解释。
各种实施例提供了一种改善的离子处理装置(以下称为离子注入机(ionimplanter))以及使用此装置的方法。离子注入机包括晶片搬运单元，在离子处理工艺期间，晶片搬运单元相对于离子束移动晶片。晶片搬运单元使晶片倾斜，并沿着某方向移动晶片，使得倾斜角与扫描角之间的差值小于规范值。倾斜角是垂直于晶片的主表面的轴线与离子束轴线之间的角度。扫描角是扫描线与垂直于离子束轴线的轴线之间的角度，且晶片搬运单元是沿着扫描线移动晶片。在一些实施例中，规范值可为大约50度。将扫描角保持在倾斜角的规范值内允许高倾斜离子注入(high-tilt ion implantations)及/或高倾斜离子蚀刻(high-tilt ion etching(统称为高倾斜离子工艺(high-tilt ion processes))的执行改善晶片内均匀性，并最小化在其中执行离子注入的工艺腔室的尺寸。此外，将扫描角保持在倾斜角的规范值内可允许在既有工艺腔室中执行改善晶片均匀性的高倾斜离子工艺，而无需调整工艺腔室。
图1示出根据一些实施例的包括各种高倾斜角离子处理工艺的一方法100的流程图。可在半导体装置的制造中实施方法100。方法100可包括离子蚀刻步骤、离子注入步骤、离子蚀刻步骤以及离子注入步骤的多次或组合等。在一步骤101中，在一晶片上方形成一图案化硬掩模层。图案化硬掩模层可包括一硬掩模特征，例如开口或线。在一些实施例中，硬掩模特征对应于将为半导体装置形成的一集成电路(integrated circuit,IC)特征。在一步骤103中，执行一可选的高倾斜蚀刻工艺，以修整硬掩模特征的水平轮廓。高倾斜蚀刻工艺以相对于垂直于晶片的一主表面的一轴线的一高倾斜角引导蚀刻物质(例如：蚀刻离子)。例如，在垂直于晶片的主表面的轴线与用于高倾斜蚀刻工艺的一离子束的一轴线之间的一倾斜角可为大约40度至大约89.9度，或者，大约60度至大约89.9度。在一步骤105中，在晶片上及/或晶片中形成集成电路特征。集成电路特征对应于硬掩模特征。在一步骤107中，执行一可选的高倾斜注入工艺，以修整集成电路特征。高倾斜注入工艺以相对于垂直于晶片的主表面的轴线的一高倾斜角引导将被注入的离子。例如，在垂直于晶片主表面的轴线与用于高倾斜注入工艺的一离子束的一轴线之间的一倾斜角可为大约40度至大约89.9度，或者，大约60度至大约89.9度。可在方法100之前、期间以及之后提供额外的步骤，而且，对于方法100的额外实施例，可改动、替换或消除所描述的一些步骤。
图2A至图5B示出在一半导体装置200中的一晶片201上方的一图案化硬掩模层203上执行方法100的一些实施例。半导体装置200可为集成电路芯片、片上系统(system onchip，SoC)或集成电路芯片或片上系统的一部分。半导体装置200可包括各种有源装置及/或无源装置，例如电阻器、电容器、电感器、保险丝(fuses)、二极管、P通道场效晶体管(P-channel field effect transistors，PFET)、N通道场效晶体管(N-channel field effecttransistors，NFET)、金氧化物半导体场效晶体管(metal-oxide-semiconductor fieldeffect transistors，MOSFETs)、互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)晶体管、高压晶体管、高频晶体管、其他合适的组件、前述元件的组合等。为了清楚说明以更好地理解本公开的发明概念，简化了图2A至图5B。可将额外特征添加至半导体装置200，而且，在半导体装置200的其他实施例中，可替换、修改或消除以下所描述的一些特征。
图2A以及图2B示出方法100的步骤101。如图2A以及图2B所示，取决于执行方法100的集成电路制造阶段，半导体装置200包括晶片201。晶片201可包括各种材料层(例如，介电材料层、半导体材料层、导电材料层及/或类似的材料层)及/或集成电路特征(例如，掺杂区域/特征、栅极特征、互连特征及/或类似的特征)。在图2A以及图2B所示的实施例中，晶片201的各种材料层以及集成电路特征形成在一基板上，例如：硅基板。在一些实施例中，基板可包括其他元素半导体(例如：锗)、其他化合物半导体(包括：碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、合金半导体(包括：SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)、任何其他合适的材料、或前述材料的组合。在一些实施例中，基板是绝缘体上半导体基板，例如：绝缘体上覆硅(silicon-on-insulator，SOI)基板、绝缘体上覆硅锗(silicon germanium-on-insulator，SGOI)基板、绝缘体上覆锗(germanium-on-insulator，GOI)基板。可利用氧注入分离(separation by implantation of oxygen，SIMOX)、晶片键合及/或其他合适的方法制造绝缘体上半导体基板。
可利用任何合适的工艺在晶片201上方形成图案化硬掩模层203。在一些实施例中，形成图案化硬掩模层203可包括在晶片201上方沉积一硬掩模层，并利用光刻工艺图案化硬掩模层，以形成图案化硬掩模层203。可通过化学气相沉积(chemical vapordeposition，CVD)、原子层沉积(atomic layer deposition，ALD)等沉积硬掩模层。硬掩模层可由氧化硅、氮化硅、碳化硅、非晶硅、氮化钛、氧氮化硅、碳氮化硅、前述材料的组合或多层等所形成。
可在硬掩模层上方形成图案化掩模(未单独示出)，例如图案化光刻胶。可通过利用旋涂(spin-on coating)等在硬掩模层上沉积一感光(photosensitive)层来形成图案化掩模。随后，可通过将感光层暴露于一图案化能量来源(例如：图案化光源)并显影感光层以移除感光层的暴露部分或未暴露部分而图案化感光层，从而形成图案化掩模。可通过合适的蚀刻工艺来蚀刻硬掩模层，例如反应式离子蚀刻(reactive ion etching，RIE)、中性束蚀刻(neutral beam etching，NBE)等，或前述蚀刻工艺的组合，以将图案化掩模的图案转移至硬掩模层，并在图案化硬掩模层203中形成多个开口205。在一些实施例中，蚀刻工艺可为各向异性的。随后，可通过任何可接受的工艺移除图案化掩模，例如：灰化工艺、剥离工艺等或灰化工艺以及剥离工艺的组合。
虽然在以下内容中描述在图案化硬掩模层203上执行方法100的步骤103，不过，在一些实施例中，除了图案化硬掩模层203之外，可在图案化掩模上执行高倾斜蚀刻工艺，或者，可取代图案化硬掩模层203而在图案化掩模上执行高倾斜蚀刻工艺。例如，可在对感光层显影之后以及在执行用于将图案化掩模的图案转移至硬掩模层的蚀刻工艺之前，对图案化掩模进行高倾斜蚀刻工艺。此外，在一些实施例中，可在高倾斜注入工艺中将离子注入至图案化硬掩模层203及/或图案化掩模中，以硬化图案化硬掩模层203及/或图案化掩模的多个侧壁，其暴露于离子。执行高倾斜蚀刻工艺以及高倾斜注入工艺的任意组合可用于改善形成在图案化硬掩模层203中的图案的可靠性(例如：降低角落圆化、改善线边缘粗糙度以及线宽粗糙度、降低关键尺寸)、降低装置缺陷、改善装置性能。
图3A以及图3B示出方法100的步骤103。在图3A以及图3B中，执行高倾斜蚀刻工艺，以修整图案化硬掩模层203的硬掩模特征的水平轮廓。在一些实施例中，高倾斜蚀刻工艺可用于降低图案化硬掩模层203中相邻开口205之间的间距，以降低开口205的角落产生圆化，以改善开口205的线边缘粗糙度(line edge roughness，LER)以及线宽粗糙度(line widthroughness，LWR)等。高倾斜蚀刻工艺可为选择性干蚀刻工艺，其相对于晶片201选择性蚀刻图案化硬掩模层203。高倾斜蚀刻工艺可相对于垂直于晶片201的一主表面的一轴线213以一高倾斜角θt1引导一蚀刻物质207，从而达成图案化硬掩模层203的水平蚀刻。在一些实施例中，倾斜角θt1可为大约40度至大约89.9度，或者，大约60度至大约89.9度。在一些实施例中，在高倾斜蚀刻工艺期间，晶片201可被固定至一晶片台，而且，可倾斜晶片台以控制晶片201的倾斜角θt1。
如图3A所示，可进一步在平面内(in-plane)方向上引导蚀刻物质207，其通常指相对于水平面中的一轴线(例如：Y轴或X轴)以任何一角度φ1水平地引导蚀刻物质207。取决于期望的高倾斜蚀刻工艺，角度φ1可为大约0度至大约360度。在图3A所示的实施例中，可在晶片201的表面上方沿着一y方向引导蚀刻物质207，且角度φ1相对于Y轴大约为180度。如此一来，蚀刻物质207可在y方向上移除图案化硬掩模层203的一部分，而在x方向及/或z方向上最小程度地移除图案化硬掩模层203的一部分。在晶片201被固定至晶片台的实施例中，可旋转晶片台以控制晶片201的角度φ1。在一些实施例中，可重复高倾斜蚀刻工艺，而且，可旋转晶片台至不同的角度φ1，以提供对图案化硬掩模层203的期望的蚀刻。
在各种实施例中，蚀刻物质207可包括由氩(Ar)、氦(He)、硅烷(SiH4)、甲烷(CH4)、氧(O2)、氮(N2)、二氧化碳(CO2)、一氧化碳(CO)、前述元素或化合物的组合等所形成的离子。可利用具有大约1x1010原子数量/平方公分(cm2)至大约1x1019原子数量/平方公分的剂量以及具有大约0.2keV至大约10MeV(或大约0.2keV至大约100keV)的能量的一离子束在大约-100摄氏温度(℃)至大约500摄氏温度的温度下输送蚀刻物质207。
图4A以及图4B示出方法100的步骤105。在图4A以及图4B中，图案化硬掩模层203的图案被转移至晶片201，使得集成电路特征被形成在晶片201上及/或被形成在晶片201中，而且，图案化硬掩模层203被移除。例如，如图4A以及图4B所示，可在对应于图案化硬掩模层203中的开口205(如图3A以及图3B所示)的晶片201(例如，晶片201的各种材料层、集成电路特征、基板及/或类似物)中形成沟槽209。可将图案化硬掩模层203作为掩模，通过合适的蚀刻工艺来蚀刻沟槽，例如，反应式离子蚀刻、中性束蚀刻等或前述蚀刻工艺的组合。在一些实施例中，蚀刻工艺可为各向异性的。可通过蚀刻工艺(例如，湿蚀刻工艺、干蚀刻工艺等)等移除图案化硬掩模层203。在一些实施例中，可在图案化晶片201的期间消耗图案化硬掩模层203。
尽管未单独示出，不过，在一些实施例中，可执行沉积工艺来填充开口205，而不是使用开口205来蚀刻晶片201。例如，可在开口205中沉积介电材料、半导体材料或导电材料。在这些实施例中，图案化硬掩模层203的移除在晶片201上方留下一图案化材料层，其被图案化硬掩模层203的负像图案化。为了将离子注入图案化材料层，可在图案化材料上执行步骤107。
图5A以及图5B示出方法100的步骤107。在图5A以及图5B中，执行高倾斜注入工艺以修整晶片201的剩余部分的侧壁。在图案化材料层形成在晶片201上方的实施例中，可执行高倾斜注入工艺以修整图案化材料层的侧壁。在一些实施例中，高倾斜注入工艺可用于修整晶片201的侧壁的各种特性。例如，高倾斜注入工艺可用于修整晶片201的蚀刻速率、硬度、体积、密度、电性特性、前述特性的组合等。高倾斜注入工艺可相对于垂直于晶片201的主表面的轴线213以高倾斜角θt2引导一注入物质211，从而达成晶片201的侧壁的水平注入。在一些实施例中，倾斜角θt2可为大约40度至大约89.9度，或者，大约60度至大约89.9度。在一些实施例中，晶片201可在高倾斜蚀刻工艺期间被固定至一晶片台，而且，可倾斜晶片台以控制晶片201的倾斜角θt2。
如图5A所示，可进一步在平面内方向上引导注入物质211，其通常指相对于水平面中的一轴线(例如：Y轴或X轴)以任何一角度φ2水平地引导注入物质211。取决于期望的高倾斜蚀刻工艺，角度φ2可从大约0度至大约360度。在图5A所示的实施例中，可在晶片201的表面上方沿着一y方向引导注入物质211，且角度φ2相对于Y轴大约为180度。如此一来，注入物质211可在y方向上被注入至晶片201的侧壁，而晶片201的部分在x方向及/或z方向上最小程度地被注入。在晶片201被固定至晶片台的实施例中，可旋转晶片台以控制晶片201的角度φ2。在一些实施例中，可重复高倾斜蚀刻工艺，而且，可旋转晶片台至不同的角度φ2，以提供晶片201的期望的注入。
在各种实施例中，注入物质211可包括由硼(B)、铝(Al)、镓(Ga)、铟(In)、碳(C)、硅(Si)、锗(Ge)、氮(N2)、磷(P)、砷(As)、锑(Sb)、氧(O2)、氟(F2)、氦(He)、氩(Ar)、一氧化碳(CO)、二氧化碳(CO2)、一氟化硼(BF)、二氟化硼(BF2)、三氟化硼(BF3)、一氟化硅(SiF)、二氟化硅(SiF2)、三氟化硅氟化物(SiF3)、四氟化硅(SiF4)、磷二聚体(P2)、硅烷(SiH4)、甲烷(CH4)、前述元素或化合物的组合等形成的离子。可利用具有大约1x1010原子数量/平方公分至大约1x1019原子数量/平方公分的剂量以及具有大约0.2keV至大约10MeV的能量的一离子束在大约-100摄氏温度至大约500摄氏温度的温度下输送注入物质211。
尽管未单独示出，不过，在一些实施例中，可随后填充沟槽209。可利用介电材料填充沟槽209以形成隔离特征，例如，浅沟槽隔离(shallow trench isolation，STI)特征、层间介电层(inter-dielectric layers，ILD)等。可利用半导电材料及/或导电材料填充沟槽209以形成半导电特征及/或导电特征，例如，导电导孔、导线、导电接点、栅极结构等。
如前所述，方法100的步骤103(高倾斜蚀刻工艺)可用于提供定向图案化，其可用于将集成电路特征之间的特征至特征间距降低至光刻工艺限制以下，降低图案化硬掩模层203中所形成的开口205的角落产生圆化，以改善开口205的线边缘粗糙度以及线宽粗糙度等。方法100的步骤107(高倾斜注入工艺)可用于提供定向注入，其可用于选择性地修整晶片201的侧壁的各种特性。例如，步骤107可用于修整晶片201的侧壁的蚀刻速率、硬度、体积、电性特性、前述特性的组合等。步骤103以及107皆可用于降低装置缺陷并改善装置性能。
图6示出根据一些实施例的一离子注入机300，其可用于将晶片201暴露于离子束以进行离子注入、离子蚀刻等。在一些实施例中，离子注入机300可用于将离子束引导至晶片201，以分别执行方法100的步骤103以及107的高倾斜蚀刻工艺及/或高倾斜注入工艺。如图6所示，离子注入机300可包括一离子源303、一质量分析磁铁307、一开孔311、一线性加速器313、一扫描单元315、一会聚单元317、一最终能量磁铁319、一终点站321、一晶片搬运单元323以及控制器327，以控制离子注入机300的操作。将在以下段落中讨论这些元件的每一者。
离子源303可包括用于产生离子束305的多种组件。例如，离子源303可包括离子分离装置、离子加速装置、多个前述装置或前述装置的组合等。在一些实施例中，离子源303可为电弧放电离子源。离子源303可从各种原子或分子产生离子束，这些原子或分子可包括硼、铝、镓、铟、碳、硅、锗、氮、磷、砷、锑、氧、氟、氦、氩、一氧化碳、二氧化碳、一氟化硼、二氟化硼、三氟化硼、一氟化硅、二氟化硅、三氟化硅、四氟化硅、磷二聚体、硅烷、甲烷、前述元素或化合物的组合等。
离子源303可产生具有广范围的荷质比的离子，其中只有某些较窄范围的荷质比适合用于注入。如此一来，离子束305可被引导朝向质量分析磁铁307。质量分析磁铁307将具有用于注入的期望的荷质比的离子与具有非期望的荷质比的离子电磁分离。一旦获得具有合适荷质比的离子的同调离子束309，即可将同调离子束309发送至开孔311。
在质量分析磁铁307获得同调离子束309之后，同调离子束309穿过开孔311，以进一步增强以及控制同调离子束309的发散(divergence)。在一些实施例中，开孔311是可调节宽度的开孔，其可调节同调离子束309的量值。例如，开孔311可包括可调节的以及可移动的多个板，使得板之间的间距可被调节，从而允许束电流量值的调节。一旦同调离子束309穿过开孔311，同调离子束309就可被发送至线性加速器313。
当同调离子束309穿过线性加速器313时，线性加速器313可用于将额外能量赋予同调离子束309。线性加速器313利用产生电磁场的一系列电极(未单独示出)赋予额外能量。当同调离子束309穿过电磁场时，电磁场产生作用以加速同调离子束309。线性加速器313可包括多个电磁场，而且，可随时间周期性地改变电磁场，或者，可调整电磁场的相位，以适应具有不同原子序的离子以及具有不同初始速度的离子。
一旦加速同调离子束309，同调离子束309被引导朝向扫描单元315。扫描单元315可用于在晶片201的表面上扫描同调离子束309。扫描单元315可包括至少一对水平的电极以及一对垂直电极，以分别用于控制同调离子束309的水平扫描以及垂直扫描。在一些实施例中，扫描单元315可用于扫描同调离子束309以覆盖晶片201的整个晶片宽度。
在同调离子束309穿过扫描单元315之后，同调离子束穿过会聚单元317。会聚单元317可用于调整同调离子束309的会聚以及发散，其可从线性加速器313至扫描单元315作为大致上平行的光束。在一些实施例中，会聚单元317包括一个或多个(例如：三个)多极透镜。多极透镜可包括均匀多极透镜、准直器多极透镜、前述透镜的组合等。然而，可使用任何合适数量以及类型的透镜。
在同调离子束309穿过会聚单元317之后，同调离子束309穿过最终能量磁铁319。最终能量磁铁319可用于移除在先前的离子注入工艺期间所产生具有非期望的荷质比的离子及/或中性粒子。最终能量磁铁319可类似于质量分析磁铁307，而且，可将具有用于注入的期望的荷质比的离子与具有非期望的荷质比的离子电磁分离。
在同调离子束309穿过最终能量磁铁319之后，同调离子束309被传送至终点站321。终点站321可容纳晶片搬运单元323，其搬运晶片201，且这些晶片201将会被注入来自同调离子束309的离子。晶片搬运单元323用于相对于同调离子束309移动晶片201，以通过同调离子束309照射晶片201的不同部分。例如，晶片搬运单元323可包括两个马达(未单独示出)，其可用于控制晶片201相对于同调离子束309在至少两个方向(例如：x方向以及y方向)上的位置。
在一些实施例中，晶片搬运单元323可包括多于两个马达。晶片搬运单元323可用于控制晶片201相对于同调离子束309在至少三个方向(例如：x方向、y方向以及z方向)上的位置。晶片搬运单元323可进一步控制晶片201相对于同调离子束309的一轴的一倾斜角。晶片搬运单元323可通过一扫描角移动晶片201，扫描角是一扫描线与垂直于同调离子束309的轴线的一轴线之间的角度，其中晶片搬运单元323沿着扫描线移动。如将在以下段落中讨论的，可利用晶片搬运单元323控制扫描角以改善具有高倾斜角的离子注入的均匀性，并最小化在其中执行离子注入的工艺腔室的尺寸。
在一些实施例中，同调离子束309可作为具有圆形横截面的点束(spot beam)被传送至终点站321。在一些实施例中，同调离子束309可作为具有矩形横截面的带状束(ribbonbeam)被传送至终点站321。可共同使用晶片搬运单元323以及扫描单元315，以在晶片201的表面上扫描同调离子束309，从而在晶片201的表面上达成均匀的离子分布。
控制器327用于在操作期间控制离子注入机300的操作参数。可通过硬体或软体执行控制器327，而且，参数可被硬编码(hardcode)或通过输入端口馈送至控制器327。控制器327可用于储存以及控制与操作离子注入机300相关的参数，例如，所需的离子束电流、传输至加速器电极的电流等。此外，控制器327亦可用于控制晶片搬运单元323，更具体地，控制晶片搬运单元323的马达，其进而控制晶片201相对于同调离子束309的位置、移动方向以及倾斜角。
图7至图9示出根据一些实施例的晶片201相对于同调离子束309的移动。图7至图9中示出的移动模式可用于将晶片201暴露于同调离子束309，以执行方法100的步骤103以及步骤107的高倾斜蚀刻工艺以及高倾斜注入工艺(统称为高倾斜离子工艺)。晶片搬运单元323可用于控制晶片201相对于同调离子束309的移动以及倾斜。
在图7至图9所示的实施例中，可基于晶片201的一期望倾斜角以及在其中执行高倾斜离子工艺的工艺腔室的一尺寸来设置晶片201的一扫描角。倾斜角是同调离子束309的轴线与垂直于晶片201的一主表面的一轴线401之间的角度。晶片201沿着一移动方向403移动。扫描角是垂直于同调离子束309的轴线的一轴线405与移动方向403之间的一角度。晶片201可沿着平行于移动方向403的扫描线移动。扫描角可被设定，以确保晶片201的整个表面201以良好的均匀性暴露于同调离子束309。
因为同调离子束309在撞击晶片201的表面之前所行进的距离在整个晶片201的表面上是相同的，将扫描角设置为等于倾斜角可提供在晶片201表面上对同调离子束309的良好暴露均匀性。然而，随着扫描角增加，晶片201需要沿着移动方向403行进的距离亦增加(为了将晶片201的整个表面暴露于同调离子束309)。晶片201可在工艺腔室内(其中晶片201暴露于同调离子束309)行进的总距离可能受限于工艺腔室的尺寸。因此，对于高倾斜角注入，扫描角可被设定为小于倾斜角。然而，随着扫描角与倾斜角之间的差值增加，同调离子束309在撞击晶片201表面之前行进的距离的变化亦增加，其降低了在晶片201的表面上对同调离子束309的暴露均匀性。
在一些实施例中，可将扫描角设置在倾斜角的规范值内，以确保晶片201暴露于同调离子束309的良好均匀性。例如，规范值可为大约50度、大约40度或大约30度。在一些实施例中，扫描角可被设定为等于倾斜角，直抵达到阈值，随后，扫描角可被设定为倾斜角的规范值。例如，可将扫描角设置为等于倾斜角，直到大约40度、直到大约50度或直到大约60度，随后，扫描角可被设定为倾斜角的规范值。在一些实施例中，扫描角可被设定为等于0度，直到倾斜角达到规范值，随后，扫描角可被设定为倾斜角的规范值的范围内。在一些实施例中，扫描角可大于大约0度且小于倾斜角。在一些实施例中，扫描角可具有最大值，其可与工艺腔室的尺寸有关(在其中晶片201暴露于同调离子束309)。例如，扫描角的最大值可为大约60度、大约89.9度等。
为了使晶片201的整个表面暴露于同调离子束309，晶片201行进的距离取决于扫描角。在扫描角从0度至89.9度变化的实施例中，通过将晶片201在水平方向DH上移动从大约0毫米至大约600毫米的距离的范围内(最大值为大约600毫米)并将晶片201在铅直方向DV上移动从大约0毫米至大约600毫米的距离的范围内(最大值为大约600毫米)，晶片201的整个表面可暴露于同调离子束309。在扫描角从0度至60度变化的实施例中，通过将晶片201在水平方向DH上移动从大约300毫米至大约600毫米的距离的范围内(最小值为大约300毫米、最大值为大约600毫米)并将晶片201在铅直方向DV上移动从大约0毫米至大约520毫米的距离的范围内(最大值为大约520毫米)，晶片201的整个表面可暴露于同调离子束309。因此，限制扫描角的最大值可降低将晶片201的整个表面暴露于同调离子束309所需的腔室的尺寸。
在一些实施例中，扫描角可被设置成使得同调离子束309在撞击晶片201的表面之前行进的一最大距离与同调离子束309在撞击晶片201的表面之前行进之间的一最小距离之间的一差值小于一最大值。例如，最大值可为大约150毫米、大约299.9毫米等。同调离子束309可在晶片201的前缘(leading edge)撞击晶片201的表面之前行进前述最小距离，而且，同调离子束309可在晶片201的一后缘(trailing edge)处撞击晶片201的表面之前行进前述的最大距离。扫描角可被设定，以确保同调离子束309行进的距离的变化低于前述最大值有助于改善晶片201暴露于同调离子束309的均匀性。
图7示出倾斜角θt3为40度的实施例。在图7所示的实施例中，扫描角θs1可被设定为等于倾斜角θt3，使得扫描角为40度。图7进一步示出晶片201在移动方向403上的初始位置以及最终位置407。因为扫描角θs1等于倾斜角θt3，同调离子束309在接触晶片的表面之前所行进的距离在整个晶片201的表面上是相同的，而且，晶片201以良好的均匀性暴露于同调离子束309。
图8示出倾斜角θt4为60度的实施例。在图8所示的实施例中，扫描角θs2可被设定为40度。倾斜角θt4与扫描角θs2之间的差值为小于规范值的20度。图8进一步示出晶片201在移动方向403上的初始位置以及最终位置407。如图8所示，同调离子束309行进抵达晶片201的一前方边缘(front edge)的距离是一距离Δf1，距离Δf1小于同调离子束309行进抵达晶片201的一中心部分的一距离Δr1，距离Δr1小于同调离子束309行进抵达晶片201的一后侧边缘(rear edge)的距离。尽管同调离子束309在接触晶片201表面的不同部分之前所行进的距离有所变异，不过，因为倾斜角θt4与扫描角θs2之间的差值小于规范值，所以变异最小，且晶片201以良好的均匀性暴露于同调离子束309。
图9示出倾斜角θt5为80度的实施例。在图9所示的实施例中，扫描角θs3可被设定为50度。倾斜角θt5与扫描角θs3之间的差值为小于规范值的30度。图9进一步示出晶片201在移动方向403上的初始位置以及最终位置407。如图9所示，同调离子束309行进抵达晶片201的前方边缘的距离是一距离Δf2，距离Δf2小于同调离子束309行进抵达晶片201的中心部分的一距离Δr2，距离Δr2小于同调离子束309行进抵达晶片201的后侧边缘(rear edge)的距离。尽管同调离子束309在接触晶片201表面的不同部分之前所行进的距离有所变异，不过，因为倾斜角θt5与扫描角θs3之间的差值小于规范值，所以变异最小，且晶片201以良好的均匀性暴露于同调离子束309。
在一些实施例中，扫描角可被设定，以将同调离子束309行进抵达晶片201的各个部分的距离之间的差值(例如，前述关于图8以及图9所示的实施例中所讨论的距离Δf1、距离Δr1、距离Δf2以及距离Δr2)维持为低于一最大值。例如，扫描角可被设定成使得同调离子束309行进抵达晶片201的各个部分的距离之间的差值小于大约150毫米、小于大约192.8毫米、小于大约229.8毫米等。
如前所述，将扫描角设置在倾斜角的规范值内允许在晶片201上以良好的均匀性执行高倾斜离子工艺。此外，扫描角可被设定成使得同调离子束309行进抵达晶片201的各个部分的距离之间的差值小于最大值，其亦允许以良好的均匀性执行高倾斜离子工艺。此外，因为扫描角可被设定为小于倾斜角，所以可在现有的工艺腔室中在晶片201的整个表面上执行高倾斜离子工艺，而无需调整。
本公开的一些实施例提供一种离子处理方法。方法包括在一晶片上方形成一图案化掩模层，图案化掩模层包括一图案化掩模特征。方法包括将晶片暴露于一离子束，其中晶片的一表面相对于离子束以一倾斜角倾斜。方法包括相对于离子束沿着一扫描线移动晶片，其中在扫描线与垂直于一离子束轴线的一轴线之间界定出一扫描角，其中倾斜角与扫描角之间的一差值小于50度。
在一些实施例中，扫描角大于0度。在一些实施例中，倾斜角为40度至89.9度。在一些实施例中，倾斜角为60度至89.9度。在一些实施例中，当倾斜角大于0度时，扫描角小于倾斜角，且扫描角大于0度。在一些实施例中，倾斜角与扫描角之间的差值小于30度。在一些实施例中，当倾斜角小于或等于40度时，倾斜角与扫描角之间的差值为0度，而且，其中当倾斜角大于40度时，倾斜角与扫描角之间的差值小于50度。
本公开的一些实施例提供一种离子处理方法。方法包括在一晶片上方形成一装置特征，装置特征包括多个暴露侧壁。方法包括将晶片暴露于一离子束，其中装置特征的暴露侧壁被离子束修整。方法包括相对于离子束沿着一扫描线移动晶片，其中离子束行进一第一距离以接触晶片的一前缘，其中离子束行进一第二距离以接触晶片的一后缘。而且，其中在扫描线与垂直于一离子束轴线的一轴线之间界定出的一扫描角被设定成使得第一距离与第二距离之间的一差值小于229.8毫米。
在一些实施例中，扫描角等于或小于60度，而且，其中沿着扫描线移动晶片包括在平行于离子束的一方向上将晶片移动一第一距离，第一距离在0毫米至520毫米的范围内，并在垂直于离子束的一方向上将晶片移动一第二距离，第二距离在300毫米至600毫米的范围内。在一些实施例中，晶片的一表面相对于离子束以一倾斜角倾斜，而且，其中扫描角与倾斜角之间的一差值小于50度。
在一些实施例中，倾斜角为40度至89.9度。在一些实施例中，晶片的一表面相对离子束以一倾斜角倾斜，而且，其中当倾斜角大于0度时，扫描角大于0度并小于倾斜角。在一些实施例中，通过将晶片暴露于离子束而将多个离子注入至装置特征的暴露侧壁内。在一些实施例中，通过将晶片暴露于离子束而蚀刻装置特征的暴露侧壁。
本公开的一些实施例提供一种离子处理方法。方法包括提供一基板，并将基板的一表面暴露于一离子束，其中基板的表面相对于一离子束轴线以一倾斜角倾斜，其中倾斜角为40度至89.9度。方法包括相对于离子束移动基板，其中基板沿着一扫描线移动，其中扫描线与垂直于离子束轴线的一轴线之间的一扫描角大于0度且小于倾斜角。
在一些实施例中，扫描角与倾斜角之间的一差值小于50度。在一些实施例中，离子束在行进一第一距离的后撞击基板的一前缘，其中离子束在行进一第二距离之后撞击基板的一后缘，而且，其中扫描角被设定成使得第一距离与第二距离之间的一差值小于229.8毫米。在一些实施例中，通过一晶片搬运单元移动以及倾斜基板。在一些实施例中，倾斜角为60度至89.9度。在一些实施例中，扫描角小于60度。
前面概述数个实施例的特征，使得本技术领域中技术人员可更好地理解本公开的各方面。本技术领域中技术人员应理解的是，可轻易地使用本公开作为设计或修改其他工艺以及结构的基础，以实现在此介绍的实施例的相同目的及/或达到相同优点。本技术领域中技术人员亦应理解的是，这样的等同配置不背离本公开的精神以及范围，且在不背离本公开的精神以及范围的情况下，可对本公开进行各种改变、替换以及更改。

Claims (1)

1.一种离子处理方法，包括：
在一晶片上方形成一图案化掩模层，该图案化掩模层包括一图案化掩模特征；
将该晶片暴露于一离子束，其中该晶片的一表面相对于该离子束以一倾斜角倾斜；以及
相对于该离子束沿着一扫描线移动该晶片，其中在该扫描线与垂直于一离子束轴线的一轴线之间界定出一扫描角，其中该倾斜角与该扫描角之间的一差值小于50度。
CN202210272567.9A 2021-03-18 2022-03-18 离子处理方法 Pending CN115116831A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/205,958 US11393695B1 (en) 2021-03-18 2021-03-18 Ion exposure method and apparatus
US17/205,958 2021-03-18

Publications (1)

Publication Number Publication Date
CN115116831A true CN115116831A (zh) 2022-09-27

Family

ID=82385086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210272567.9A Pending CN115116831A (zh) 2021-03-18 2022-03-18 离子处理方法

Country Status (3)

Country Link
US (2) US11393695B1 (zh)
CN (1) CN115116831A (zh)
TW (1) TW202238690A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI523084B (zh) * 2014-11-11 2016-02-21 漢辰科技股份有限公司 離子佈植法
DE102016111998B4 (de) * 2016-06-30 2024-01-18 Infineon Technologies Ag Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen

Also Published As

Publication number Publication date
US11915942B2 (en) 2024-02-27
US20220336225A1 (en) 2022-10-20
US11393695B1 (en) 2022-07-19
TW202238690A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
KR101393134B1 (ko) ＦｉｎＦＥＴ 소자를 위한 전위 ＳＭＴ
US20180182637A1 (en) Techniques for processing substrates using directional reactive ion etching
US9240350B2 (en) Techniques for forming 3D structures
US11239078B2 (en) Fine line patterning methods
KR102030722B1 (ko) 반도체 디바이스 및 제조 방법
US20190148162A1 (en) Mechanisms for Forming Patterns Using Multiple Lithography Processes
CN107437506B (zh) 半导体结构的形成方法
JP2007501518A (ja) 非対称の側壁スペーサの形成方法
US11264204B2 (en) Implanter calibration
Posseme Plasma Etching Processes for CMOS Devices Realization
US11393695B1 (en) Ion exposure method and apparatus
US20140193963A1 (en) Techniques For Forming 3D Structures
US10388745B1 (en) Structure and method of forming transistor device having improved gate contact arrangement
US20150368801A1 (en) Plasma process chambers employing distribution grids having focusing surfaces thereon enabling angled fluxes to reach a substrate, and related methods
TWI803890B (zh) 半導體對準裝置及半導體對準方法
US11862690B2 (en) Method of manufacturing a semiconductor device
US11380548B2 (en) Method of manufacturing semiconductor structure through multi-implantation to fin structures
US10651003B2 (en) Ion implanting method
Nastasi et al. Ion implantation in CMOS Technology: machine challenges

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination