CN115101437B - 晶圆的测试方法、测试装置以及晶圆测试系统 - Google Patents

晶圆的测试方法、测试装置以及晶圆测试系统 Download PDF

Info

Publication number
CN115101437B
CN115101437B CN202211029504.7A CN202211029504A CN115101437B CN 115101437 B CN115101437 B CN 115101437B CN 202211029504 A CN202211029504 A CN 202211029504A CN 115101437 B CN115101437 B CN 115101437B
Authority
CN
China
Prior art keywords
wafer
refractive index
historical
electrical data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211029504.7A
Other languages
English (en)
Other versions
CN115101437A (zh
Inventor
李维泽
李泽育
黄绍铭
冉薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinjing Integrated Circuit Co Ltd
Original Assignee
Hefei Xinjing Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinjing Integrated Circuit Co Ltd filed Critical Hefei Xinjing Integrated Circuit Co Ltd
Priority to CN202211029504.7A priority Critical patent/CN115101437B/zh
Publication of CN115101437A publication Critical patent/CN115101437A/zh
Application granted granted Critical
Publication of CN115101437B publication Critical patent/CN115101437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/41—Refractivity; Phase-affecting properties, e.g. optical path length
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请提供了一种晶圆的测试方法、测试装置以及晶圆测试系统，该方法包括：获取目标折射率，目标折射率为待测晶圆的多晶硅薄膜的折射率，待测晶圆包括控片以及覆盖控片的多晶硅薄膜；至少根据目标折射率以及数据信息，确定待测晶圆的电性数据，其中，数据信息包括多个历史折射率以及对应的历史电性数据，历史折射率为历史多晶硅薄膜的折射率，历史电性数据为包括历史多晶硅薄膜的历史晶圆的电性数据。本申请实现了根据多晶硅薄膜的光学数据确定其电性数据的效果，避免了晶圆流片后再对晶圆进行WAT测试，来确定晶圆多晶硅薄膜的质量，造成多晶硅薄膜质量监控滞后的问题，避免了多晶硅薄膜异常无法及时发现并处理，造成大量不良品的问题。

Description

晶圆的测试方法、测试装置以及晶圆测试系统
技术领域
本申请涉及晶圆测试技术领域，具体而言，涉及一种晶圆的测试方法、测试装置、计算机可读存储介质、处理器以及晶圆测试系统。
背景技术
半导体制造技术广泛应用多晶硅作为闸极，膜层质量对产品效能有显著的影响。
制程条件影响多晶硅晶粒生长，影响产品电性与良率。现行生产过程中，无法及时监控多晶硅薄膜质量，需到在晶圆流片后对其进行电性测试，如图1所示的WAT（WaferAcceptance Test，晶圆接受测试）测试，通过探针100测试晶圆引脚101的电性数据，才能确认元件性能，若出现异常会影响大量产品质量。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种晶圆的测试方法、测试装置、计算机可读存储介质、处理器以及晶圆测试系统，以解决现有技术中晶圆的多晶硅薄膜质量监控滞后，导致晶圆异常无法及时发现并处理的问题。
根据本发明实施例的一个方面，提供了一种晶圆的测试方法，包括：获取目标折射率，所述目标折射率为待测晶圆的多晶硅薄膜的折射率，所述待测晶圆包括控片以及覆盖所述控片的所述多晶硅薄膜；至少根据所述目标折射率以及数据信息，确定所述待测晶圆的电性数据，其中，所述数据信息包括多个历史折射率以及对应的历史电性数据，所述历史折射率为历史多晶硅薄膜的折射率，所述历史电性数据为包括所述历史多晶硅薄膜的历史晶圆的电性数据。
可选地，至少根据所述目标折射率以及数据信息，确定所述待测晶圆的电性数据，包括：确定所述多晶硅薄膜的厚度；获取所述厚度对应的所述数据信息；根据所述厚度对应的所述数据信息以及所述目标折射率，确定所述待测晶圆的电性数据。
可选地，根据所述厚度对应的所述数据信息以及所述目标折射率，确定所述待测晶圆的电性数据，包括：在所述厚度对应的所述数据信息中存在与所述目标折射率相同的所述历史折射率的情况下，确定所述历史折射率对应的所述历史电性数据为所述待测晶圆的电性数据；在所述厚度对应的所述数据信息中不存在与所述目标折射率相同的所述历史折射率的情况下，采用内插法处理所述目标折射率、所述历史折射率以及对应的所述历史电性数据，得到所述待测晶圆的电性数据。
可选地，至少根据所述目标折射率以及数据信息，确定所述待测晶圆的电性数据，包括：确定所述多晶硅薄膜的厚度；将所述厚度以及所述目标折射率输入预定模型，以确定所述待测晶圆的电性数据，其中，所述预定模型为使用多组数据通过机器学习训练出的，所述多组数据中的每组数据均包括：所述历史多晶硅薄膜的厚度及其对应的所述数据信息。
可选地，获取目标折射率，包括：控制向所述多晶硅薄膜表面发出入射光，并接受所述多晶硅薄膜反射出的折射光；根据所述折射光，确定所述目标折射率。
可选地，所述电性数据包括电阻。
根据本发明实施例的另一方面，还提供了一种晶圆的测试装置，包括第一获取单元以及第一确定单元，其中，所述第一获取单元用于获取目标折射率，所述目标折射率为待测晶圆的多晶硅薄膜的折射率，所述待测晶圆包括控片以及覆盖所述控片的所述多晶硅薄膜；所述第一确定单元用于至少根据所述目标折射率以及数据信息，确定所述待测晶圆的电性数据，其中，所述数据信息包括多个历史折射率以及对应的历史电性数据，所述历史折射率为历史多晶硅薄膜的折射率，所述历史电性数据为包括所述历史多晶硅薄膜的 历史晶圆的电性数据。
根据本发明实施例的再一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，所述程序执行任意一种所述的方法。
根据本发明实施例的又一方面，还提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行任意一种所述的方法。
根据本发明实施例的另一方面，还提供了一种晶圆测试系统，包括晶圆的测试设备以及所述晶圆的测试设备的控制装置，所述控制装置包括一个或多个处理器，存储器以及一个或多个程序，其中，所述一个或多个程序被存储在所述存储器中，并且被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行任意一种所述的方法。
采用本申请的技术方案，首先获取待测晶圆的多晶硅薄膜的目标折射率，该待测晶圆包括控片以及覆盖所述控片的所述多晶硅薄膜；然后，至少根据目标折射率以及数据信息，确定待测晶圆的电性数据，数据信息包括多个历史折射率及其对应的历史电性数据。本申请的所述方法在控片上形成多晶硅薄膜后，根据多晶硅薄膜的折射率来确定整体待测晶圆的电性数据，实现了根据多晶硅薄膜的光学数据确定其电性数据的效果，避免了晶圆流片后再对晶圆进行WAT测试，来确定晶圆多晶硅薄膜的质量，造成多晶硅薄膜质量监控滞后的问题，实现了多晶硅薄膜的线上质量监控，避免了多晶硅薄膜异常无法及时发现并处理，造成大量不良品的问题。并且，相比于晶圆WAT测试检测到晶圆电性数据异常时，由于电性数据受多个加工流程共同影响，分析复杂度以及难度高的问题，本申请的所述方法在晶圆上生长出多晶硅薄膜后即对其电性数据进行测试，该电性数据仅受多晶硅薄膜生长工艺影响，在发现电性数据异常时，影响其异常的变因少，分析较为容易。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了对晶圆进行WAT测试的示意图；
图2示出了根据本申请的实施例的晶圆的测试方法的流程示意图；
图3示出了根据本申请的实施例的加工控片的炉管机台示意图；
图4示出了根据本申请的实施例的折射率与电阻值的对应关系图；
图5示出了根据本申请的实施例的测试多晶硅薄膜的折射率的示意图；
图6示出了根据本申请的实施例的晶圆的测试装置的示意图。
其中，上述附图包括以下附图标记：
100、探针；101、晶圆引脚；200、控片；201、炉管机台；202、多晶硅薄膜；203、接收器；204、氧化层；205、基底。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中晶圆的多晶硅薄膜质量监控滞后，导致晶圆异常无法及时发现并处理，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种晶圆的测试方法、测试装置、计算机可读存储介质、处理器以及晶圆测试系统。
根据本申请的实施例，提供了一种晶圆的测试方法。
图2是根据本申请实施例的晶圆的测试方法的流程图。如图2所示，该方法包括以下步骤：
步骤S101，获取目标折射率，上述目标折射率为待测晶圆的多晶硅薄膜的折射率，上述待测晶圆包括控片以及覆盖上述控片的上述多晶硅薄膜；
步骤S102，至少根据上述目标折射率以及数据信息，确定上述待测晶圆的电性数据，其中，上述数据信息包括多个历史折射率以及对应的历史电性数据，上述历史折射率为历史多晶硅薄膜的折射率，上述历史电性数据为包括上述历史多晶硅薄膜的历史晶圆的电性数据。
上述的晶圆测试方法中，首先获取待测晶圆的多晶硅薄膜的目标折射率，该待测晶圆包括控片以及覆盖上述控片的上述多晶硅薄膜；然后，至少根据目标折射率以及数据信息，确定待测晶圆的电性数据，数据信息包括多个历史折射率及其对应的历史电性数据。本申请的上述方法在控片上形成多晶硅薄膜后，根据多晶硅薄膜的折射率来确定整体待测晶圆的电性数据，实现了根据多晶硅薄膜的光学数据确定其电性数据的效果，避免了晶圆流片后再对晶圆进行WAT测试，来确定晶圆多晶硅薄膜的质量，造成多晶硅薄膜质量监控滞后的问题，实现了多晶硅薄膜的线上质量监控，避免了多晶硅薄膜异常无法及时发现并处理，造成大量不良品的问题。并且，相比于晶圆WAT测试检测到晶圆电性数据异常时，由于电性数据受多个加工流程共同影响，分析复杂度以及难度高的问题，本申请的上述方法在晶圆上生长出多晶硅薄膜后即对其电性数据进行测试，该电性数据仅受多晶硅薄膜生长工艺影响，在发现电性数据异常时，影响其异常的变因少，分析较为容易。
根据本申请的一种具体的实施例，至少根据上述目标折射率以及数据信息，确定上述待测晶圆的电性数据，包括：确定上述多晶硅薄膜的厚度；获取上述厚度对应的上述数据信息；根据上述厚度对应的上述数据信息以及上述目标折射率，确定上述待测晶圆的电性数据。由于不同厚度的多晶硅薄膜的折射效果不同，对应的电性数据也不同，本申请通过多晶硅薄膜的厚度对应的数据信息以及目标折射率，来确定该待测晶圆的电性数据，这样进一步地保证了确定的电性数据较为准确。
为了进一步地实现较为简单地根据数据信息以及目标折射率确定对应的电性数据，本申请的另一种具体的实施例中，根据上述厚度对应的上述数据信息以及上述目标折射率，确定上述待测晶圆的电性数据，包括：在上述厚度对应的上述数据信息中存在与上述目标折射率相同的上述历史折射率的情况下，确定上述历史折射率对应的上述历史电性数据为上述待测晶圆的电性数据；在上述厚度对应的上述数据信息中不存在与上述目标折射率相同的上述历史折射率的情况下，采用内插法处理上述目标折射率、上述历史折射率以及对应的上述历史电性数据，得到上述待测晶圆的电性数据。在数据信息中存在与上述目标折射率相同的上述历史折射率时，该历史折射率对应的上述历史电性数据为上述电性数据，在数据信息中不存在与上述目标折射率相同的上述历史折射率时，根据内插法来确定目标折射率对应的电性数据，这样进一步地保证了可以较为简单快捷地根据折射率确定电性数据。
一种具体的实施例中，上述电性数据包括电阻。当然，上述电性数据并不限于上述的电阻，其还可以包括电流以及电压等可以计算得到电阻的其他的电性数据。
具体地，本申请通过将多个沿垂直方向排列的控片200放置于如图3所示的炉管机台201中，并通过炉管机台201底部的进气口向炉管机台201中通入SiH4气体，来在各个控片200的表面上生长多晶硅，生长过程中的反应速度与分子有效碰撞有关，气体浓度或者温度越高，会使得碰撞频率以及反应速度越高。为了保证炉管机台中同一批的控片200上各位置处生长的多晶硅厚度基本一致，上述炉管机台中离进气口越近，气体浓度越大，反应温度越小，离进气口越远，气体浓度越小，反应温度越大。
一种具体的实施例中，上述的SiH4气体可以通过单进气口通入，也可以通过多进气口通入，制程温度范围为580℃-640℃，气体体积流量范围为60sccm-600sccm，炉管机台内压力范围为0.12torr-0.3torr，多晶硅薄膜的成膜厚度范围为900埃-2100埃。
以上述电性数据为电阻为例，本申请采集2050埃±200埃厚度的多个多晶硅薄膜的折射率与晶圆电阻的对应数据如表1所示。其中，Rs表示形成了多晶硅薄膜的控片的电阻值，Rp表示产品片，即流片后的晶圆的电阻值，RI表示多晶硅薄膜的折射率，各个晶圆的序号越大，表示该晶圆在生长多晶硅薄膜时离进气口越远。Rs与RI的关系图如图4所示。由表1以及图4可以看出，Rs与RI近似线性相关。
表1
因此，采用内插法处理上述目标折射率、上述历史折射率以及对应的上述历史电性数据，得到上述待测晶圆的电性数据，包括：采用线性内插法处理上述目标折射率、上述历史折射率以及对应的上述历史电性数据，得到上述待测晶圆的电性数据。
如表1所示，在上述厚度对应的上述数据信息中存在与上述目标折射率相同的上述历史折射率的情况下，如上述目标折射率为3.871508时，那么确定该待测晶圆的电阻为594Ω。在上述厚度对应的上述数据信息中不存在与上述目标折射率相同的上述历史折射率的情况下，采用线性内插法处理上述目标折射率、上述历史折射率以及对应的上述历史电性数据，得到上述待测晶圆的电性数据的具体过程如下：
如表1和图4所示，折射率RI与电阻值Rs满足如下关系：
那么，目标折射率的计算公式为：
其中，为待测晶圆的电阻值，/>以及/>分别为数据信息中的两个历史电阻值，/>为目标折射率，/>为数据信息中与/>对应的历史折射率，/>为数据信息中与/>对应的历史折射率，且/>以及/>为数据信息中与/>距离最近的两个历史折射率。
当然，至少根据上述目标折射率以及数据信息，确定上述待测晶圆的电性数据的方法并不限于上述的方法，本领域技术人员还可以采用任意合适的方法来根据上述目标折射率以及数据信息确定上述电性数据，本申请的另一种具体的实施例中，至少根据上述目标折射率以及数据信息，确定上述待测晶圆的电性数据，包括：确定上述多晶硅薄膜的厚度；将上述厚度以及上述目标折射率输入预定模型，以确定上述待测晶圆的电性数据，其中，上述预定模型为使用多组数据通过机器学习训练出的，上述多组数据中的每组数据均包括：上述历史多晶硅薄膜的厚度及其对应的上述数据信息。采用历史多晶硅薄膜的厚度及其对应的上述数据信息训练神经网络模型，得到上述预定模型，再将多晶硅薄膜的厚度以及目标折射率输入预定模型，得到上述待测晶圆的电性数据，进一步地保证了可以较为简单快捷且较为准确地得到上述待测晶圆的电性数据。
根据本申请的又一种具体的实施例，获取目标折射率，包括：如图5所示，控制向上述多晶硅薄膜202表面发出入射光，并通过接收器203接受上述多晶硅薄膜202反射出的折射光；根据上述折射光，确定上述目标折射率。当然，本领域技术人员还可以采用其他现有的设备来获取上述多晶硅薄膜的上述目标折射率，如采用椭偏仪等光学测量仪器来获取。
具体地，如图5所示，上述控片200包括依次叠置的基底205、氧化层204以及多晶硅薄膜202，由于上述基底205的材料为硅，与多晶硅薄膜202的材质相同，因此，在基底205以及多晶硅薄膜202之间需要生长一层氧化层204来作为光学量测隔离区域。当然，上述基底与上述多晶硅薄膜层之间并不限于形成上述的氧化层，还可以采用其他材料来隔离这两层，本领域技术人员可以根据实际情况灵活选择上述基底与上述多晶硅薄膜层之间的隔离层的材料。
再一种具体的实施例中，在至少根据上述目标折射率以及数据信息，确定上述待测晶圆的电性数据之后，上述方法还包括：获取第一预定范围；根据上述第一预定范围以及上述待测晶圆的电性数据，确定上述待测晶圆是否合格，在上述待测晶圆的电性数据位于上述预定范围内的情况下，确定上述待测晶圆合格。
另外，在获取目标折射率之后，上述方法还包括：获取第二预定范围；根据上述第二预定范围以及上述目标折射率，确定上述待测晶圆是否合格，在上述目标折射率位于上述第二预定范围内的情况下，确定上述待测晶圆合格。
上述方法还包括：在确定上述待测晶圆不合格的情况下，发出警报信息。上述的第一预定范围以及第二预定范围可以按照三西格玛准则确定。
现有技术中晶圆在流片后才能通过WAT来确定晶圆的电阻等电性数据是否合格，从生产到得到结果历时75天左右，本申请在晶圆制作中期，即形成多晶硅薄膜后即可对晶圆的电阻等电性数据进行测试，确定其是否合格，从生产要得到结果历时35天，结果确定时长提前了40天，降低了这40天内制作的产品的品质风险，进一步地保证了及时发现异常并处理，进一步地避免了大量不良品的产生。并且，相比WAT测试，本申请的线上测试方法人力成本较低，人力工时降低了近50%。另外，相比于WAT测试的探针可能损伤晶圆，造成晶圆不良的问题，本申请的上述测试方法为仅获取多晶硅薄膜的折射率，不会对待测晶圆造成损伤。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本申请实施例还提供了一种晶圆的测试装置，需要说明的是，本申请实施例的晶圆的测试装置可以用于执行本申请实施例所提供的用于晶圆的测试方法。以下对本申请实施例提供的晶圆的测试装置进行介绍。
图6是根据本申请实施例的晶圆的测试装置的示意图。如图6所示，该装置包括第一获取单元10以及第一确定单元20，其中，上述第一获取单元10用于获取目标折射率，上述目标折射率为待测晶圆的多晶硅薄膜的折射率，上述待测晶圆包括控片以及覆盖上述控片的上述多晶硅薄膜；上述第一确定单元20用于至少根据上述目标折射率以及数据信息，确定上述待测晶圆的电性数据，其中，上述数据信息包括多个历史折射率以及对应的历史电性数据，上述历史折射率为历史多晶硅薄膜的折射率，上述历史电性数据为包括上述历史多晶硅薄膜的历史晶圆的电性数据。
上述的晶圆测试装置中，通过第一获取单元获取待测晶圆的多晶硅薄膜的目标折射率，该待测晶圆包括控片以及覆盖上述控片的上述多晶硅薄膜；通过第一确定单元，至少根据目标折射率以及数据信息，确定待测晶圆的电性数据，数据信息包括多个历史折射率及其对应的历史电性数据。本申请的上述装置在控片上形成多晶硅薄膜后，根据多晶硅薄膜的折射率来确定整体待测晶圆的电性数据，实现了根据多晶硅薄膜的光学数据确定其电性数据的效果，避免了晶圆流片后再对晶圆进行WAT测试，来确定晶圆多晶硅薄膜的质量，造成多晶硅薄膜质量监控滞后的问题，实现了多晶硅薄膜的线上质量监控，避免了多晶硅薄膜异常无法及时发现并处理，造成大量不良品的问题。并且，相比于晶圆WAT测试检测到晶圆电性数据异常时，由于电性数据受多个加工流程共同影响，分析复杂度以及难度高的问题，本申请的上述装置在晶圆上生长出多晶硅薄膜后即对其电性数据进行测试，该电性数据仅受多晶硅薄膜生长工艺影响，在发现电性数据异常时，影响其异常的变因少，分析较为容易。
根据本申请的一种具体的实施例，上述第一确定单元包括第一确定模块、获取模块以及第二确定模块，其中，上述第一确定模块用于确定上述多晶硅薄膜的厚度；上述获取模块用于获取上述厚度对应的上述数据信息；上述第二确定模块用于根据上述厚度对应的上述数据信息以及上述目标折射率，确定上述待测晶圆的电性数据。由于不同厚度的多晶硅薄膜的折射效果不同，对应的电性数据也不同，本申请通过多晶硅薄膜的厚度对应的数据信息以及目标折射率，来确定该待测晶圆的电性数据，这样进一步地保证了确定的电性数据较为准确。
为了进一步地实现较为简单地根据数据信息以及目标折射率确定对应的电性数据，本申请的另一种具体的实施例中，上述第二确定模块包括确定子模块以及处理子模块，其中，上述确定子模块用于在上述厚度对应的上述数据信息中存在与上述目标折射率相同的上述历史折射率的情况下，确定上述历史折射率对应的上述历史电性数据为上述待测晶圆的电性数据；上述处理子模块用于在上述厚度对应的上述数据信息中不存在与上述目标折射率相同的上述历史折射率的情况下，采用内插法处理上述目标折射率、上述历史折射率以及对应的上述历史电性数据，得到上述待测晶圆的电性数据。在数据信息中存在与上述目标折射率相同的上述历史折射率时，该历史折射率对应的上述历史电性数据为上述电性数据，在数据信息中不存在与上述目标折射率相同的上述历史折射率时，根据内插法来确定目标折射率对应的电性数据，这样进一步地保证了可以较为简单快捷地根据折射率确定电性数据。
一种具体的实施例中，上述电性数据包括电阻。当然，上述电性数据并不限于上述的电阻，其还可以包括电流以及电压等可以计算得到电阻的其他的电性数据。
具体地，本申请通过将多个沿垂直方向排列的控片200放置于如图3所示的炉管机台201中，并通过炉管机台201底部的进气口向炉管机台201中通入SiH4气体，来在各个控片200的表面上生长多晶硅，生长过程中的反应速度与分子有效碰撞有关，气体浓度或者温度越高，会使得碰撞频率以及反应速度越高。为了保证炉管机台中同一批的控片200上各位置处生长的多晶硅厚度基本一致，上述炉管机台中离进气口越近，气体浓度越大，反应温度越小，离进气口越远，气体浓度越小，反应温度越大。
一种具体的实施例中，上述的SiH4气体可以通过单进气口通入，也可以通过多进气口通入，制程温度范围为580℃-640℃，气体体积流量范围为60sccm-600sccm，炉管机台内压力范围为0.12torr-0.3torr，多晶硅薄膜的成膜厚度范围为900埃-2100埃。
以上述电性数据为电阻为例，本申请采集2050埃±200埃厚度的多个多晶硅薄膜的折射率与晶圆电阻的对应数据如表1所示。其中，Rs表示形成了多晶硅薄膜的控片的电阻值，Rp表示产品片，即流片后的晶圆的电阻值，RI表示多晶硅薄膜的折射率，各个晶圆的序号越大，表示该晶圆在生长多晶硅薄膜时离进气口越远。Rs与RI的关系图如图4所示。由表1以及图4可以看出，Rs与RI近似线性相关。
因此，上述处理子模块还用于采用线性内插法处理上述目标折射率、上述历史折射率以及对应的上述历史电性数据，得到上述待测晶圆的电性数据。
如表1所示，在上述厚度对应的上述数据信息中存在与上述目标折射率相同的上述历史折射率的情况下，如上述目标折射率为3.871508时，那么确定该待测晶圆的电阻为594Ω。在上述厚度对应的上述数据信息中不存在与上述目标折射率相同的上述历史折射率的情况下，采用线性内插法处理上述目标折射率、上述历史折射率以及对应的上述历史电性数据，得到上述待测晶圆的电性数据的具体过程如下：
如表1和图4所示，折射率RI与电阻值Rs满足如下关系：
那么，目标折射率的计算公式为：
其中，为待测晶圆的电阻值，/>以及/>分别为数据信息中的两个历史电阻值，/>为目标折射率，/>为数据信息中与/>对应的历史折射率，/>为数据信息中与/>对应的历史折射率，且/>以及/>为数据信息中与/>距离最近的两个历史折射率。
当然，上述第一确定单元并不限于仅包括上述的第一确定模块、获取模块以及第二确定模块，本领域技术人员还可以采用任意合适的方法来根据上述目标折射率以及数据信息确定上述电性数据，本申请的另一种具体的实施例中，上述第一确定单元包括第三确定模块以及输入模块，其中，上述第三确定模块用于确定上述多晶硅薄膜的厚度；上述输入模块用于将上述厚度以及上述目标折射率输入预定模型，以确定上述待测晶圆的电性数据，其中，上述预定模型为使用多组数据通过机器学习训练出的，上述多组数据中的每组数据均包括：上述历史多晶硅薄膜的厚度及其对应的上述数据信息。采用历史多晶硅薄膜的厚度及其对应的上述数据信息训练神经网络模型，得到上述预定模型，再将多晶硅薄膜的厚度以及目标折射率输入预定模型，得到上述待测晶圆的电性数据，进一步地保证了可以较为简单快捷且较为准确地得到上述待测晶圆的电性数据。
根据本申请的又一种具体的实施例，上述第一获取单元包括控制模块以及第四确定模块，其中，如图5所示，上述控制模块用于控制向上述多晶硅薄膜202表面发出入射光，并通过接收器203接受上述多晶硅薄膜202反射出的折射光；上述第四确定模块用于根据上述折射光，确定上述目标折射率。当然，本领域技术人员还可以采用其他现有的设备来获取上述多晶硅薄膜的上述目标折射率，如采用椭偏仪等光学测量仪器来获取。
再一种具体的实施例中，上述装置还包括第二获取单元以及第二确定单元，其中，上述第二获取单元用于在至少根据上述目标折射率以及数据信息，确定上述待测晶圆的电性数据之后，获取第一预定范围；上述第二确定单元用于根据上述第一预定范围以及上述待测晶圆的电性数据，确定上述待测晶圆是否合格，在上述待测晶圆的电性数据位于上述预定范围内的情况下，确定上述待测晶圆合格。
另外，上述装置还包括第三获取单元以及第三确定单元，其中，上述第三获取单元用于在获取目标折射率之后，获取第二预定范围；上述第三确定单元用于根据上述第二预定范围以及上述目标折射率，确定上述待测晶圆是否合格，在上述目标折射率位于上述第二预定范围内的情况下，确定上述待测晶圆合格。
上述装置还包括发送单元，上述发送单元用于在确定上述待测晶圆不合格的情况下，发出警报信息。上述的第一预定范围以及第二预定范围可以按照三西格玛准则确定。
现有技术中晶圆在流片后才能通过WAT来确定晶圆的电阻等电性数据是否合格，从生产到得到结果历时75天左右，本申请在晶圆制作中期，即形成多晶硅薄膜后即可对晶圆的电阻等电性数据进行测试，确定其是否合格，从生产要得到结果历时35天，结果确定时长提前了40天，降低了这40天内制作的产品的品质风险，进一步地保证了及时发现异常并处理，进一步地避免了大量不良品的产生。并且，相比WAT测试，本申请的线上测试装置人力成本较低，人力工时降低了近50%。另外，相比于WAT测试的探针可能损伤晶圆，造成晶圆不良的问题，本申请的上述测试装置为仅获取多晶硅薄膜的折射率，不会对待测晶圆造成损伤。
上述晶圆的测试装置包括处理器和存储器，上述第一获取单元以及上述第一确定单元等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来解决现有技术中晶圆的多晶硅薄膜质量监控滞后，导致晶圆异常无法及时发现并处理的问题。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。
本发明实施例提供了一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现上述晶圆的测试方法。
本发明实施例提供了一种处理器，上述处理器用于运行程序，其中，上述程序运行时执行上述晶圆的测试方法。
本发明实施例提供了一种设备，设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现至少以下步骤：
步骤S101，获取目标折射率，上述目标折射率为待测晶圆的多晶硅薄膜的折射率，上述待测晶圆包括控片以及覆盖上述控片的上述多晶硅薄膜；
步骤S102，至少根据上述目标折射率以及数据信息，确定上述待测晶圆的电性数据，其中，上述数据信息包括多个历史折射率以及对应的历史电性数据，上述历史折射率为历史多晶硅薄膜的折射率，上述历史电性数据为包括上述历史多晶硅薄膜的历史晶圆的电性数据。
本文中的设备可以是服务器、PC、PAD、手机等。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有至少如下方法步骤的程序：
步骤S101，获取目标折射率，上述目标折射率为待测晶圆的多晶硅薄膜的折射率，上述待测晶圆包括控片以及覆盖上述控片的上述多晶硅薄膜；
步骤S102，至少根据上述目标折射率以及数据信息，确定上述待测晶圆的电性数据，其中，上述数据信息包括多个历史折射率以及对应的历史电性数据，上述历史折射率为历史多晶硅薄膜的折射率，上述历史电性数据为包括上述历史多晶硅薄膜的历史晶圆的电性数据。
根据本申请的再一种典型的实施例，还提供了一种晶圆测试系统，包括晶圆的测试设备以及上述晶圆的测试设备的控制装置，上述控制装置包括一个或多个处理器，存储器以及一个或多个程序，其中，上述一个或多个程序被存储在上述存储器中，并且被配置为由上述一个或多个处理器执行，上述一个或多个程序包括用于执行任意一种上述的方法。
上述的晶圆测试系统包括晶圆的测试设备及其控制装置，上述控制装置用于执行任一种上述的方法。该晶圆测试系统在控片上形成多晶硅薄膜后，根据多晶硅薄膜的折射率来确定整体待测晶圆的电性数据，实现了根据多晶硅薄膜的光学数据确定其电性数据的效果，避免了晶圆流片后再对晶圆进行WAT测试，来确定晶圆多晶硅薄膜的质量，造成多晶硅薄膜质量监控滞后的问题，实现了多晶硅薄膜的线上质量监控，避免了多晶硅薄膜异常无法及时发现并处理，造成大量不良品的问题。并且，相比于晶圆WAT测试检测到晶圆电性数据异常时，由于电性数据受多个加工流程共同影响，分析复杂度以及难度高的问题，本申请的上述晶圆测试系统在晶圆上生长出多晶硅薄膜后即对其电性数据进行测试，该电性数据仅受多晶硅薄膜生长工艺影响，在发现电性数据异常时，影响其异常的变因少，分析较为容易。
另外，上述的晶圆测试系统仅获取待测晶圆表面上的多晶硅薄膜的折射率，不会对待测晶圆造成损伤，进一步地保证了测试成本较低。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可为个人计算机、服务器或者网络设备等）执行本发明各个实施例上述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1）、本申请上述的晶圆测试方法中，首先获取待测晶圆的多晶硅薄膜的目标折射率，该待测晶圆包括控片以及覆盖上述控片的上述多晶硅薄膜；然后，至少根据目标折射率以及数据信息，确定待测晶圆的电性数据，数据信息包括多个历史折射率及其对应的历史电性数据。本申请的上述方法在控片上形成多晶硅薄膜后，根据多晶硅薄膜的折射率来确定整体待测晶圆的电性数据，实现了根据多晶硅薄膜的光学数据确定其电性数据的效果，避免了晶圆流片后再对晶圆进行WAT测试，来确定晶圆多晶硅薄膜的质量，造成多晶硅薄膜质量监控滞后的问题，实现了多晶硅薄膜的线上质量监控，避免了多晶硅薄膜异常无法及时发现并处理，造成大量不良品的问题。并且，相比于晶圆WAT测试检测到晶圆电性数据异常时，由于电性数据受多个加工流程共同影响，分析复杂度以及难度高的问题，本申请的上述方法在晶圆上生长出多晶硅薄膜后即对其电性数据进行测试，该电性数据仅受多晶硅薄膜生长工艺影响，在发现电性数据异常时，影响其异常的变因少，分析较为容易。
2）、本申请上述的晶圆测试装置中，通过第一获取单元获取待测晶圆的多晶硅薄膜的目标折射率，该待测晶圆包括控片以及覆盖上述控片的上述多晶硅薄膜；通过第一确定单元，至少根据目标折射率以及数据信息，确定待测晶圆的电性数据，数据信息包括多个历史折射率及其对应的历史电性数据。本申请的上述装置在控片上形成多晶硅薄膜后，根据多晶硅薄膜的折射率来确定整体待测晶圆的电性数据，实现了根据多晶硅薄膜的光学数据确定其电性数据的效果，避免了晶圆流片后再对晶圆进行WAT测试，来确定晶圆多晶硅薄膜的质量，造成多晶硅薄膜质量监控滞后的问题，实现了多晶硅薄膜的线上质量监控，避免了多晶硅薄膜异常无法及时发现并处理，造成大量不良品的问题。并且，相比于晶圆WAT测试检测到晶圆电性数据异常时，由于电性数据受多个加工流程共同影响，分析复杂度以及难度高的问题，本申请的上述装置在晶圆上生长出多晶硅薄膜后即对其电性数据进行测试，该电性数据仅受多晶硅薄膜生长工艺影响，在发现电性数据异常时，影响其异常的变因少，分析较为容易。
3）、本申请上述的晶圆测试系统包括晶圆的测试设备及其控制装置，上述控制装置用于执行任一种上述的方法。该晶圆测试系统在控片上形成多晶硅薄膜后，根据多晶硅薄膜的折射率来确定整体待测晶圆的电性数据，实现了根据多晶硅薄膜的光学数据确定其电性数据的效果，避免了晶圆流片后再对晶圆进行WAT测试，来确定晶圆多晶硅薄膜的质量，造成多晶硅薄膜质量监控滞后的问题，实现了多晶硅薄膜的线上质量监控，避免了多晶硅薄膜异常无法及时发现并处理，造成大量不良品的问题。并且，相比于晶圆WAT测试检测到晶圆电性数据异常时，由于电性数据受多个加工流程共同影响，分析复杂度以及难度高的问题，本申请的上述晶圆测试系统在晶圆上生长出多晶硅薄膜后即对其电性数据进行测试，该电性数据仅受多晶硅薄膜生长工艺影响，在发现电性数据异常时，影响其异常的变因少，分析较为容易。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (7)

1.一种晶圆的测试方法，其特征在于，包括：
获取目标折射率，所述目标折射率为待测晶圆的多晶硅薄膜的折射率，所述待测晶圆包括控片以及覆盖所述控片的所述多晶硅薄膜；
至少根据所述目标折射率以及数据信息，确定所述待测晶圆的电性数据，其中，所述数据信息包括多个历史折射率以及对应的历史电性数据，所述历史折射率为历史多晶硅薄膜的折射率，所述历史电性数据为包括所述历史多晶硅薄膜的历史晶圆的电性数据，
至少根据所述目标折射率以及数据信息，确定所述待测晶圆的电性数据，包括：
确定所述多晶硅薄膜的厚度；
获取所述厚度对应的所述数据信息；
根据所述厚度对应的所述数据信息以及所述目标折射率，确定所述待测晶圆的电性数据，
根据所述厚度对应的所述数据信息以及所述目标折射率，确定所述待测晶圆的电性数据，包括：
在所述厚度对应的所述数据信息中存在与所述目标折射率相同的所述历史折射率的情况下，确定所述历史折射率对应的所述历史电性数据为所述待测晶圆的电性数据；
在所述厚度对应的所述数据信息中不存在与所述目标折射率相同的所述历史折射率的情况下，采用内插法处理所述目标折射率、所述历史折射率以及对应的所述历史电性数据，得到所述待测晶圆的电性数据。
2.根据权利要求1所述的方法，其特征在于，至少根据所述目标折射率以及数据信息，确定所述待测晶圆的电性数据，包括：
确定所述多晶硅薄膜的厚度；
将所述厚度以及所述目标折射率输入预定模型，以确定所述待测晶圆的电性数据，其中，所述预定模型为使用多组数据通过机器学习训练出的，所述多组数据中的每组数据均包括：所述历史多晶硅薄膜的厚度及其对应的所述数据信息。
3.根据权利要求1所述的方法，其特征在于，获取目标折射率，包括：
控制向所述多晶硅薄膜表面发出入射光，并接受所述多晶硅薄膜反射出的反射光；
根据所述反射光，确定所述目标折射率。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述电性数据包括电阻。
5.一种晶圆的测试装置，其特征在于，包括：
第一获取单元，用于获取目标折射率，所述目标折射率为待测晶圆的多晶硅薄膜的折射率，所述待测晶圆包括控片以及覆盖所述控片的所述多晶硅薄膜；
第一确定单元，用于至少根据所述目标折射率以及数据信息，确定所述待测晶圆的电性数据，其中，所述数据信息包括多个历史折射率以及对应的历史电性数据，所述历史折射率为历史多晶硅薄膜的折射率，所述历史电性数据为包括所述历史多晶硅薄膜的历史晶圆的电性数据，
所述第一确定单元包括第一确定模块、获取模块以及第二确定模块，其中，所述第一确定模块用于确定所述多晶硅薄膜的厚度；所述获取模块用于获取所述厚度对应的所述数据信息；所述第二确定模块用于根据所述厚度对应的所述数据信息以及所述目标折射率，确定所述待测晶圆的电性数据，
所述第二确定模块包括确定子模块以及处理子模块，其中，所述确定子模块用于在所述厚度对应的所述数据信息中存在与所述目标折射率相同的所述历史折射率的情况下，确定所述历史折射率对应的所述历史电性数据为所述待测晶圆的电性数据；所述处理子模块用于在所述厚度对应的所述数据信息中不存在与所述目标折射率相同的所述历史折射率的情况下，采用内插法处理所述目标折射率、所述历史折射率以及对应的所述历史电性数据，得到所述待测晶圆的电性数据。
6.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的程序，其中，所述程序执行权利要求1至4中任意一项所述的方法。
7.一种晶圆测试系统，其特征在于，包括：
晶圆的测试设备；
所述晶圆的测试设备的控制装置，所述控制装置包括一个或多个处理器，存储器以及一个或多个程序，其中，所述一个或多个程序被存储在所述存储器中，并且被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行权利要求1至4中任意一项所述的方法。
CN202211029504.7A 2022-08-26 2022-08-26 晶圆的测试方法、测试装置以及晶圆测试系统 Active CN115101437B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211029504.7A CN115101437B (zh) 2022-08-26 2022-08-26 晶圆的测试方法、测试装置以及晶圆测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211029504.7A CN115101437B (zh) 2022-08-26 2022-08-26 晶圆的测试方法、测试装置以及晶圆测试系统

Publications (2)

Publication Number Publication Date
CN115101437A CN115101437A (zh) 2022-09-23
CN115101437B true CN115101437B (zh) 2024-02-06

Family

ID=83299866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211029504.7A Active CN115101437B (zh) 2022-08-26 2022-08-26 晶圆的测试方法、测试装置以及晶圆测试系统

Country Status (1)

Country Link
CN (1) CN115101437B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031301A (ja) * 2001-09-21 2009-02-12 Kmac ２次元型検出器を用いた薄膜特性測定装置及びその測定方法
JP2010014439A (ja) * 2008-07-01 2010-01-21 Fujitsu Microelectronics Ltd 欠陥検査装置及び欠陥検査方法
CN106910695A (zh) * 2017-03-08 2017-06-30 京东方科技集团股份有限公司 一种薄膜晶体管的电性特征测试方法及装置
CN114823398A (zh) * 2021-01-28 2022-07-29 长鑫存储技术有限公司 模拟晶圆芯片的电性的方法及半导体工艺方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031301A (ja) * 2001-09-21 2009-02-12 Kmac ２次元型検出器を用いた薄膜特性測定装置及びその測定方法
JP2010014439A (ja) * 2008-07-01 2010-01-21 Fujitsu Microelectronics Ltd 欠陥検査装置及び欠陥検査方法
CN106910695A (zh) * 2017-03-08 2017-06-30 京东方科技集团股份有限公司 一种薄膜晶体管的电性特征测试方法及装置
CN114823398A (zh) * 2021-01-28 2022-07-29 长鑫存储技术有限公司 模拟晶圆芯片的电性的方法及半导体工艺方法

Also Published As

Publication number Publication date
CN115101437A (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
JP2008512730A (ja) 薄膜干渉フィルタ及び干渉フィルタの堆積工程制御のためのブートストラップ法
KR102003961B1 (ko) 수율 손실의 근원 파악 시스템 및 방법
KR101991217B1 (ko) 다중-분광기 각도 스펙트로스코픽 엘립소메트리
TW201122743A (en) Automatic fault detection and classification in a plasma processing system and methods thereof
CN105702595B (zh) 晶圆的良率判断方法以及晶圆合格测试的多变量检测方法
CN108846239B (zh) 一种基于温湿度的弹性环氧树脂加速贮存试验及评估方法
US11404331B2 (en) System and method for determining cause of abnormality in semiconductor manufacturing processes
CN114357812B (zh) 产品可靠性试验方法、装置、计算机设备和存储介质
CN115101437B (zh) 晶圆的测试方法、测试装置以及晶圆测试系统
CN113091626B (zh) 半导体器件膜厚的测量方法
US20230176542A1 (en) Method and device for monitoring production equipment and storage medium
CN103924223A (zh) 应用于cvd成膜工艺的膜厚流量建模方法及膜厚调节方法
WO2022062533A1 (zh) 半导体产品分级方法和分级系统
JP4646986B2 (ja) 半導体ウェーハを測定する方法および装置
KR100216227B1 (ko) 우유 시료 중의 외래수, 또는 우유 시료의 빙점 강하 측정법
CN115579304B (zh) 晶圆检测方法、装置、计算机设备及可读存储介质
US7348187B2 (en) Method, device, computer-readable storage medium and computer program element for the monitoring of a manufacturing process of a plurality of physical objects
CN110160918B (zh) 晶圆再验的方法
CN101017153A (zh) 一种评估和监测介质层质量和可靠性的方法
TWI647770B (zh) 晶圓的良率判斷方法以及晶圓合格測試的多變量偵測方法
CN106052573B (zh) 校准椭偏仪的膜厚样片、检验样片及其检验方法
CN112951806B (zh) 半导体结构和半导体结构的台阶高度的确定方法
TW202139114A (zh) 一種判斷半導體製程異常原因之系統與方法
CN110793937B (zh) 一种膜层类型测定方法
US20130065745A1 (en) Method for providing glass information and glass material

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant