CN115093215B - 一种Sr+Sb共掺杂TiO2基巨介电陶瓷、制备方法及其应用 - Google Patents

Abstract

本发明涉及陶瓷制备技术领域，具体涉及一种Sr+Sb共掺杂TiO₂基巨介电陶瓷、制备方法及其应用，采用传统的固相反应法制备了(Sr，Sb)共掺杂(Sr_1/3Sb_2/3)_xTi_1‑xO₂陶瓷，其中x＝0、0.5％、1％、1.5％、2％、4％，研究组分对(Sr_{1/ 3}Sb_2/3)_xTi_1‑xO₂陶瓷微观形貌和介电性能的影响。结果表明，掺杂量对(Sr_1/3Sb_2/3)_xTi_1‑xO₂陶瓷的微观结构和性能有显著影响，Sr和Sb的掺入显著改善了材料的介电性能，在室温下，当x＝2％，频率范围为20Hz‑10MHz时，(Sr，Sb)共掺杂TiO₂陶瓷的介电常数大于10⁴，介电损耗小于0.15，而在1kHz时，介电损耗低至0.03，所以本发明有效解决了如何开发具有高介电常数、低介电损耗、稳定温度和频率的介电材料的问题。

Description

一种Sr+Sb共掺杂TiO2基巨介电陶瓷、制备方法及其应用

技术领域

本发明涉及陶瓷制备技术领域，具体涉及一种Sr+Sb共掺杂TiO₂基巨介电陶瓷、制备方法及其应用。

背景技术

近年来，随着电子信息技术的不断发展，微电子技术开始发挥越来越重要的作用，电容作为电子器件中必不可少的一部分，广泛应用于电子和储能等领域。随着电子器件小型化、集成化、高性能的发展，现有的高介电材料已不能满足微电子器件的实际应用需求，迫切需要找到高介电常数、低介电损耗、高稳定性的介电材料。高性能介电材料的进一步研究决定了电子器件未来的发展潜力。介电常数大于1000的材料称为巨介电材料。BaTiO₃(BTO)， CaCu₃Ti₄O₁₂，NiO，(Pb,La)TiO₃和AFe_0.5B_0.5O₃(A＝Ba，Sr，Ca；B＝Nb，Ta，Sb)。BaTiO₃巨介电材料在居里温度附近会发生明显的相变，导致该材料的温度稳定性和频率稳定性较差，不利于其大规模应用。CCTO材料具有较高的介电常数，但同时也具有较高的介电损耗和较差的温度稳定性，这仍然是商业应用的障碍。(Pb，La)TiO₃材料在体系中含有有毒的Pb元素，因此Pb基介电材料不可避免地对人体造成伤害。随着现代微电子器件性能的不断优化，开发具有高介电常数、低介电损耗、温度和频率稳定性好的介电材料成为未来电子器件领域的一个重要方向。

(In+Nb)共掺杂TiO₂新型巨介电陶瓷可以满足这一要求，与其他广泛应用的巨介电材料相比，二氧化钛基巨介电陶瓷具有制备简单、介电性能优异的特点。它的介电常数和介电损耗具有良好的温度和频率稳定性。这种材料具有高介电常数和低介电损耗的特点，在高能量密度存储和微电子领域具有非常广阔的应用前景。据报道，在40Hz～1MHz的测试频率范围内，(Nb，In)陶瓷的介电常数大于10⁴，介电损耗小于5％。巨介电性能在80K～450K的测试温度范围内基本没有变化，说明温度稳定性好。此外，缺陷偶极子钉扎效应(EPDD)被认为是巨介电行为的响应机制。这一材料一经发现，许多研究者进行了深入的研究。目前共掺杂TiO₂陶瓷的主流掺杂元素主要分为受主和施主两大类，其中高价位的元素为给施主元素，低价位的元素为受主元素。施主元素一般为五价元素(如Nb、Ta、V和Sb等)，其价态高于Ti⁴⁺离子。受主元素通常选择比Ti⁴⁺离子更低的价态，目前研究最多的元素是二价元素和三价元素，如(Nb，Zn)、(Nb，Al)、(Nb，Bi)、(Ta，Al)、(Ta，Sm)、(Nb，Ga)、(Sb，Al)、 (Sb，Ga)，他们中的许多也具有良好的介电性能。尽管有较多的共掺杂TiO₂的报道，也有许多研究者对其进行了深入的研究，但对于其巨介电机理仍存在一些争议。最初认为EPDD 模型是造成巨大介电常数的原因，通过近年来大量的研究，对EPDD理论存在着争议，根据非本征机制推断，内部阻挡层(IBLC)模型是巨介电常数的来源，同时发现表面阻挡层模型 (SBLC)对(Al，Nb)共掺杂TiO₂的介电性能有显著影响。也有研究通过采用传统固相法制备了(In，Nb)共掺杂TiO₂，他们认为IBLC模型是其巨大介电常数的来源。然而，介质材料的巨介电机理仍存在争议，需要进一步研究。

鉴于上述缺陷，本发明创作者经过长时间的研究和实践终于获得了本发明。

发明内容

本发明的目的在于解决如何开发具有高介电常数、低介电损耗、稳定温度和频率的介电材料的问题，提供了一种Sr+Sb共掺杂TiO₂基巨介电陶瓷、制备方法及其应用。

为了实现上述目的，本发明公开了一种Sr+Sb共掺杂TiO₂基巨介电陶瓷的制备方法，包括以下步骤：

S1：将TiO₂、Sb₂O₅、SrCO₃掺杂混合后加入氧化锆微珠和酒精，搅拌后干燥得到混合粉料；

S2：将步骤S1中得到的混合粉料煅烧后继续按照步骤S1中的球磨操作进行球磨，再次干燥；

S3：向经过步骤S2干燥后的粉末中加入粘结剂造粒，压制成圆片；

S4：将步骤S3中得到的圆片烧结得到巨介电陶瓷。

所述步骤S1中TiO₂、Sb₂O₅、SrCO₃粉末的摩尔份数包括TiO₂ 90～99.5份，Sb₂O₅0.25～5 份，SrCO₃ 0.25～5份。

所述步骤S1中搅拌转速为200r/min，搅拌时间为12h。

所述步骤S2中煅烧温度为1100℃，煅烧时间为4h。

所述步骤S3中粘结剂为5％聚乙烯醇。

所述步骤S3中压制压力为100MPa。

所述步骤S3中圆片的直径为7mm，厚度为2mm。

所述步骤S4中烧结温度为1400℃，烧结时间为4h。

本发明还公开了上述制备方法制得的Sr+Sb共掺杂TiO₂基巨介电陶瓷以及这种Sr+Sb共掺杂TiO₂基巨介电陶瓷在实现电容器小型化和高储能密度方面中的应用。

与现有技术比较本发明的有益效果在于：本发明采用传统的固相法成功制备了(Sr+Sb) 共掺杂TiO₂陶瓷，随着掺杂量的增加，检测到SrTiO_2.72二次相，该二次相属Sr²⁺离子，(Sr_1/3Sb_2/3)_xTi_1-xO₂陶瓷的SEM、EDS和Mapping分析表明，所有样品均具有致密的微观结构，随着掺杂量的增加，Sr元素在TiO₂基体中逐渐偏聚，Sb元素逐渐呈环状分布。(Sr+Sb)共掺杂的TiO₂陶瓷具有良好的(＞10⁴)介电性能，当x＝2％时，介电常数ε′＝2.2×10⁴，介电损耗 tanδ＝0.03，得到了最佳的介电性能，所有样品在30-500℃下具有良好的温度稳定性。此外， XPS结果也证实了Ti³⁺和缺陷偶极子的存在，缺陷偶极子的钉扎效应可能是(Sr，Sb)共掺杂TiO₂陶瓷巨介电的来源。

附图说明

图1为实施例3、4、5、6、7和对比例1介电陶瓷的XRD；

图2为实施例3掺杂TiO₂巨介电陶瓷的SEM；

图3为实施例4掺杂TiO₂巨介电陶瓷的SEM；

图4为实施例5掺杂TiO₂巨介电陶瓷的SEM；

图5为实施例6掺杂TiO₂巨介电陶瓷的SEM；

图6为实施例7掺杂TiO₂巨介电陶瓷的SEM；

图7为对比例1介电陶瓷的SEM；

图8为实施例4和实施例3掺杂TiO₂巨介电陶瓷的面扫；

图9为实施例3、4、5、6、7和对比例1介电陶瓷的介电频谱图；

图10为实施例3、4、5、6、7介电陶瓷在1kHz的介电温谱图；

图11为实施例4掺杂TiO₂巨介电陶瓷在不同频率下的介电温谱图；

图12为实施例3、4、5、6、7掺杂TiO₂巨介电陶瓷的压敏性能图；

图13为实施例4掺杂TiO₂巨介电陶瓷的XPS。

具体实施方式

以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。

表1各实施例及对比例陶瓷粉料配方

实施例1

一种TiO₂基巨介电陶瓷的方法，包括以下步骤：

步骤一：按表1所示本实施例陶瓷粉体的配方，将陶瓷粉体材料按摩尔比，包括90份的 TiO₂，5份的SrCO₃，5份的Sb₂O₅；

步骤二：在200r/min转速下搅拌12h，然后在80℃下干燥24h得到混合粉料；

步骤三：得到的混合粉料在1100℃下煅烧4h，煅烧后的粉末继续按照步骤二中的球磨操作进行球磨，再次干燥。

步骤四：向经过步骤三干燥后的粉末中加入粘结剂造粒，在100MPa压力下压成圆片；以2℃/min的升温速率加热至650℃，加热2小时，除去粘结剂；

步骤五：以3℃/min的升温速率烧结至1400℃并保温240分钟。得到本实施例的二氧化钛巨介电陶瓷。

实施例2

一种TiO₂基巨介电陶瓷的方法，包括以下步骤：

步骤一：按表1所示本实施例陶瓷粉体的配方，将陶瓷粉体材料按摩尔比，包括94份的 TiO₂，3份的SrCO₃，3份的Sb₂O₅；

步骤二：在200r/min转速下搅拌12h，然后在80℃下干燥24h得到混合粉料；

步骤三：得到的混合粉料在1100℃下煅烧4h，煅烧后的粉末继续按照步骤二中的球磨操作进行球磨，再次干燥。

步骤四：向经过步骤三干燥后的粉末中加入粘结剂造粒，在100MPa压力下压成圆片；以2℃/min的升温速率加热至650℃，加热2小时，除去粘结剂；

步骤五：以3℃/min的升温速率烧结至1400℃并保温240分钟。得到本实施例的二氧化钛巨介电陶瓷。

实施例3

一种TiO₂基巨介电陶瓷的方法，包括以下步骤：

步骤一：按表1所示本实施例陶瓷粉体的配方，将陶瓷粉体材料按摩尔比，包括96份的 TiO₂，2份的SrCO₃，2份的Sb₂O₅；

步骤二：在200r/min转速下搅拌12h，然后在80℃下干燥24h得到混合粉料；

步骤三：得到的混合粉料在1100℃下煅烧4h，煅烧后的粉末继续按照步骤二中的球磨操作进行球磨，再次干燥。

步骤四：向经过步骤三干燥后的粉末中加入粘结剂造粒，在100MPa压力下压成圆片；以2℃/min的升温速率加热至650℃，加热2小时，除去粘结剂；

步骤五：以3℃/min的升温速率烧结至1400℃并保温240分钟。得到本实施例的二氧化钛巨介电陶瓷。

实施例4

一种TiO₂基巨介电陶瓷的方法，包括以下步骤：

步骤一：按表1所示本实施例陶瓷粉体的配方，将陶瓷粉体材料按摩尔比，包括98份的 TiO₂，1份的SrCO₃，1份的Sb₂O₅；

步骤二：在200r/min转速下搅拌12h，然后在80℃下干燥24h得到混合粉料；

步骤三：得到的混合粉料在1100℃下煅烧4h，煅烧后的粉末继续按照步骤二中的球磨操作进行球磨，再次干燥。

步骤四：向经过步骤三干燥后的粉末中加入粘结剂造粒，在100MPa压力下压成圆片；以2℃/min的升温速率加热至650℃，加热2小时，除去粘结剂；

步骤五：以3℃/min的升温速率烧结至1400℃并保温240分钟。得到本实施例的二氧化钛巨介电陶瓷。

实施例5

一种TiO₂基巨介电陶瓷的方法，包括以下步骤：

步骤一：按表1所示本实施例陶瓷粉体的配方，将陶瓷粉体材料按摩尔比，包括98.5份的TiO₂，0.75份的SrCO₃，0.75份的Sb₂O₅；

步骤二：在200r/min转速下搅拌12h，然后在80℃下干燥24h得到混合粉料；

步骤三：得到的混合粉料在1100℃下煅烧4h，煅烧后的粉末继续按照步骤二中的球磨操作进行球磨，再次干燥。

步骤四：向经过步骤三干燥后的粉末中加入粘结剂造粒，在100MPa压力下压成圆片；以2℃/min的升温速率加热至650℃，加热2小时，除去粘结剂；

步骤五：以3℃/min的升温速率烧结至1400℃并保温240分钟。得到本实施例的二氧化钛巨介电陶瓷。

实施例6

一种TiO₂基巨介电陶瓷的方法，包括以下步骤：

步骤一：按表1所示本实施例陶瓷粉体的配方，将陶瓷粉体材料按摩尔比，包括99份的 TiO₂，0.5份的SrCO₃，0.5份的Sb₂O₅；

步骤二：在200r/min转速下搅拌12h，然后在80℃下干燥24h得到混合粉料；

步骤三：得到的混合粉料在1100℃下煅烧4h，煅烧后的粉末继续按照步骤二中的球磨操作进行球磨，再次干燥。

步骤四：向经过步骤三干燥后的粉末中加入粘结剂造粒，在100MPa压力下压成圆片；以2℃/min的升温速率加热至650℃，加热2小时，除去粘结剂；

步骤五：以3℃/min的升温速率烧结至1400℃并保温240分钟。得到本实施例的二氧化钛巨介电陶瓷。

实施例7

一种TiO₂基巨介电陶瓷的方法，包括以下步骤：

步骤一：按表1所示本实施例陶瓷粉体的配方，将陶瓷粉体材料按摩尔比，包括99.5份的TiO₂，0.25份的SrCO₃，0.25份的Sb₂O₅；

步骤二：在200r/min转速下搅拌12h，然后在80℃下干燥24h得到混合粉料；

步骤三：得到的混合粉料在1100℃下煅烧4h，煅烧后的粉末继续按照步骤二中的球磨操作进行球磨，再次干燥。

步骤四：向经过步骤三干燥后的粉末中加入粘结剂造粒，在100MPa压力下压成圆片；以2℃/min的升温速率加热至650℃，加热2小时，除去粘结剂；

步骤五：以3℃/min的升温速率烧结至1400℃并保温240分钟。得到本实施例的二氧化钛巨介电陶瓷。

对比例1

一种TiO₂基巨介电陶瓷的方法，包括以下步骤：

步骤一：按表1所示本实施例陶瓷粉体的配方，将陶瓷粉体材料按摩尔比，包括100份的TiO₂，0份的SrCO₃，0份的Sb₂O₅；

步骤二：在200r/min转速下搅拌12h，然后在80℃下干燥24h得到混合粉料；

步骤三：得到的混合粉料在1100℃下煅烧4h，煅烧后的粉末继续按照步骤二中的球磨操作进行球磨，再次干燥。

步骤四：向经过步骤三干燥后的粉末中加入粘结剂造粒，在100MPa压力下压成圆片；以2℃/min的升温速率加热至650℃，加热2小时，除去粘结剂；

步骤五：以3℃/min的升温速率烧结至1400℃并保温240分钟。得到本实施例的二氧化钛巨介电陶瓷。

性能测试

针对实施例中得到的二氧化钛巨介电陶瓷，分别进行以下性能测试：被电极，性能检测包括在介电常数(ε’)、介电损耗(tanδ)、非线性系数α、电压梯度VT、漏电流IL；

测试结果如表2所示：

表2各实施例压敏性能检测数据

(1)XRD分析

实施例3、实施例4、实施例5、实施例6、实施例7、对比例1的XRD图谱如图1所示。从图1中可以看出，当掺杂含量较高时，陶瓷样品中出现二次相，检测到其为SrTiO_2.72。在四方金红石结构中，Ti⁴⁺

与6个O^2-/>

形成[TiO6]八面体，掺入Sr²⁺/>

后与O^2-形成[SrO₆]八面体。由于Sb⁵⁺的半径/>

接近于Ti⁴⁺，所以它优先占据Ti⁴⁺的位置。只有少量的Sr离子进入Ti⁴⁺晶格，其余的Sr离子在晶界处形成二次相。同时，随着掺杂量的增加，衍射峰的运动幅度变化不明显，主要是因为过量的Sr²⁺不能进入晶格，所以衍射峰继续向小角度移动的幅度不大。

(2)SEM和致密度分析；

实施例3、实施例4、实施例5、实施例6、实施例7、对比例1的SEM图如图2-图7所示。从图2中可以看出，所有样品的微观结构致密，晶粒和晶界清晰可见，没有明显的孔洞。随着掺杂量的增加，平均晶粒尺寸逐渐减小，这可能与烧结机理有关。在实验中，共掺杂可以阻止晶界移动，从而导致晶粒尺寸减小。在(Yb，Nb)共掺杂TiO₂和Zr掺杂SrTiO₃中也有相同的结果。随着掺杂量的不断增加，陶瓷的晶粒尺寸开始增大。当掺杂量为实施例6时，(Sr_{1/ 3}Sb_2/3)_xTi_1-xO₂陶瓷的晶粒尺寸更小、更均匀。采用平均晶粒截线法可以得到不同掺杂量的(Sr_1/3Sb_2/3)_xTi_1-xO₂陶瓷的平均晶粒尺寸。经计算，实施例3、实施例4、实施例5、实施例6、实施例7样品的平均晶粒分别为4.51μm、4.38μm、3.16μm、2.94μm、13.38μm。这说明适量的共掺杂可以减小陶瓷的晶粒尺寸，晶粒尺寸的减小可能与掺杂离子的进入引起氧空位浓度的变化有关。为了更好地观察掺杂元素在TiO₂基体中的分布和含量，对(Sr_1/3Sb_2/3)_xTi_1-xO₂陶瓷进行了EDS和Mapping分析。图8为(Sr_1/3Sb_2/3)_xTi_1-xO₂陶瓷两种不同组分的EDS和Mapping图。图8(a)中掺杂量为实施例4，图8(b)中掺杂量为实施例3。如图8所示，Ti、O元素均匀分布在TiO₂基体中，Sb元素主要在晶粒周围呈环状分布。Sr元素在低掺杂水平下均匀分布于TiO₂基体中。随着掺杂量的逐渐增加，Sr元素在TiO₂基体中显著富集，类似于Cu在 CCTO中的富集。从图8中可以看出，Sr元素也主要出现在晶界区域，并且Sr元素的富集随着掺杂量的增加而增加，这可以解释在二次相中存在大量的Sr元素。

(3)介电性能分析

实施例3、实施例4、实施例5、实施例6、实施例7、对比例1的室温下的介电性能图谱如图9所示。由图9(a)可知，与纯TiO₂相比，(Sr_1/3Sb_2/3)_xTi_1-xO₂具有极高的介电常数(＞10⁴)，远超过之前报道的(In，Nb)共掺杂TiO₂的介电常数(～10⁴)。介电常数在整个频率范围内(10²-10⁷Hz)具有良好的稳定性，都在10⁴以上。随着掺杂量的增加，介电常数先增大后减小再增大，介电损耗先减小后增大。总的来说，介电性能随着掺杂量的增加而变差。这主要是因为随着掺杂量的增加，样品中二次相的数量逐渐增加，二次相增加了晶界的绝缘程度，增加了晶界势垒高度，影响了材料的电导率，使介电性能恶化。所有样品的介电常数在频率约10³-10⁴Hz处呈阶梯式下降，对应于该频段介电损耗的弛豫峰。这一频段的介电弛豫峰主要是由于在高频时极化未能跟上电场的变化引起的。

对于巨介电材料来说，除了频率稳定性外，温度稳定性也是衡量其应用价值的重要方面。为了进一步揭示(Sr_1/3Sb_2/3)_xTi_1-xO₂陶瓷介电性能的温度依赖性，我们在20-500℃的温度范围内测试了它们的介电性能(ε′和tanδ)，结果如图10所示。图10显示实施例3、实施例4、实施例5、实施例6、实施例7在1kHz时的介电性能与温度的关系。可以观察到，当开始升温时，(Sr_1/3Sb_2/3)_xTi_1-xO₂陶瓷的介电常数呈平稳增加的趋势，这是由于高温时界面电荷量增加所致。(Sr_1/3Sb_2/3)_0.02Ti_0.98O₂陶瓷在25-200℃温度范围内的温度稳定性系数经计算得到(＜ 4.6％)，而其他的陶瓷样品的温度稳定性较差(稳定性系数大于15％)。图11显示了掺杂量为实施例4时陶瓷分别在1kHz、10kHz、100kHz和1MHz时的介电性能(ε′和tanδ)与温度的关系。在20-500℃范围内，频率越高介电常数越低，这主要归因于极化速率追不上电场变化的速度。与此同时，可以明显观察到介电损耗在300℃附近有一个弛豫峰，这可能要归因于与maxwell-Wagner界面极化。

(4)压敏性能分析

图12是实施例3、实施例4、实施例5、实施例6、实施例7陶瓷的电压-电流密度(E-J)关系图。观察图12，能够发现所有SSTO陶瓷样品都具有非线性特性。常用非线性系数 (α)来描述压敏陶瓷的压敏性能，α的值越大，就表明陶瓷的压敏性能越好。表2列出了所有SSTO陶瓷的电位梯度、漏电流和非线性系数。纯TiO₂没有压敏特性，非线性系数为0。适量掺杂会明显改善样品的压敏特性，当开始掺杂时，SSTO陶瓷的非线性系数急剧增加，在掺杂含量为实施例6时非线性系数达到一个小高峰(α＝2.6)，继续掺杂会导致非线性先减小后增大。这种反常现象要归因于材料内部的氧空位浓度。随着掺杂程度的加深，氧空位会捕获电子并导致其含量逐渐减少，因此压敏性能会有下降的趋势。当(Sr，Sb)共掺杂TiO₂陶瓷的掺杂含量增加时，部分Sr²⁺取代Ti⁴⁺并进入TiO2晶格，从而改变晶格体积。然而，另一些过量的Sr²⁺会在晶界产生二次相，导致SSTO陶瓷在晶界产生更大的势垒。这引起了了SSTO 陶瓷的非线性系数的再一次增加。

(5)XPS分析

图13为实施例4陶瓷的XPS图谱，从图中可以观察到，所有元素均在样品中检测到。图13(a)给出了轨道Sr3d的XPS图。在图(a)中都能观察到两个峰，其中结合能高的峰代表的是轨道Sr3d_3/2(134eV左右)，另外一个峰代表的是Sr3d_5/2(132eV左右)。根据图13 (a)中的结合能大小，我们可以知道Sr元素的这两个轨道之间的自旋轨道分裂为1.7eV左右，也就是说SSTO陶瓷中的Sr为正二价。Sb3d和O1s的XPS光谱如图13(b)、(c)所示。由于Sb3d和O1s具有相似的结合能，所以它们的峰高度与两者有关。可以看出，Sb元素的两个轨道Sb3d5/2和Sb3d3/2的结合能分别约为532eV和534eV，这证实了Sb⁵⁺的存在。五价离子可以作为供体，提供电子来还原Ti⁴⁺。公式如(1)和(2)所示。

Ti⁴⁺+e^-→Ti³⁺ (2)

另外在图13(b)、(c)还可以观察到一个结合能约为529eV的峰，它来源于Sb³⁺和[TiO₆]八面体中的Ti-O键。Sb³⁺的存在可能是由于Sb⁵⁺在高温下被还原所致。

对于掺杂陶瓷中出现的O1s峰，从图中可以观察到，O1s峰是不对称的。有三个峰出现在光谱图中，其中一个结合能最低的峰为529eV左右，已知此峰与Ti-O键和Sb³⁺有关；另外两个峰的结合能分别为531eV和533eV左右，结合能较小的峰主要来自氧空位和Sb⁵⁺，结合能较大的峰主要由表面的OH引起。并且，结合能为531.82eV的峰的高度也与Sb⁵⁺的存在有关。

图13(d)为Ti2p的XPS图。在图13(d)中均观察到两个主峰，结合能为464eV和458.27 eV，这两个峰明显对应于Ti2p_1/2和Ti2p_3/2，这证明了Ti⁴⁺的存在。并且在结合能为458.27eV 的峰周围有两个结合能分别为458eV和461eV左右的小峰，这两个峰则与Ti3+相对应。通过拟合两个组分中Ti元素的各个峰，我们能够得到各个峰的面积，Ti3+对应的峰面积与Ti4+ 对应的峰面积的比值即为Ti³⁺在SSTO陶瓷中含量，公式如(3)所示：

一般来说，Ti³⁺的产生主要有以下两种途径：(1)随着施主元素Sb⁵⁺的掺杂进入Ti⁴⁺的晶格中，会将部分Ti⁴⁺置换出来，在这个过程中会电子生成，这些电子会把Ti⁴⁺还原成Ti^{3 +}；(2) 陶瓷试样的制备需要在1400℃高温下烧结4h，在这个过程中，试样中的氧空位含量会增多，随之生成的电子又与Ti⁴⁺发生反应。根据图13，我们可以分析SSTO陶瓷优异介电性能的来源。由于不同掺杂剂之间的竞争产生了氧空位和电子。当掺杂元素含量增多时，会产生更多的电子和氧空位，由于引力的存在，氧空位和电子束缚在有限的晶格中。在离子被置换和自由电子的产生过程中，SSTO陶瓷中会出现很多复杂的团簇：Sr′_Ti、Sb′_Ti、Ti′_Ti、

这种复合物的聚集形成固定缺陷偶极子，从而导致高介电常数和低介电损耗。SSTO陶瓷正是通过这种将电子钉扎在晶格中的方式-电子钉扎效应，达到提高介电常数高，降低介电损耗的目的。值得注意的是，虽然过量Sb⁵⁺的存在会带来较大的介电常数，但介电损耗也会相应增加，因此适当掺杂可以获得较好的介电性能。

以上所述仅为本发明的较佳实施例，对本发明而言仅仅是说明性的，而非限制性的。本专业技术人员理解，在本发明权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效，但都将落入本发明的保护范围内。

Claims (1)

1.一种Sr+Sb共掺杂TiO₂基巨介电陶瓷的制备方法，其特征在于，包括以下步骤：

S1：陶瓷粉体材料按摩尔比由98份的TiO₂、1份的SrCO₃、1份的Sb₂O₅组成；

S2：在200r/min转速下搅拌12h，然后在80℃下干燥24h得到混合粉料；

S3：得到的混合粉料在1100℃下煅烧4h，煅烧后的粉末继续按照步骤S2中的球磨操作进行球磨，再次干燥；

S4：向经过步骤S3干燥后的粉末中加入粘结剂造粒，在100MPa压力下压成圆片；以2℃/min的升温速率加热至650℃，加热2小时，除去粘结剂；

S5，以3℃/min的升温速率烧结至1400℃并保温240分钟。

Images