CN115064501A - 芯片封装结构及其形成方法 - Google Patents

芯片封装结构及其形成方法 Download PDF

Info

Publication number
CN115064501A
CN115064501A CN202210409548.6A CN202210409548A CN115064501A CN 115064501 A CN115064501 A CN 115064501A CN 202210409548 A CN202210409548 A CN 202210409548A CN 115064501 A CN115064501 A CN 115064501A
Authority
CN
China
Prior art keywords
chip
chip package
anchor
wiring substrate
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210409548.6A
Other languages
English (en)
Inventor
林惠婷
高金福
陈承先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115064501A publication Critical patent/CN115064501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供一种芯片封装结构，此芯片封装结构包括具有表面的布线基板。此芯片封装结构包括位于布线基板的表面上的芯片结构。此芯片封装结构包括位于布线基板的表面上的抗翘曲结构。抗翘曲结构围绕芯片结构。此芯片封装结构包括固定至布线基板的表面并邻近于抗翘曲结构的第一下部的第一定锚(anchor)结构。第一下部位于第一定锚结构及芯片结构之间，且第一定锚结构与芯片结构电性隔离。

Description

芯片封装结构及其形成方法
技术领域
本公开实施例涉及芯片封装结构，特别涉及具有定锚(anchor)结构的芯片封装结构及其形成方法。
背景技术
半导体装置用于各种电子应用，如个人电脑、手机、数码相机和其他电子设备。半导体装置通常通过在半导体基板上依次沉积绝缘层或介电层、导电层和半导体层，并使用微影(光刻)工艺和蚀刻工艺对各种材料层进行图案化，以在其上形成电路元件和元素。
许多集成电路(integrated circuits；IC)通常在半导体晶圆上制造。集成电路材料和设计的技术进展已经生产了几代的集成电路。每一代都具有比前一代更小、更复杂的电路。晶圆的晶粒可以晶圆水准进行加工和封装，并且各种晶圆级封装的技术已经开发出来。由于芯片封装结构可能需要包括具有多功能的多个芯片，因此，形成具有多个芯片的可靠芯片封装结构是一个挑战。
发明内容
本发明实施例提供一种芯片封装结构，包括：布线基板，具有表面；芯片结构，位于布线基板的表面上；抗翘曲结构，位于布线基板的表面上，其中抗翘曲结构围绕芯片结构；以及第一定锚结构，固定至布线基板的表面并邻近于抗翘曲结构的第一下部，其中第一下部位于第一定锚结构及芯片结构之间，且第一定锚结构与芯片结构电性隔离。
本发明实施例提供一种芯片封装结构，包括：布线基板，具有表面；芯片结构，位于布线基板的表面上；抗翘曲结构，位于翘曲基板的表面上，其中抗翘曲结构围绕芯片结构；以及第一定锚结构，固定至布线基板的表面并邻近于抗翘曲结构的第一下部，其中第一定锚结构位于芯片结构及第一下部之间，以及第一定锚结构与芯片结构电性隔离。
本发明实施例提供一种芯片封装结构的形成方法，包括：接合芯片结构至布线基板的表面；形成第一定锚结构于布线基板的表面上；以及接合抗翘曲结构至布线基板的表面，其中抗翘曲结构围绕芯片结构并且位于芯片结构及第一定锚结构之间，以及第一定锚结构靠近抗翘曲结构并且与芯片结构电性隔离。
附图说明
以下将配合说明书附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1A-1F是根据本公开的一些实施例，示出用于形成芯片封装结构的工艺的各个阶段的剖面图。
图1F-1是根据本公开的一些实施例，示出图1F的芯片封装结构的俯视图。
图2是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图3是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图4是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图5A是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图5B是根据本公开的一些实施例，示出图5A的芯片封装结构的俯视图。
图6是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图7是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图8是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图9A是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图9B是根据本公开的一些实施例，示出图9A的芯片封装结构的俯视图。
图10是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图11是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图12是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图13是根据本公开的一些实施例，示出芯片封装结构的俯视图。
图14是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图15是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图16是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图17是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图18是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图19是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图20是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图21是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图22是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图23是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图24是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图25是根据本公开的一些实施例，示出芯片封装结构的剖面图。
图26是根据本公开的一些实施例，示出用于形成芯片封装结构的工艺的阶段的剖面图。
图27A-27B是根据本公开的一些实施例，示出用于形成芯片封装结构的工艺的各个阶段的剖面图。
图28是根据本公开的一些实施例，示出芯片封装结构的剖面图。
附图标记说明：
110：载体基板
120：粘着层
130：芯片
131：基板
131a：前表面
131b：后表面
132：电子元件
133：介电层
134：接合垫
135：导电结构
140：成型层
150：重分布结构
150a：表面
150b：表面
152：介电结构
154：布线结构
156：导电垫
160：导电柱
170：焊料凸块
180：芯片结构
181：对应角
190：布线基板
190a：表面
191：介电层
192：布线层
193：导电导孔
194：导电垫
195：导电垫
196：导电垫
197：绝缘层
197a-197c：开口
220：定锚结构
220a：上表面
T220：厚度
W220：宽度
222：下部
W222：宽度
224：上部
W224：宽度
230：粘着层
240：粘着层
T240：厚度
250：抗翘曲结构
251：对应角
252：下部
252a：开口
W252：宽度
254：上部
260：导电凸块
510：定锚结构
510a：上表面
T510：厚度
W510：宽度
512：下部
514：上部
W514：宽度
1710：焊料层
2110：金属螺栓
2120：金属螺栓
2310：导电粘着层
2320：导电粘着层
2810：粘着层
2820：粘着层
D1-D14：距离
W1：底部宽度
W2：顶部宽度
W3：底部宽度
W4：顶部宽度
200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2700、2800：芯片封装结构
具体实施方式
以下配合说明书附图详述本公开各实施例，以便本公开所属技术领域中技术人员可制作及使用本公开。在本公开所属技术领域中技术人员应理解，他们能在阅读本公开后，在不脱离本公开的范围下将此处描述的示例进行各种改变或修改。因此，本公开不限于在此描述和说明的示例性实施例和应用。另外，本文公开的方法中，步骤的特定顺序和/或层级仅为示例性方法。根据设计偏好，可以在本公开的范围内重新设置所公开的方法或工艺中步骤的特定顺序或层级。因此，所属技术领域中技术人员将理解，本文公开的方法和技术以示例顺序呈现各种步骤或动作，除非另有明示，否则本公开内容不限于所呈现的特定顺序或层级。
再者，其中可能用到与空间相对用词，例如“在…之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作程序中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。诸如“附接”、“固定”、“连接”和“互连”之类的术语是指一种关系，结构通过中间结构直接或间接地彼此固定或附接，以及可移动的或固定的附件或关系，除非另有明示。
本领域技术人员将理解描述中的用语“实质上(substantially)”，例如“实质上平坦”或“实质上共面”等。在一些实施例中，可以删除形容词“实质上”。在适用的情况下，用语“实质上”也可以包括带有“全然地(entirely)”、“完全地(completely)”、“所有(all)”等的实施例。用语“实质上”可以在不同的技术中变化，并在本领域技术人员理解的偏差范围内。例如，用语“实质上”也可涉及90％或更高，如95％或更高，特别是99％或更高，包括100％，尽管本发明不限于此。此外，诸如“实质上平行”或“实质上垂直”等用语可解释为不排除与指定配置的微小偏差，并可包括如不超过10°的偏差。“实质上”一词并不排除“完全地(completely)”，例如，“实质不含”Y的组合物可能完全不含Y。
用语“约”在不同的技术中可能有所不同，并在本领域技术人员理解的偏差范围内。与特定距离或尺寸结合的用语“约”应被解释为不排除与特定距离或尺寸的微小偏差。例如，用语“约”可以包括高达10％的偏差，尽管本发明不限于此。与数值x有关的用语“约”可以指x±5或10％，尽管本发明并不限于此。
描述了本公开的一些实施例。可在这些实施例中描述的阶段之前、期间及/或之后提供额外的操作。针对不同的实施例，可以将所述的一些阶段进行替换或取消。可以增添额外的部件到半导体装置结构中。针对不同的实施例，可以将下列描述的一些部件进行替换或取消。尽管一些实施例讨论了以特定顺序来执行的操作，这些操作可以采另一种逻辑顺序来执行。
图1A-1F是根据本公开的一实施例，示出用于形成芯片封装结构的工艺的各个阶段的剖面图。如图1A所示，根据一些实施例，提供载体基板110。根据一些实施例，载体基板110用以在后续加工步骤中提供临时的机械和结构支援。
根据一些实施例，载体基板110包含玻璃、氧化硅、氧化铝、金属、其组合和/或类似物。根据一些实施例，载体基板110包含金属框架。
如图1A所示，根据一些实施例，在载体基板110上形成粘着层120。粘着层120包含绝缘材料，例如包含紫外线(ultraviolet；UV)胶或光热转换(Light-to-Heat Conversion；LTHC)胶的聚合物材料，根据一些实施例，其暴露于紫外线或镭射时会失去其粘着特性。粘着层120是用层压工艺(lamination process)、旋涂工艺(spin coating process)、印刷工艺(printing process)或其他合适的工艺形成的。
如图1A所示，根据一些实施例，提供了芯片130。根据一些实施例，每个芯片130包含基板131、电子元件132、介电层133、接合垫(bonding pad)134以及导电结构135。
根据一些实施例，基板131也称为半导体基板、片上系统(system-on-chip；SoC)、逻辑芯片或存储器芯片。在一些实施例中，基板131由包含硅或锗的至少一种元素半导体材料(elementary semiconductor material)制成，其可为单晶、多晶或非晶结构。
在一些其它实施例中，基板131由化合物半导体(compound semiconductor)制成，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体，例如SiGe或GaAsP，或其组合。基板131还可以包含多层半导体、绝缘层上覆硅(semiconductor on insulator；SOI)(例如绝缘体上覆硅或绝缘体上覆锗)，或其组合。
根据一些实施例，基板131具有前表面131a以及与前表面131a相对的后表面131b。在一些实施例中，电子元件132在前表面131a上或在邻近于前表面131a的基板131中形成。电子元件132包含主动元件(如晶体管、二极管或类似物)和/或被动(无源)元件(如电阻器、电容器、电感器或类似物)。
在一些实施例中，主动元件和被动元件没有在后表面131b上或在邻近于后表面131b的基板131中形成。也就是说，没有主动元件和被动元件直接在后表面131b上或在邻近于后表面131b的基板131中形成。在一些其它实施例中，主动元件和被动元件在后表面131b上或在邻近于后表面131b的基板131中形成。
例如，晶体管可以是金属氧化物半导体场效应晶体管(metal oxidesemiconductor field effect transistor；MOSFET)、互补式金属氧化物半导体(complementary metal oxide semiconductor；CMOS)晶体管、双极性晶体管(bipolarjunction transistor；BJT)、高压晶体管(high-voltage transistor)、高频晶体管(high-frequency transistor)、p通道和/或n通道场效应晶体管(p-channel and/or n-channelfield effect transistors；PFET/NFETs)等。为形成电子元件132，进行各种工艺，如前段工艺(front-end-of-line；FEOL)半导体制造工艺。FEOL半导体制造工艺可包含沉积、蚀刻、植入、微影、退火、平坦化、一种或多种其他适用工艺，或其组合。
在一些实施例中，在基板131中形成隔离特征(未示出)。隔离特征用于围绕基板131的主动区域，并在主动区域中电性隔离在基板131中和/或基板131上形成的电子元件132。在一些实施例中，隔离特征包含浅沟槽隔离(shallow trench isolation；STI)特征、硅局部氧化(local oxidation of silicon；LOCOS)特征、其他合适的隔离特征，或其组合。
如图1A所示，根据一些实施例，在每个芯片130中，介电层133在基板131上形成。根据一些实施例，接合垫134在介电层133中形成。根据一些实施例，接合垫134通过介电层133中的互连结构(未示出)与电子元件132电性连接。根据一些实施例，接合垫134由导电材料制成，例如金属(例如铜或铝)或其合金。
如图1A所示，根据一些实施例，导电结构135在各别的接合垫134上形成。根据一些实施例，导电结构135与在其下的接合垫134电性连接。
根据一些实施例，导电结构135包含导电柱(conductive pillar)。根据一些实施例，导电结构135也称为导电凸块(conductive bump)。根据一些实施例，导电结构135由导电材料制成，例如金属(例如铜、铝或钨)或其合金。
如图1A所示，根据一些实施例，芯片130接合至粘着层120上。如图1A所示，根据一些实施例，在粘着层120上形成成型层(molding layer)140，以围绕芯片130。根据一些实施例，成型层140是由聚合物材料或其他合适的绝缘材料制成。
如图1A所示，根据一些实施例，在成型层140和芯片130上形成重分布结构(redistribution structure)150。根据一些实施例，重分布结构150具有表面150a和150b。根据一些实施例，表面150b与表面150a相对。根据一些实施例，表面150a面向载体基板110。
根据一些实施例，重分布结构150包含介电结构152、布线结构154和导电垫156。根据一些实施例，介电结构152包含多层结构。在一些其它实施例中，介电结构152包含单层结构。
根据一些实施例，布线结构154在介电结构152中形成。根据一些实施例，布线结构154包含布线层和连接在布线层、导电垫156和导电结构135之间的导电导孔。根据一些实施例，导电垫156在介电结构152上形成，并延伸到介电结构152中，以与布线结构154电性连接。
根据一些实施例，介电结构152由绝缘材料制成，例如聚合物材料(例如，聚苯并
Figure BDA0003603165190000091
唑(polybenzoxazole)或聚酰亚胺(polyimide))、氮化物(例如，氮化硅)、氧化物(例如，氧化硅)、氮氧化硅或类似材料。介电结构152是使用涂布工艺、沉积工艺或其他合适的工艺形成的。根据一些实施例，布线结构154和导电垫156由导电材料制成，如金属(如铜、铝或钨)或其合金。
如图1A所示，根据一些实施例，导电柱160在重分布结构150的导电垫156上形成。根据一些实施例，导电柱160由金属(例如铜、铝或钨)或其合金制成。根据一些实施例，导电柱160是用镀覆工艺(plating process)形成的，例如电镀工艺(electroplatingprocess)。
此后，如图1A所示，根据一些实施例，在各别的导电柱160上形成焊料凸块170。根据一些实施例，焊料凸块170由导电材料制成，例如锡基合金。
如图1B所示，根据一些实施例，沿切割线C执行切割工艺(cutting process)，以切穿重分布结构150和成型层140，从而形成芯片结构180。
如图1C所示，根据一些实施例，芯片结构180中的一个被接合到布线基板190的表面190a。根据一些实施例，布线基板190包含介电层191、布线层192、导电导孔193、导电垫194、195和196以及绝缘层197。
根据一些实施例，布线层192和导电导孔193在介电层191中形成。根据一些实施例，导电垫194和195在介电层191上形成。根据一些实施例，导电垫196在介电层191下形成。
如图1C所示，根据一些实施例，导电导孔193在布线层192和导电垫194、195和196之间电性连接。为了简单起见，根据一些实施例，图1C只示出三个布线层192。
根据一些实施例，绝缘层197具有开口197a和197b。根据一些实施例，开口197a暴露出其下的导电垫195。根据一些实施例，开口197b暴露出其下的导电垫194。根据一些实施例，焊料凸块170通过开口197b与导电垫194接合。
根据一些实施例，介电层191由绝缘材料制成，例如聚合物材料(例如，聚苯并
Figure BDA0003603165190000101
唑、聚酰亚胺或感光材料)、氮化物(例如，氮化硅)、氧化物(例如，氧化硅)、氧化硅或类似材料。根据一些实施例，介电层191是由沉积工艺(如化学气相沉积工艺或物理气相沉积工艺)、微影工艺和蚀刻工艺形成的。
根据一些实施例，布线层192、导电导孔193以及导电垫194、195和196由导电材料制成，例如金属(例如铜、铝或钨)或其合金。根据一些实施例，绝缘层197由绝缘材料制成，如聚合物材料(如抗焊剂材料(solder resist material))。
根据一些实施例，芯片结构180通过导电柱160和焊料凸块170接合至导电垫194。根据一些实施例，导电柱160和焊料凸块170在芯片结构180和布线基板190之间进行物理性和电性连接。
如图1D所示，根据一些实施例，定锚结构220在布线基板190的各别的导电垫195上形成。根据一些实施例，定锚结构220固定至导电垫195上。根据一些实施例，定锚结构220位于绝缘层197的各别的开口197a中。根据一些实施例，定锚结构220及导电垫195与芯片结构180电性隔离。
根据一些实施例，定锚结构220由刚性材料(rigid material)制成，例如金属(铁、铜、铝或钨)或其合金。根据一些实施例，定锚结构220的刚性(rigidity)大于布线基板190的刚性。
根据一些实施例，定锚结构220的刚性大于布线基板190的刚性。根据一些实施例，定锚结构220是使用镀覆工艺，例如电镀工艺形成的。
如图1E所示，根据一些实施例，粘着层230和240分别在芯片结构180和布线基板190上形成。根据一些实施例，粘着层240位于布线基板190的绝缘层197上。根据一些实施例，粘着层240具有开口242。根据一些实施例，芯片结构180位于开口242中。
根据一些实施例，粘着层240位于芯片结构180和定锚结构220之间。根据一些实施例，定锚结构220比芯片结构180更靠近粘着层240。根据一些实施例，粘着层230和240由聚合物材料制成，如环氧化合物或硅氧树脂(silicone)。
图1F-1是根据一些实施例，示出图1F的芯片封装结构的俯视图。图1F是根据一些实施例，沿图1F-1中的剖面线I-I'示出的芯片封装结构的剖面图。如图1F和图1F-1所示，根据一些实施例，抗翘曲结构250接合在粘着层230和240上。如图1F所示，根据一些实施例，在布线基板190的各别导电垫196上形成导电凸块260。在这个步骤中，根据一些实施例，芯片封装结构100实质上形成。
如图1F和图1F-1所示，根据一些实施例，抗翘曲结构250是帽盖结构(capstructure)。在一些实施例中，抗翘曲结构250用于减少布线基板190的翘曲。在一些实施例中，抗翘曲结构250用作散热结构。
在一些实施例中，根据一些实施例，抗翘曲结构250包含下部252和上部254。根据一些实施例，上部254包含平坦结构。如图1F-1所示，根据一些实施例，下部252包含具有开口252a的环结构。根据一些实施例，下部252连续地围绕整个芯片结构180。
如图1F-1所示，根据一些实施例，粘着层240包含具有开口242的环结构。如图1F和图1F-1所示，根据一些实施例，芯片结构180和粘着层230位于开口252a和242中。根据一些实施例，下部252接合至粘着层240。
根据一些实施例，上部254接合至粘着层230。根据一些实施例，下部252位于芯片结构180和定锚结构220之间。根据一些实施例，芯片结构180和抗翘曲结构250位于一些定锚结构220之间。
根据一些实施例，定锚结构220用作接合引导结构(bonding guide structure)(或接合引导针)，以在将下部252接合到粘着层240的期间将下部252与粘着层240对齐。因此，根据一些实施例，下部252和粘着层240之间的接合精准度(bonding accuracy)得到改善，这改善了抗翘曲结构250和布线基板190之间的接合，因此减少了布线基板190的翘曲。
因此，根据一些实施例，在布线基板190上形成的导电凸块260的共面性(coplanarity)得以改善，这改善了通过导电凸块260来将芯片封装结构100接合到基板或另一装置的过程的产量。
此外，根据一些实施例，焊料凸块170和布线基板190之间的热应力(thermalstress)减少，这防止了焊料凸块170中裂缝的形成。因此，根据一些实施例，芯片封装结构100的可靠性得到改善。
此外，根据一些实施例，定锚结构220能够将抗翘曲结构250限制在预定区域内，这防止抗翘曲结构250在后续工艺中位移(或移动)。因此，根据一些实施例，定锚结构220能够改善芯片封装结构100的结构稳定性。
根据一些实施例，定锚结构220比芯片结构180更靠近下部252。即，根据一些实施例，下部252和定锚结构220之间的距离D1小于下部252和芯片结构180之间的距离D2。
根据一些实施例，距离D1的范围为约0至约100μm。在一些实施例中，根据一些实施例，下部252与定锚结构220直接接触。如果距离D1大于100μm，根据一些实施例，定锚结构220可能无法在接合过程中引导抗翘曲结构250。
根据一些实施例，距离D1小于或等于下部252的宽度W252。根据一些实施例，宽度W252的范围为约400μm至约4000μm。根据一些实施例，距离D1小于或等于定锚结构220的宽度W220。根据一些实施例，宽度W220的范围为约100μm到约500μm。
如图1F所示，定锚结构220的上表面220a高于下部252的下表面252a，根据一些实施例，这有助于定锚结构220将由抗翘曲结构250(或芯片结构180)和布线基板190之间的热膨胀系数(coefficient of thermal expansion；CTE)不匹配而导致的抗翘曲结构250的位移(或相对移动)进行限制。
根据一些实施例，定锚结构220比粘着层240更厚。也就是说，根据一些实施例，定锚结构220的厚度T220大于粘着层240的厚度T240。根据一些实施例，厚度T220的范围为约100μm到约500μm。根据一些实施例，厚度T240的范围为约1μm到约100μm。根据一些实施例，厚度T240实质上等于抗翘曲结构250的站立高度(stand-off height)。
根据一些实施例，抗翘曲结构250由刚性材料制成，例如金属(铁、铜、铝或钨)或其合金。根据一些实施例，抗翘曲结构250的刚性大于布线基板190的刚性。根据一些实施例，抗翘曲结构250的刚性大于布线基板190的刚性。根据一些实施例，导电凸块260由导电材料制成，例如锡基合金。
如图1F所示，根据一些实施例，定锚结构220包含柱结构，例如柱结构或凸起结构。如图1F-1所示，根据一些实施例，定锚结构220以对称的方式，例如线对称的方式排列。
图2是根据本公开的一实施例，示出芯片封装结构200的俯视图。如图2所示，芯片封装结构200类似于图1F-1的芯片封装结构100，除了根据一些实施例，芯片封装结构200的定锚结构220以不对称的方式排列外。
图3是根据本公开的一实施例，示出芯片封装结构300的俯视图。如图3所示，芯片封装结构300类似于图1F-1的芯片封装结构100，除了根据一些实施例，芯片封装结构300的定锚结构220是条结构外。
根据一些实施例，条结构具有L形。根据一些实施例，每个定锚结构220邻近于抗翘曲结构250的对应角251。根据一些实施例，每个定锚结构220都围绕对应角251。在一些其它实施例中，根据一些实施例，条结构具有I型或其他合适的形状。
图4是根据本公开的一实施例，示出芯片封装结构400的俯视图。如图4所示，芯片封装结构400类似于图1F-1的芯片封装结构100，除了根据一些实施例，芯片封装结构400的定锚结构220是环结构外。根据一些实施例，定锚结构220连续地围绕整个芯片结构180和整个抗翘曲结构250。
图5A是根据本公开的一实施例，示出芯片封装结构500的剖面图。图5B是根据本公开的一实施例，示出图5A的芯片封装结构500的俯视图。图5A是根据一些实施例，沿图5B中的剖面线I-I'示出的芯片封装结构500的剖面图。
如图5A和图5B所示，芯片封装结构500与图1F-1的芯片封装结构100相似，除了根据一些实施例，芯片封装结构500不包括芯片封装结构100的定锚结构220，以及芯片封装结构500包括定锚结构510外。
根据一些实施例，定锚结构510在布线基板190的各别的导电垫195上形成。根据一些实施例，定锚结构510固定至导电垫195上。根据一些实施例，定锚结构510位于绝缘层197的各别的开口197c中。
根据一些实施例，定锚结构510及导电垫195与芯片结构180电性隔离。根据一些实施例，定锚结构510位于芯片结构180和抗翘曲结构250的下部252之间。
根据一些实施例，定锚结构510用作接合引导结构，以在将下部252接合到粘着层240期间将下部252与粘着层240对齐。因此，根据一些实施例，下部252和粘着层240之间的接合精准度得到改善，这改善了抗翘曲结构250和布线基板190之间的接合，因此减少了布线基板190的翘曲。
因此，根据一些实施例，在布线基板190上形成的导电凸块260的共面性得以改善，这改善了通过导电凸块260来将芯片封装结构500接合到基板或另一装置的过程的产量。
此外，根据一些实施例，焊料凸块170和布线基板190之间的热应力减少，这防止了焊料凸块170中裂缝的形成。因此，根据一些实施例，芯片封装结构500的可靠性得到改善。
此外，根据一些实施例，定锚结构510能够将抗翘曲结构250限制在预定区域内，这防止抗翘曲结构250在随后的过程中位移。因此，根据一些实施例，定锚结构510能够改善芯片封装结构500的结构稳定性。
根据一些实施例，下部252比芯片结构180更靠近定锚结构510。即，根据一些实施例，下部252和定锚结构510之间的距离D3小于定锚结构510和芯片结构180之间的距离D4。
根据一些实施例，距离D3的范围为约0至约100μm。在一些实施例中，根据一些实施例，下部252与定锚结构510直接接触。如果距离D3大于100μm，根据一些实施例，定锚结构510可能无法在接合过程中引导抗翘曲结构250。
根据一些实施例，距离D3小于或等于下部252的宽度W252。根据一些实施例，宽度W252的范围为约400μm至约4000μm。根据一些实施例，距离D3小于或等于定锚结构510的宽度W510。根据一些实施例，宽度W510的范围为约100μm到约500μm。
如图5A所示，定锚结构510的上表面510a高于下部252的下表面252a，根据一些实施例，这有助于定锚结构510减少抗翘曲结构250的位移量(shift quantity)。
根据一些实施例，定锚结构510比粘着层240更厚。即，根据一些实施例，定锚结构510的厚度T510大于粘着层240的厚度T240。根据一些实施例，厚度T510的范围为约100μm到约500μm。根据一些实施例，厚度T240的范围为约1μm到约100μm。
根据一些实施例，定锚结构510由刚性材料制成，例如金属(铁、铜、铝或钨)或其合金。根据一些实施例，定锚结构510的刚性大于布线基板190的刚性。根据一些实施例，定锚结构510的刚性大于布线基板190的刚性。
根据一些实施例，定锚结构510使用镀覆工艺，例如电镀工艺形成。如图5B所示，根据一些实施例，定锚结构510以对称的方式，例如线对称(line-symmetric)方式排列。
图6是根据本公开的一实施例，示出芯片封装结构600的俯视图。如图6所示，芯片封装结构600类似于图5B的芯片封装结构500，除了根据一些实施例，芯片封装结构600的定锚结构510以不对称的方式排列外。
图7是根据本公开的一实施例，示出芯片封装结构700的俯视图。如图7所示，芯片封装结构700类似于图5B的芯片封装结构500，除了根据一些实施例，芯片封装结构700的定锚结构510为条结构外。
根据一些实施例，条结构具有L形。根据一些实施例，每个定锚结构510邻近于芯片结构180的对应角181。根据一些实施例，每个定锚结构510围绕对应角181。在一些其它实施例中，根据一些实施例，条结构具有I形或其他合适的形状。
图8是根据本公开的一实施例，示出芯片封装结构800的俯视图。如图8所示，芯片封装结构800类似于图5B的芯片封装结构500，除了根据一些实施例，芯片封装结构800的定锚结构510是环结构外。
根据一些实施例，定锚结构510连续地围绕整个芯片结构180。根据一些实施例，抗翘曲结构250覆盖整个芯片结构180和整个定锚结构510。
图9A是根据本公开的一实施例，示出芯片封装结构900的剖面图。图9B是根据本公开的一实施例，示出图9A的芯片封装结构900的俯视图。图9A是根据一些实施例，沿图9B中的剖面线I-I示出的芯片封装结构900的剖面图。
如图9A和图9B所示，芯片封装结构900类似于图1F-1的芯片封装结构100和图5B的芯片封装结构500，除了根据一些实施例，芯片封装结构900包括芯片封装结构100的定锚结构220和芯片封装结构500的定锚结构510中。如图9B所示，根据一些实施例，定锚结构220和510以对称的方式，例如线对称的方式排列。
图10是根据本公开的一实施例，示出芯片封装结构1000的俯视图。如图10所示，芯片封装结构1000类似于图9B的芯片封装结构900，除了根据一些实施例，芯片封装结构1000的定锚结构220以不对称的方式排列，以及芯片封装结构1000的定锚结构510以不对称的方式排列外。
根据一些实施例，相对于其间的抗翘曲结构250的下部252，定锚结构220和邻近的定锚结构510以对称的方式，例如线对称的方式排列。
图11是根据本公开的一实施例，示出芯片封装结构1100的俯视图。如图11所示，芯片封装结构1100类似于图9B的芯片封装结构900，除了芯片封装结构1100的定锚结构220以不对称的方式排列外，并且根据一些实施例，芯片封装结构1100的定锚结构510以不对称的方式列外。根据一些实施例，定锚结构220和邻近的定锚结构510以不对称的方式排列。
图12是根据本公开的一实施例，示出芯片封装结构1200的俯视图。如图12所示，芯片封装结构1200类似于图3的芯片封装结构300和图7的芯片封装结构700，除了根据一些实施例，芯片封装结构1200包括芯片封装结构300的定锚结构220和芯片封装结构700的定锚结构510外。根据一些实施例，定锚结构220和510以对称的方式，例如线对称的方式排列。
图13是根据本公开的一实施例，示出芯片封装结构1300的俯视图。如图13所示，芯片封装结构1300类似于图4的芯片封装结构400和图8的芯片封装结构800，除了根据一些实施例，芯片封装结构1300包括芯片封装结构400的定锚结构220和芯片封装结构800的定锚结构510外。
图14是根据本公开的一实施例，示出芯片封装结构1400的剖面图。如图14所示，芯片封装结构1400类似于图9A的芯片封装结构900，除了根据一些实施例，定锚结构220的下部222比定锚结构220的上部224更靠近抗翘曲结构250的下部252，以及定锚结构510的下部512比定锚结构510的上部514更靠近抗翘曲结构250的下部252外。
即，根据一些实施例，下部222和252之间的距离D5小于上部224和下部252之间的距离D6，并且下部512和252之间的距离D7小于上部514和下部252之间的距离D8。
在一些实施例中，定锚结构220和510的上部224和514之间的距离D9大于定锚结构220和510的下部222和512之间的距离D10。根据一些实施例，下部252位于定锚结构510和定锚结构220之间。
根据一些实施例，凹槽R由定锚结构220和邻近的定锚结构510以及布线基板190围绕，并且下部252位于凹槽R中。根据一些实施例，距离D9大于距离D10，这有助于抗翘曲结构250的下部252被设置到凹槽R中并与粘着层240对齐。
根据一些实施例，距离D9的范围为约500μm至约4000μm。根据一些实施例，距离D10的范围为约450μm至约2600μm。在一些实施例中，距离D9与距离D10的比例大于1、小于或等于1.5。
在一些实施例中，定锚结构220的上部224之间的距离D11大于定锚结构220的下部222之间的距离D12。根据一些实施例，距离D11的范围为约1mm到约110mm。根据一些实施例，距离D12的范围为约1mm到约70mm。在一些实施例中，距离D11与距离D12的比例大于1、小于或等于1.5。
如图14所示，根据一些实施例，定锚结构220的上部224比定锚结构220的下部222更窄，并且定锚结构510的上部514比定锚结构510的下部512更窄。
根据一些实施例，定锚结构220具有钉状(nail-like shape)或梯形(trapezoid)的形状，例如等腰梯形的形状(isosceles trapezoid shape)。根据一些实施例，定锚结构510具有钉状或梯形的形状，例如等腰梯形的形状。
图15是根据本公开的一实施例，示出芯片封装结构1500的剖面图。如图15所示，芯片封装结构1500类似于图14的芯片封装结构1400，除了根据一些实施例，芯片封装结构1500的定锚结构220和510具有半圆状的形状外。根据一些实施例，定锚结构220和510由导电材料制成，例如锡基合金。根据一些实施例，定锚结构220和510是焊料凸块。
图16是根据本公开的一实施例，示出芯片封装结构1600的剖面图。如图16所示，芯片封装结构1600类似于图14的芯片封装结构1400，除了根据一些实施例，芯片封装结构1600的定锚结构220和510具有圆状形状(或球状形状)外。根据一些实施例，定锚结构220和510由导电材料制成，例如锡基合金。根据一些实施例，定锚结构220和510为焊料球(solderball)。
图17是根据本公开的一实施例，示出芯片封装结构1700的剖面图。如图17所示，芯片封装结构1700类似于图9A的芯片封装结构900，除了根据一些实施例，芯片封装结构1700进一步包括定锚结构220和其下的导电垫195之间以及定锚结构510和其下的导电垫195之间的焊料层1710。
根据一些实施例，定锚结构220和510通过焊料层1710接合到导电垫195上。根据一些实施例，焊料层1710由导电材料制成，例如锡基合金。
图18是根据本公开的一实施例，示出芯片封装结构1800的剖面图。如图18所示，芯片封装结构1800类似于图17的芯片封装结构1700，除了根据一些实施例，芯片封装结构1800的定锚结构220和510具有梯形的形状，例如等腰梯形的形状。
在一些实施例中，定锚结构220的底部宽度W1大于定锚结构220的顶部宽度W2。在一些实施例中，定锚结构510的底部宽度W3大于定锚结构510的顶部宽度W4。
在一些实施例中，定锚结构220的下部222位于抗翘曲结构250的下部252和布线基板190之间。在一些实施例中，定锚结构510的下部512位于下部252和布线基板190之间。根据一些实施例，定锚结构220和510与粘着层240和抗翘曲结构250直接接触。
根据一些实施例，芯片封装结构1800的布线基板190在定锚结构220和510下具有堆叠结构S。根据一些实施例，每个堆叠结构S由导电垫195、导电导孔193和布线层192在垂直方向V1上彼此对齐组成，此垂直方向垂直于布线基板190的表面190a。
在每个堆叠结构S中，根据一些实施例，导电垫195下的导电导孔193和布线层192能够改善导电垫195和介电层191之间的接合力，从而改善定锚结构220或510(或焊料层1710)和布线基板190之间的接合力。
图19是根据本公开的一实施例，示出芯片封装结构1900的剖面图。如图19所示，芯片封装结构1900类似于图18的芯片封装结构1800，除了根据一些实施例，芯片封装结构1900的定锚结构220和510具有L形状外。
在一些实施例中，定锚结构220的下部222位于抗翘曲结构250的下部252和布线基板190之间。在一些实施例中，定锚结构510的下部512位于下部252和布线基板190之间。根据一些实施例，定锚结构220和510与粘着层240和抗翘曲结构250直接接触。
在一些实施例中，定锚结构220的上部224的宽度W224小于定锚结构220的下部222的宽度W222。在一些实施例中，宽度W224与宽度W222的比例大于或等于0.2且小于1。根据一些实施例，如果比例(W224/W222)小于0.2，则上部224可能太薄而无法减少抗翘曲结构250的位移量。
在一些实施例中，定锚结构510的上部514的宽度W514小于定锚结构510的下部512的宽度W512。在一些实施例中，宽度W514与宽度W512的比例大于或等于0.2且小于1。如果比例(W514/W512)小于0.2，根据一些实施例，上部514可能太薄而无法减少抗翘曲结构250的位移量。
图20是根据本公开的一实施例，示出芯片封装结构2000的剖面图。如图20所示，芯片封装结构2000类似于图18的芯片封装结构1800，除了根据一些实施例，芯片封装结构2000的定锚结构220和510具有三角形形状外。
在一些实施例中，定锚结构220和510的上部224和514之间的距离D13大于定锚结构220和510的下部222和512之间的距离D14。根据一些实施例，距离D13的范围为约500μm到约4000μm。根据一些实施例，距离D14的范围为约450μm到约2600μm。在一些实施例中，距离D13与距离D14的比例大于1、小于或等于1.5。
在一些实施例中，定锚结构220的厚度T220范围为约100μm至约500μm。在一些实施例中，定锚结构220的宽度W220的范围为约100μm至约500μm。在一些实施例中，厚度T220与宽度W220的比例范围为约0.7至约1.3。在一些实施例中，厚度T220与宽度W220的比例实质上等于1。
在一些实施例中，定锚结构510的厚度T510范围为约100μm至约500μm。在一些实施例中，定锚结构510的宽度W510的范围为约100μm至约500μm。在一些实施例中，厚度T510与宽度W510的比例范围为约0.7至约1.3。在一些实施例中，厚度T510与宽度W510的比例实质上等于1。
在一些实施例中，定锚结构220的下部222位于抗翘曲结构250的下部252和布线基板190之间。在一些实施例中，定锚结构510的下部512位于下部252和布线基板190之间。根据一些实施例，定锚结构220和510与粘着层240直接接触。
图21是根据本公开的一实施例，示出芯片封装结构2100的剖面图。如图21所示，芯片封装结构2100类似于图15的芯片封装结构1500，除了根据一些实施例，芯片封装结构2100进一步包括金属螺栓2110和2120外。
根据一些实施例，金属螺栓(stud)2110和2120在导电垫195上形成。根据一些实施例，定锚结构220在各别的金属螺栓2110上形成。根据一些实施例，定锚结构510在各别的金属螺栓2120上形成。
根据一些实施例，金属螺栓2110和2120是由金属(例如金、铜、铝或钨)或其合金制成。根据一些实施例，金属螺栓2110和2120是用镀覆工艺形成的，例如电镀工艺。根据一些实施例，定锚结构220和510由导电材料制成，例如锡基合金。
图22是根据本公开的一实施例，示出芯片封装结构2200的剖面图。如图22所示，芯片封装结构2200类似于图14的芯片封装结构1400，除了根据一些实施例，芯片封装结构2200的定锚结构220和510为导线。
根据一些实施例，定锚结构220和510由金属(例如铜或金)或其合金制成。根据一些实施例，定锚结构220和510使用焊线接合工艺(wire bonding process)形成。
图23是根据本公开的一实施例，示出芯片封装结构2300的剖面图。如图23所示，芯片封装结构2300类似于图9A的芯片封装结构900，除了根据一些实施例，芯片封装结构2300进一步包括导电粘着层2310和2320外。
根据一些实施例，导电粘着层2310在定锚结构220和抗翘曲结构250的下部252之间。根据一些实施例，导电粘着层2320位于定锚结构510和下部252之间。
根据一些实施例，导电粘着层2310和2320由导等离子体料(conductive paste)制成，例如银浆(silver paste)。根据一些实施例，定锚结构220和510通过导电粘着层2310和2320与抗翘曲结构250电性连接。根据一些实施例，定锚结构220和510、导电粘着层2310和2320以及抗翘曲结构250共同构成电磁干扰(electromagnetic interference；EMI)屏蔽结构(shielding structure)。
在一些实施例中，导电粘着层2310在抗翘曲结构250与粘着层230和240接合前形成。在一些其它实施例中，导电粘着层2310在抗翘曲结构250与粘着层230和240接合后形成。在一些实施例中，导电粘着层2320在抗翘曲结构250与粘着层230和240接合前形成。
图24是根据本公开的一实施例，示出芯片封装结构2400的剖面图。如图24所示，芯片封装结构2300类似于图9A的芯片封装结构900，除了根据一些实施例，定锚结构220和510与抗翘曲结构250直接接触外。根据一些实施例，定锚结构220和510与抗翘曲结构250电性连接。根据一些实施例，定锚结构220和510以及抗翘曲结构250共同构成电磁干扰屏蔽结构。
图25是根据本公开的一实施例，示出芯片封装结构2500的剖面图。如图25所示，芯片封装结构2500类似于图9A的芯片封装结构900，除了根据一些实施例，抗翘曲结构250是环结构外。根据一些实施例，抗翘曲结构250连续地围绕整个芯片结构180和所有的定锚结构510。
在一些实施例中，根据一些实施例，定锚结构220在将芯片结构180接合到布线基板190之前形成。图26是根据本公开的一实施例，示出用于形成芯片封装结构的工艺的阶段的剖面图。
如图26所示，根据一些实施例，定锚结构220在布线基板190的各别的导电垫195上形成。根据一些实施例，定锚结构220位于绝缘层197的各别的开口197a中。此后，根据一些实施例，执行图1C、图1E和图1F的步骤。
根据一些实施例，定锚结构220由熔点高于图1C的焊料凸块170的材料制成。因此，根据一些实施例，在芯片结构180和布线基板190的接合过程后，维持定锚结构220的形状，此过程包括退火步骤以将图1C的焊料凸块170熔化。根据一些实施例，定锚结构220由刚性材料制成，例如金属(铁、铜、铝或钨)或其合金。
图27A-27B是根据本公开的一实施例，示出用于形成芯片封装结构2700的工艺的各个阶段的剖面图。如图27A所示，根据一些实施例，定锚结构220在布线基板190的各别的导电垫195上形成。
此后，如图27B所示，根据一些实施例，执行图1C、图1E和图1F的步骤以形成芯片封装结构2700。根据一些实施例，定锚结构220由熔点实质上等于或低于焊料凸块170的材料制成。
根据一些实施例，芯片结构180和布线基板190的接合过程包含退火步骤，以熔化焊料凸块170，因此定锚结构220也在退火步骤中被熔化。因此，根据一些实施例，在退火步骤之后，定锚结构220的形状是圆的。根据一些实施例，定锚结构220由刚性材料制成，例如锡或其合金。
图28是根据本公开的一实施例，示出芯片封装结构2800的剖面图。芯片封装结构2800类似于图17的芯片封装结构1700，除了根据一些实施例，定锚结构220通过其间的粘着层2810接合到布线基板190的绝缘层197，并且定锚结构510通过其间的粘着层2820接合到绝缘层197外。
粘着层2810和2820由聚合物材料或另一合适的材料制成。在一些实施例中，粘着层2810和2820由相同的材料制成。在一些其它实施例中，粘着层2810和2820由不同的材料制成。
根据一些实施例，定锚结构220和510由刚性材料制成，例如金属材料、合金材料或非金属材料。根据一些实施例，非金属材料包含玻璃材料、陶瓷材料、聚合物材料或半导体材料。
用于形成芯片封装结构200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2700和2800的工艺和材料可以与上述用于形成芯片封装结构100的工艺和材料相似或相同。由与图1A至图25相同的参考号码指定的元件具有彼此相似或相同的结构和材料。因此，将不在此赘述。
根据一些实施例，提供了芯片封装结构和用于形成上述结构的方法。这些(用于形成芯片封装结构的)方法在布线基板上形成定锚结构，并与抗翘曲结构(例如，抗翘曲环(antiwarpage ring)或抗翘曲帽(antiwarpage cap))的下部相邻。定锚结构被用作接合引导结构，以便在将下部与粘着层接合时，将下部与粘着层对齐。因此，下部与粘着层之间的接合精准度得到了改善，这改善了抗翘曲结构与布线基板之间的接合，因此减少了布线基板的翘曲。因此，在布线基板上形成的导电凸块的共面性得到改善，这提高了通过导电凸块来将芯片封装结构接合到基板或另一装置的过程的产量。此外，定锚结构能够将抗翘曲结构限制在一个预定的区域内，从而防止抗翘曲结构在随后的工艺中位移。因此，上述定锚结构能够提高芯片封装结构的结构稳定性。
根据一些实施例中，公开了一种芯片封装结构，包括：布线基板，具有表面；芯片结构，位于布线基板的表面上；抗翘曲结构，位于布线基板的表面上，其中抗翘曲结构围绕芯片结构；以及第一定锚结构，固定至布线基板的表面并邻近于抗翘曲结构的第一下部，其中第一下部位于第一定锚结构及芯片结构之间，且第一定锚结构与芯片结构电性隔离。
根据一些实施例中，公开了一种芯片封装结构，包括：布线基板，具有表面；芯片结构，位于布线基板的表面上；抗翘曲结构，位于翘曲基板的表面上，其中抗翘曲结构围绕芯片结构；以及第一定锚结构，固定至布线基板的表面并邻近于抗翘曲结构的第一下部，其中第一定锚结构位于芯片结构及第一下部之间，以及第一定锚结构与芯片结构电性隔离。
在一实施例中，第一定锚结构的上表面高于抗翘曲结构的下表面。在一实施例中，第一定锚结构比芯片结构更靠近抗翘曲结构的第一下部。在一实施例中，第一定锚结构包含柱结构或条结构。在一实施例中，第一定锚结构包含环结构，以及在第一定锚结构与芯片结构的俯视图中，第一定锚结构连续地围绕芯片结构。在一实施例中，第一定锚结构的第二下部比第一定锚结构的上部更靠近抗翘曲结构。
在一实施例中，上述芯片封装结构，还包括：第二定锚结构固定至布线基板的表面并邻近于抗翘曲结构的第二下部，其中芯片结构位于抗翘曲结构的第一下部及第二下部之间，第二下部位于第二定锚结构及芯片结构之间，且第二定锚结构与芯片结构电性隔离。在一实施例中，第一定锚结构的第一上部及第二定锚结构的第二上部之间的第一距离大于在第一定锚结构的第三下部及第二定锚结构的第四下部之间的第二距离。
在一实施例中，第一下部比芯片结构更靠近第一定锚结构。在一实施例中，第一定锚结构的第一上部比第一定锚结构的第二下部更窄。在一实施例中，上述芯片封装结构，还包括：第二定锚结构，固定至布线基板的表面，其中抗翘曲结构的第一下部位于第一定锚结构及第二定锚结构之间。在一实施例中，在第一定锚结构的第一上部及第二定锚结构的第二上部之间的第一距离大于在第一定锚结构的第二下部及第二定锚结构的第三下部之间的第二距离。在一实施例中，第一定锚结构的第二下部位于抗翘曲结构的第一下部及布线基板之间。在一实施例中，第一定锚结构与抗翘曲结构直接接触。在一实施例中，导电层连接于第一定锚结构及抗翘曲结构之间。
根据一些实施例中，公开了一种芯片封装结构的形成方法，包括：接合芯片结构至布线基板的表面；形成第一定锚结构于布线基板的表面上；以及接合抗翘曲结构至布线基板的表面，其中抗翘曲结构围绕芯片结构并且位于芯片结构及第一定锚结构之间，以及第一定锚结构靠近抗翘曲结构并且与芯片结构电性隔离。
在一实施例中，第一定锚结构的下部比第一定锚结构的上部更靠近抗翘曲结构。在一实施例中，上述芯片封装结构的形成方法还包括：在布线基板的表面上形成第一定锚结构之后，以及在抗翘曲结构接合至表面之前，形成粘着层于布线基板的表面上，其中抗翘曲结构接合至粘着层，且第一定锚结构比粘着层更厚。在一实施例中，上述芯片封装结构的形成方法还包括在布线基板上形成第一定锚结构期间，形成第二定锚结构于布线基板的表面上，其中第二定锚结构位于芯片结构及抗翘曲结构之间。
以上概述数个实施例的特征，以使本发明所属技术领域中技术人员可以更加理解本发明实施例的观点。本发明所属技术领域中技术人员应理解，可轻易地以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中技术人员也应理解，此类等效的结构并无悖离本发明的构思与范围，且可在不违背本发明的构思和范围下，做各式各样的改变、取代和替换。因此，本发明的保护范围当视权利要求所界定为准。

Claims (10)

1.一种芯片封装结构，包括：
一布线基板，具有一表面；
一芯片结构，位于该布线基板的该表面上；
一抗翘曲结构，位于该布线基板的该表面上，其中该抗翘曲结构围绕该芯片结构；以及
一第一定锚结构，固定至该布线基板的该表面并邻近于于该抗翘曲结构的一第一下部，其中该第一下部位于该第一定锚结构及该芯片结构之间，且该第一定锚结构与该芯片结构电性隔离。
2.如权利要求1所述的芯片封装结构，其中该第一定锚结构的一上表面高于该抗翘曲结构的一下表面。
3.如权利要求1所述的芯片封装结构，其中该第一定锚结构比该芯片结构更靠近该抗翘曲结构的该第一下部。
4.如权利要求1所述的芯片封装结构，其中该第一定锚结构包含一环结构，以及在该第一定锚结构与该芯片结构的俯视图中，该第一定锚结构连续地围绕该芯片结构。
5.如权利要求1所述的芯片封装结构，其中该第一定锚结构的一第二下部比该第一定锚结构的一上部更靠近该抗翘曲结构。
6.一种芯片封装结构，包括：
一布线基板，具有一表面；
一芯片结构，位于该布线基板的该表面上；
一抗翘曲结构，位于该翘曲基板的该表面上，其中该抗翘曲结构围绕该芯片结构；以及
一第一定锚结构，固定至该布线基板的该表面并邻近于该抗翘曲结构的一第一下部，其中该第一定锚结构位于该芯片结构及该第一下部之间，以及该第一定锚结构与该芯片结构电性隔离。
7.如权利要求6所述的芯片封装结构，还包括：
一第二定锚结构，固定至该布线基板的该表面，其中该抗翘曲结构的该第一下部位于该第一定锚结构及该第二定锚结构之间。
8.如权利要求6所述的芯片封装结构，其中该第一定锚结构的一第二下部位于该抗翘曲结构的该第一下部及该布线基板之间。
9.一种芯片封装结构的形成方法，包括：
接合一芯片结构至一布线基板的一表面；
形成一第一定锚结构于该布线基板的该表面上；以及
接合一抗翘曲结构至该布线基板的该表面，其中该抗翘曲结构围绕该芯片结构并且位于该芯片结构及该第一定锚结构之间，以及该第一定锚结构靠近该抗翘曲结构并且与该芯片结构电性隔离。
10.如权利要求9所述的芯片封装结构的形成方法，还包括：
在该布线基板的该表面上形成该第一定锚结构之后，以及在该抗翘曲结构接合至该表面之前，形成一粘着层于该布线基板的该表面上，其中该抗翘曲结构接合至该粘着层，且该第一定锚结构比该粘着层更厚。
CN202210409548.6A 2021-05-06 2022-04-19 芯片封装结构及其形成方法 Pending CN115064501A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/313,229 US11764168B2 (en) 2021-05-06 2021-05-06 Chip package structure with anchor structure and method for forming the same
US17/313,229 2021-05-06

Publications (1)

Publication Number Publication Date
CN115064501A true CN115064501A (zh) 2022-09-16

Family

ID=83197191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210409548.6A Pending CN115064501A (zh) 2021-05-06 2022-04-19 芯片封装结构及其形成方法

Country Status (3)

Country Link
US (2) US11764168B2 (zh)
CN (1) CN115064501A (zh)
TW (1) TWI792907B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200743192A (en) 2006-05-02 2007-11-16 Powertech Technology Inc Package structure to reduce warpage
US9287194B2 (en) * 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US10541211B2 (en) 2017-04-13 2020-01-21 International Business Machines Corporation Control warpage in a semiconductor chip package
US10879194B2 (en) * 2017-05-25 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device package and method of manufacturing the same
WO2019066993A1 (en) * 2017-09-30 2019-04-04 Intel Corporation LOWERING MITIGATION STRUCTURES CREATED ON A SUBSTRATE USING HIGH-PERFORMANCE ADDITIVE MANUFACTURE

Also Published As

Publication number Publication date
US11764168B2 (en) 2023-09-19
TWI792907B (zh) 2023-02-11
US20230369250A1 (en) 2023-11-16
TW202245081A (zh) 2022-11-16
US20220359422A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
US10177104B2 (en) Package on package structure and method for forming the same
US9397059B2 (en) Bonded structures for package and substrate
US10141280B2 (en) Mechanisms for forming package structure
US9673161B2 (en) Bonded structures for package and substrate
US9230935B2 (en) Package on package structure and method of manufacturing the same
KR20130129068A (ko) 삼차원 칩 스택 및 그 형성방법
US11784061B2 (en) Chip package structure and method for forming the same
US20220384391A1 (en) Chip package structure with ring structure
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
US20230307381A1 (en) Chip package structure
TWI792907B (zh) 晶片封裝結構及其形成方法
CN103594443A (zh) 用于封装件和衬底的接合结构
US11264342B2 (en) Package on package structure and method for forming the same
TWI808639B (zh) 封裝結構及其形成方法
TWI792900B (zh) 晶片封裝結構及其製造方法
US12033913B2 (en) Chip package structure with lid and method for forming the same
US20230011353A1 (en) Chip package structure and method for forming the same
TWI799174B (zh) 半導體晶粒封裝及其形成方法
US12033871B2 (en) Method for forming semiconductor die package with ring structure comprising recessed parts
US12033969B2 (en) Chip package structure
US20240178173A1 (en) Chip package structure and chip structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination