CN115051686A - 低功耗振荡器电路和芯片 - Google Patents
低功耗振荡器电路和芯片 Download PDFInfo
- Publication number
- CN115051686A CN115051686A CN202210973166.6A CN202210973166A CN115051686A CN 115051686 A CN115051686 A CN 115051686A CN 202210973166 A CN202210973166 A CN 202210973166A CN 115051686 A CN115051686 A CN 115051686A
- Authority
- CN
- China
- Prior art keywords
- unit
- reference voltage
- oscillator
- inverter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/014—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明公开了一种低功耗振荡器电路和芯片,其中,所述低功耗振荡器电路包括基准电压提供单元、启动单元、假负载单元和振荡器单元,基准电压提供单元用于提供基准电压,启动单元根据基准电压自启动时控制假负载单元连接到基准电压提供单元的供电端,以使假负载单元进行工作,并在基准电压达到预设电压阈值时控制振荡器单元与振荡器单元进行切换,以使振荡器单元进行工作。由此,该电路利用基准电压控制启动单元自启动,加速启动电路启动过程,并通过切换假负载单元和振荡器单元的上电顺序,实现了低功耗,解决了电路启动过程中引起的异常震荡问题。
Description
技术领域
本发明涉及芯片技术领域,尤其涉及一种低功耗振荡器电路和一种芯片。
背景技术
近年来,随着低功耗IC((Integrated Circuit,集成电路)产品需求大幅增加,低功耗对于IC要求越来越严苛。当对处于睡眠模式的IC唤醒时,需要通过振荡器实现,此时,低功耗振荡器显得尤为重要。在相关技术中,虽然张弛振荡器具有高精度的优点,但是功耗高,很难做到100nA以下。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的第一个目的在于提出一种低功耗振荡器电路,利用基准电压控制启动单元自启动,加速启动电路启动过程,并通过切换假负载单元和振荡器单元的上电顺序,实现了低功耗,解决了电路启动过程中引起的异常震荡问题。
本发明第二个目的在于提出一种芯片。
为达到上述目的,本发明第一方面实施例提出了一种低功耗振荡器电路,包括基准电压提供单元、启动单元、假负载单元和振荡器单元,基准电压提供单元用于提供基准电压,启动单元根据基准电压自启动时控制假负载单元连接到基准电压提供单元的供电端,以使假负载单元进行工作,并在基准电压达到预设电压阈值时控制假负载单元与振荡器单元进行切换,以使振荡器单元进行工作。
根据本发明实施例的低功耗振荡器电路,通过基准电压提供单元提供基准电压,启动单元根据基准电压自启动时控制假负载单元连接到基准电压提供单元的供电端,以使假负载单元进行工作,并在基准电压达到预设电压阈值时控制假负载单元与振荡器单元进行切换,以使振荡器单元进行工作。由此,该电路利用基准电压控制启动单元自启动,加速启动电路启动过程,并通过切换假负载单元和振荡器单元的上电顺序,实现了低功耗,解决了电路启动过程中引起的异常震荡问题。
另外,根据本发明上述实施例的低功耗振荡器电路,还可以具有如下的附加技术特征:
根据本发明的一个实施例,启动单元包括:第一反相器,第一反相器的输入端与基准电压提供单元的供电端相连,第一反相器用于在基准电压达到预设电压阈值时进行反转;第一触发器,第一触发器的输入端与第一反相器的输出端相连;第二触发器,第二触发器的输入端与第一触发器的输出端相连,第二触发器用于分别输出第一控制信号和第二控制信号,其中,第一控制信号用于控制假负载单元是否连接到基准电压提供单元的供电端,第二控制信号用于控制振荡器单元是否连接到基准电压提供单元的供电端。
根据本发明的一个实施例,第一触发器为施密特触发器,第二触发器为D触发器。
根据本发明的一个实施例,基准电压提供单元包括:电流源,电流源的一端用于连接供电电源;第一MOS(MOSFET,金氧半场效晶体管)管,第一MOS管的第一端与控制端相连后,连接到电流源的另一端;第二MOS管,第二MOS管的第一端用于连接供电电源,第二MOS管的控制端与第一MOS管的控制端相连;第三MOS管,第三MOS管的第一端与第一MOS管的第二端相连,第三MOS管的控制端与第二MOS管的第二端相连后,作为基准电压提供单元的供电端;第一电阻,第一电阻的一端与第三MOS管的第二端相连,第一电阻的另一端接地。
根据本发明的一个实施例,第一电阻的阻值可调,以使基准电压可调。
根据本发明的一个实施例,假负载单元包括:串联连接的第二电阻和第一可控开关,串联连接的第二电阻和第一可控开关连接在基准电压提供单元的供电端与地之间,第一可控开关的控制端与第二触发器的第一输出端相连。
根据本发明的一个实施例,振荡器单元包括:振荡器主电路;第二可控开关,第二可控开关的第一端与基准电压提供单元的供电端相连,第二可控开关的第二端与振荡器主电路,第二可控开关的控制端与第二触发器的第二输出端相连,第二可控开关在第二控制信号的控制下闭合或断开振荡器主电路与基准电压提供单元的供电端之间的连接。
根据本发明的一个实施例,振荡器主电路包括:第二反相器,第二反相器的电源端与第二可控开关的第二端相连;第三反相器,第三反相器的电源端与第二可控开关的第二端相连,第三反相器的输入端与第二反相器的输出端相连,且具有第一节点;第三电阻,第三电阻的一端与第一节点相连,第三电阻的另一端与第二反相器的输入端相连;第一电容,第一电容的一端分别与第三电阻的另一端和第二反相器的输入端相连,第一电容的另一端与第三反相器的输出端相连后,作为振荡器主电路的输出端。
根据本发明的一个实施例,第一反相器的尺寸与第二反相器和第三反相器的尺寸保持一致。
为达到上述目的,本发明第二方面实施例提出了一种芯片,包括上述的低功耗振荡器电路。
根据本发明实施例的芯片,基于上述的低功耗振荡器电路,加速了启动电路启动过程,实现了低功耗,并解决了电路启动过程中引起的异常震荡问题,同时减小了芯片面积。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1为根据本发明实施例的低功耗振荡器电路的方框示意图;
图2为根据本发明一个实施例的启动单元的电路拓扑图;
图3为根据本发明一个实施例的启动单元的工作波形示意图;
图4为相关技术中的启动电路拓扑图;
图5为根据本发明一个实施例的基准电压提供单元的电路拓扑图;
图6为根据本发明一个具体实施例的低功耗振荡器电路拓扑图;
图7为根据本发明一个具体实施例的振荡器单元的电路拓扑图;
图8为根据本发明实施例的芯片的方框示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
下面参考附图描述本发明实施例的低功耗振荡器电路和芯片。
图1为根据本发明实施例的低功耗振荡器电路的方框示意图。
如图1所示,本发明实施例的低功耗振荡器电路,包括基准电压提供单元10、启动单元20、假负载单元30和振荡器单元40。
其中,基准电压提供单元10用于提供基准电压VREG,启动单元20根据基准电压VREG自启动时控制假负载单元30连接到基准电压提供单元10的供电端,以使假负载单元30进行工作,并在基准电压VREG达到预设电压阈值时控制假负载单元30与振荡器单元40进行切换,以使振荡器单元40进行工作。其中,预设电压阈值可根据实际情况进行设定。
具体地,以预设电压阈值为Vth为例,当基准电压提供单元10上电,输出基准电压VREG时,启动单元20对基准电压VREG接收,并利用基准电压VREG实现自启动,加速了启动单元20的启动过程,同时控制假负载单元30与基准电压提供单元10的供电端与假负载单元30相连,假负载单元30根据基准电压VREG进行工作。此时,基准电压VREG的电压值Vreg从0缓慢上升,当判断Vreg≥Vth时,认为电路启动完毕,启动单元20控制基准电压提供单元10的供电端与假负载单元30断开,假负载单元30停止工作,并控制基准电压提供单元10的供电端与振荡器单元40连接,振荡器单元40开始工作。由此,该低功耗振荡器电路引入假负载单元30,在基准电压提供单元10上电初期,输出的基准电压VREG用于驱动假负载单元30工作,而当基准电压提供单元10输出的基准电压VREG的电压值Vreg稳定到一个固定的工作电压时,关断假负载单元30,并切换至振荡器单元40,可实现低功耗启动。
上述假负载单元30不仅用于基准电压提供单元10调节Verg稳定至一个固定的工作电压。另外,由于振荡器单元40状态不定,若振荡器单元40与基准电压提供单元10同时启动,会对基准电压提供单元10造成干扰,因此假负载单元30的引入,也可避免振荡器单元40与基准电压提供单元10同时启动,而导致振荡器单元40异常震荡情况的发生,保证电路正常工作。
如图2所示,根据本发明的一个实施例,启动单元20包括:第一反相器INV1,第一反相器INV1的输入端与基准电压提供单元10的供电端相连,第一反相器INV1用于在基准电压VREG达到预设电压阈值Vth时进行反转;第一触发器Q1,第一触发器Q1的输入端与第一反相器INV1的输出端相连;第二触发器Q2,第二触发器Q2的输入端与第一触发器Q1的输出端相连,第二触发器Q2用于分别输出第一控制信号QZ和第二控制信号Q,其中,第一控制信号QZ用于控制假负载单元30是否连接到基准电压提供单元10的供电端,第二控制信号Q用于控制振荡器单元40是否连接到基准电压提供单元10的供电端。其中,预设电压阈值Vth可根据实际情况进行设定。
根据本发明的一个实施例,第一触发器Q1为施密特触发器,第二触发器Q2为D触发器。
具体而言,参照图2和图3所示,基准电压提供单元10的供电端输出的基准电压VREG作为信号A输入第一反相器INV1的输入端,当基准电压VREG的电压值Vreg小于预设电压阈值Vth时,第一反相器INV1的输出信号B为高电平,第一触发器Q1输出低电平的CLK信号至第二触发器Q2,信号EN为高电平,则第二触发器Q2输出的第一控制信号QZ为高电平,控制假负载单元30连接到基准电压提供单元10的供电端,基准电压VREG驱动假负载单元30进行工作。第二触发器Q2输出的第二控制信号Q为低电平,控制振荡器单元40不与基准电压提供单元10的供电端相连,振荡器单元40不工作。
随着电压值Vreg逐渐升高,当Vreg大于等于预设电压阈值Vth时,第一反相器INV1反转输出低电平,第一触发器Q1输出高电平,第二触发器Q2输出第一控制信号QZ为低电平,控制假负载单元30断开与基准电压提供单元10的供电端的连接,第二触发器Q2输出的第二控制信号Q为高电平,控制基准电压提供单元10的供电端与振荡器单元40相连,基准电压VREG驱动振荡器单元40工作。由此,启动电路30在Vreg小于Vth时,使基准电压提供单元10的供电端与假负载单元30连接,使假负载单元30工作,在Vreg大于等于Vth时,控制假负载单元30与振荡器单元40进行切换,基准电压提供单元10的供电端与振荡器单元40相连,使振荡器单元40进行工作。需要说明的是,预设电压阈值Vth为第一反相器INV1的反转阈值。
进一步地,相关技术中,通常在启动电路加入图4所示的RC delay电路,保证启动电路可靠,启动时间t=0.69RC,由于需要满足不同的振荡器内电容,RC通常取值很大,一方面浪费了版图面积,另一方面会导致启动时间过长。与相关技术相比,本申请所采用的启动单元20,利用基准电压VREG作为第一反相器INV1的输入自启动,一方面加速启动电路启动过程,另一方面可自适应调节启动时间,相比较RC delay电路节省了芯片占用面积。
如图5所示,根据本发明的一个实施例,基准电压提供单元10包括:电流源,电流源的一端用于连接供电电源VDD;第一MOS管M1,第一MOS管M1的第一端与控制端相连后,连接到电流源的另一端;第二MOS管M2,第二MOS管M2的第一端用于连接供电电源VDD,第二MOS管M2的控制端与第一MOS管M1的控制端相连;第三MOS管M3,第三MOS管M3的第一端与第一MOS管M1的第二端相连,第三MOS管M3的控制端与第二MOS管M2的第二端相连后,作为基准电压提供单元10的供电端;第一电阻R1,第一电阻R1的一端与第三MOS管M3的第二端相连,第一电阻R1的另一端接地。
具体地,参照图5所示,以第一MOS管M1、第二MOS管M2和第三MOS管M3为PMOS管为例,其控制端为栅极G,第一端为漏极D,第二端为源极S。供电电源VDD通过电流源流入第一MOS管M1和第二MOS管M2的栅极G,控制第一MOS管M1和第二MOS管M2导通。在第一MOS管M1和第二MOS管M2导通后,供电电源VDD一方面通过电流源流入第一MOS管M1的漏极D,并从第一MOS管M1的源极S流出,进入第三MOS管M3的漏极D,另一方面,供电电源VDD流入第二MOS管M2的漏极D,并从第二MOS管M2的源极S流出,进入第三MOS管M3的栅极G,从而控制第三MOS管M3导通,此时,第三MOS管M3的漏极D和源极S导通,电流流经第一电阻R1。该第二MOS管M2的源极S输出的基准电压VREG的电压值Vreg=I*R1+VGS3,其中,I为第三MOS管M3的源极S的输出电流值,R1为第一电阻R1的电阻值,VGS3为第三MOS管M3的电压。
根据本发明的一个实施例,第一电阻R1的阻值可调,以使基准电压VREG可调。
基于图5可知,基准电压VREG的电压值Vreg由第一电阻R1的阻值与第三MOS管M3的尺寸确定,因此,可以通过调整第一电阻R1的电阻值,改变基准电压VREG的实际电压值。以预设电压阈值Vth为第一反相器INV1的反转阈值为例,通过调整基准电压VREG,可保证启动单元20中预设电压阈值Vth=1/2Vreg,从而调整输出频率占空比为50%。
如图6所示,根据本发明的一个实施例,假负载单元30包括:串联连接的第二电阻R2和第一可控开关K1,串联连接的第二电阻R2和第一可控开关K1连接在基准电压提供单元10的供电端与地之间,第一可控开关K1的控制端与第二触发器Q2的第一输出端相连。
以采用MOS管作为第一可控开关K1为例,MOS管的栅极G作为第一可控开关K1的控制端,第一可控开关K1的漏极D接地,第一可控开关K1的源极S通过第二电阻R2与第二MOS管M2的源极SS相连。继续以图5所示的基准电压提供单元10为例,则第一可控开关K1的源极S通过第二电阻R2与第二MOS管M2的源极S和第三MOS管M3的栅极G相连。在工作过程中,第二触发器Q2输出的第一控制信号QZ输入MOS管的栅极G,从而控制第一可控开关K1的通断,以调整第一电阻R2所在支路的通断,达到控制假负载单元30工作的目的。举例来说,当第一控制信号为QZ为高电平时,MOS管的漏极D和源极S导通,第二电阻R2通过MOS管接地,假负载单元30开始工作。当第一控制信号为QZ为低电平时,MOS管的漏极D和源极S截止,假负载单元30不工作。
继续参照图6,根据本发明的一个实施例,振荡器单元40包括:振荡器主电路41;第二可控开关K2,第二可控开关K2的第一端与基准电压提供单元10的供电端相连,第二可控开关M5的第二端与振荡器主电路41,第二可控开关K2的控制端与第二触发器Q2的第二输出端相连,第二可控开关K2在第二控制信号的控制下闭合或断开振荡器主电路41与基准电压提供单元10的供电端之间的连接。
具体而言,以第二可控开关K2为MOS管,基准电压提供单元10如图5所示为例,第二可控开关K2以MOS管的栅极G作为控制端,第二可控开关K2的漏极D作为第一端,连接第二MOS管M2的源极S,第二可控开关K2的源极S作为第二端,与振荡器主电路41相连。当第二控制信号为Q为低电平时,控制第二可控开关K2的漏极D和源极S截止,振荡器主电路41不工作。当第二控制信号为Q为高电平时,第二可控开关K2的漏极D和源极S导通,第二MOS管M2的源极S输出的基准电压VREG输入振荡器主电路41,振荡器主电路41开始工作。
在本发明的一个实施例中,振荡器主电路41包括:第二反相器INV2,第二反相器INV2的电源端与第二可控开关K2的第二端相连;第三反相器INV3,第三反相器INV3的电源端与第二可控开关K2的第二端相连,第三反相器INV3的输入端与第二反相器INV2的输出端相连,且具有第一节点O;第三电阻R3,第三电阻R3的一端与第一节点O相连,第三电阻R3的另一端与第二反相器INV2的输入端相连;第一电容C1,第一电容C1的一端分别与第三电阻R3的另一端和第二反相器INV2的输入端相连,第一电容C1的另一端与第三反相器INV3的输出端相连后,作为振荡器主电路41的输出端。
具体地,参见图6和图7,以第二反相器INV2和第三反相器INV3的反相器反转阈值为Vsw为例,振荡器主电路41的工作原理如下:
(1)t1阶段:假设在t=0时,启动单元20输出第二控制信号为Q为高电平,控制第二可控开关K2导通,第二反相器INV2的电源端和第三反相器INV3的电源端与基准电压提供单元10的供电端相连,基准电压VREG输入第二反相器INV2和第三反相器INV3。此时,第一电容C1尚未充电,振荡器主电路41处于初始状态,V2=Vreg,V1=V3=0。其中,V2为第一节点O的电压,V1为第二反相器INV2输入端的电压,V3为第三反相器INV3输出端即振荡器主电路41输出的CLK_OUT的电压。
在第二可控开关K2导通后,基准电压提供单元10输出的基准电压VREG通过第三电阻R3为第一电容C1充电,在此过程中,V1上升,V2下降,V3上升。随着充电时间的增加,V1的电压值不断上升,当V1达到反相器反转阈值Vsw时,第二反相器INV2导通,第三反相器INV3截止,V2=0,V3=Vreg。此时,振荡器主电路41输出CLK_OUT=Vreg。由于第一电容C1两端电压不能突变,使得V1=3/2Vreg,随后第一电容C1通过第三电阻R3进行放电,V1下降,直到V1再次低于反相器反转阈值Vsw,反相器反转进入t2阶段。
其中,t1阶段的V1表达式为:
t1阶段的周期时间t1表达式为:
(2)t2阶段:若V1通过第一电容C1放电达到反相器反转阈值Vsw,则第二反相器INV2迅速截止,第三反相器INV3迅速导通,V2=Vreg,V3=0,此时,振荡器主电路41输出CLK_OUT=0。由于第一电容C1两端电压不能突变,使得V1=-1/2Vreg,基准电压VREG再次通过第三电阻R3对第一电容C1进行充电,V1上升,直到V1电压再次高于反相器反转阈值Vsw,反相器反转,进入t1阶段。
t2阶段的V1表达式为:
t2阶段的周期时间t2表达式为:
其中,R为第三电阻R3的电阻值,C为第一电容C1的电容值。
由此,振荡器主电路41通过第一电容C1的充、放电作用实现t1阶段和t2阶段的转换,在振荡器主电路41的输出端得到方波。其中,振荡器主电路41的输出频率f表达式如下:
其中,T为振荡器主电路41的输出周期。
进一步地,上述基准电压提供单元10提供的基准电压的电压值Vreg可通过第一电阻R1的阻值调节,使得反相器反转阈值Vsw=1/2Vreg,输出频率占空比达到50%。考虑到由于工艺带来的第三电阻R3和第一电容C变化会引起振荡器主电路41输出频率的变动,本申请可通过调节第一电阻R1的阻值,来调整振荡器主电路41的输出频率f,使振荡器主电路41的最终输出频率f=1/(2.2R*C)。
在本发明的一个实施例中,第一反相器INV1的尺寸与第二反相器INV2和第三反相器INV3的尺寸保持一致。
也就是说,第一反相器INV1的尺寸与振荡器主电路41中第二反相器INV2、第三反相器INV3尺寸大小保持一致,才能得到相同的反相器反转阈值Vsw即预设电压阈值Vth,保证启动电路完毕,启动单元20将假负载单元30切换至振荡器单元40后,振荡器单元40的切入不会对基准电压提供单元10产生影响,达到快速启动该电路的目的。
综上,根据本发明实施例的低功耗振荡器电路,通过基准电压提供单元提供基准电压,启动单元根据基准电压自启动时控制假负载单元连接到基准电压提供单元的供电端,以使假负载单元进行工作,并在基准电压达到预设电压阈值时控制假负载单元与振荡器单元进行切换,以使振荡器单元进行工作。由此,该电路利用基准电压控制启动单元自启动,加速了启动电路启动过程,并通过切换假负载单元和振荡器单元的上电顺序,实现了低功耗,解决了电路启动过程中引起的异常震荡问题。
对应上述实施例,本发明还提出了一种芯片。
如图8所示,本发明实施例的芯片100包括上述的低功耗振荡器电路110。
根据本发明实施例的芯片,基于上述的低功耗振荡器电路,加速了启动电路启动过程,实现了低功耗,并解决了电路启动过程中引起的异常震荡问题,同时节省了芯片面积。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
此外,本发明实施例中所使用的“第一”、“第二”等术语,仅用于描述目的,而不可以理解为指示或者暗示相对重要性,或者隐含指明本实施例中所指示的技术特征数量。由此,本发明实施例中限定有“第一”、“第二”等术语的特征,可以明确或者隐含地表示该实施例中包括至少一个该特征。在本发明的描述中,词语“多个”的含义是至少两个或者两个及以上,例如两个、三个、四个等,除非实施例中另有明确具体的限定。
在本发明中,除非实施例中另有明确的相关规定或者限定,否则实施例中出现的术语“安装”、“相连”、“连接”和“固定”等应做广义理解,例如,连接可以是固定连接,也可以是可拆卸连接,或成一体,可以理解的,也可以是机械连接、电连接等;当然,还可以是直接相连,或者通过中间媒介进行间接连接,或者可以是两个元件内部的连通,或者两个元件的相互作用关系。对于本领域的普通技术人员而言,能够根据具体的实施情况理解上述术语在本发明中的具体含义。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种低功耗振荡器电路,其特征在于,包括基准电压提供单元、启动单元、假负载单元和振荡器单元,所述基准电压提供单元用于提供基准电压,所述启动单元根据所述基准电压自启动时控制所述假负载单元连接到所述基准电压提供单元的供电端,以使所述假负载单元进行工作,并在所述基准电压达到预设电压阈值时控制所述假负载单元与所述振荡器单元进行切换,以使所述振荡器单元进行工作。
2.根据权利要求1所述的低功耗振荡器电路,其特征在于,所述启动单元包括:
第一反相器,所述第一反相器的输入端与所述基准电压提供单元的供电端相连,所述第一反相器用于在所述基准电压达到所述预设电压阈值时进行反转;
第一触发器,所述第一触发器的输入端与所述第一反相器的输出端相连;
第二触发器,所述第二触发器的输入端与所述第一触发器的输出端相连,所述第二触发器用于分别输出第一控制信号和第二控制信号,其中,所述第一控制信号用于控制所述假负载单元是否连接到所述基准电压提供单元的供电端,所述第二控制信号用于控制所述振荡器单元是否连接到所述基准电压提供单元的供电端。
3.根据权利要求2所述的低功耗振荡器电路,其特征在于,所述第一触发器为施密特触发器,所述第二触发器为D触发器。
4.根据权利要求1-3中任一项所述的低功耗振荡器电路,其特征在于,所述基准电压提供单元包括:
电流源,所述电流源的一端用于连接供电电源;
第一MOS管,所述第一MOS管的第一端与控制端相连后,连接到所述电流源的另一端;
第二MOS管,所述第二MOS管的第一端用于连接所述供电电源,所述第二MOS管的控制端与所述第一MOS管的控制端相连;
第三MOS管,所述第三MOS管的第一端与所述第一MOS管的第二端相连,所述第三MOS管的控制端与所述第二MOS管的第二端相连后,作为所述基准电压提供单元的供电端;
第一电阻,所述第一电阻的一端与所述第三MOS管的第二端相连,所述第一电阻的另一端接地。
5.根据权利要求4所述的低功耗振荡器电路,其特征在于,所述第一电阻的阻值可调,以使所述基准电压可调。
6.根据权利要求2所述的低功耗振荡器电路,其特征在于,所述假负载单元包括:
串联连接的第二电阻和第一可控开关,所述串联连接的第二电阻和第一可控开关连接在所述基准电压提供单元的供电端与地之间,所述第一可控开关的控制端与所述第二触发器的第一输出端相连。
7.根据权利要求2所述的低功耗振荡器电路,其特征在于,所述振荡器单元包括:
振荡器主电路;
第二可控开关,所述第二可控开关的第一端与所述基准电压提供单元的供电端相连,所述第二可控开关的第二端与所述振荡器主电路,所述第二可控开关的控制端与所述第二触发器的第二输出端相连,所述第二可控开关在所述第二控制信号的控制下闭合或断开所述振荡器主电路与所述基准电压提供单元的供电端之间的连接。
8.根据权利要求7所述的低功耗振荡器电路,其特征在于,所述振荡器主电路包括:
第二反相器,所述第二反相器的电源端与所述第二可控开关的第二端相连;
第三反相器,所述第三反相器的电源端与所述第二可控开关的第二端相连,所述第三反相器的输入端与所述第二反相器的输出端相连,且具有第一节点;
第三电阻,所述第三电阻的一端与所述第一节点相连,所述第三电阻的另一端与所述第二反相器的输入端相连;
第一电容,所述第一电容的一端分别与所述第三电阻的另一端和所述第二反相器的输入端相连,所述第一电容的另一端与所述第三反相器的输出端相连后,作为所述振荡器主电路的输出端。
9.根据权利要求8所述的低功耗振荡器电路,其特征在于,所述第一反相器的尺寸与所述第二反相器和所述第三反相器的尺寸保持一致。
10.一种芯片,其特征在于,包括根据权利要求1-9中任一项所述的低功耗振荡器电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210973166.6A CN115051686B (zh) | 2022-08-15 | 2022-08-15 | 低功耗振荡器电路和芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210973166.6A CN115051686B (zh) | 2022-08-15 | 2022-08-15 | 低功耗振荡器电路和芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115051686A true CN115051686A (zh) | 2022-09-13 |
CN115051686B CN115051686B (zh) | 2022-12-16 |
Family
ID=83166807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210973166.6A Active CN115051686B (zh) | 2022-08-15 | 2022-08-15 | 低功耗振荡器电路和芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115051686B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080122548A1 (en) * | 2006-11-20 | 2008-05-29 | Samsung Electro-Mechanics Co., Ltd. | Oscillator using schmitt trigger circuit |
CN103248319A (zh) * | 2012-04-25 | 2013-08-14 | 嘉兴联星微电子有限公司 | 一种低功耗振荡电路 |
CN104124921A (zh) * | 2014-07-02 | 2014-10-29 | 浙江大学 | 基于电流模比较器的低压低功耗cmos张弛振荡器及方法 |
CN114629440A (zh) * | 2022-05-17 | 2022-06-14 | 深圳市泰德半导体有限公司 | 可编程振荡器电路及电源管理芯片 |
-
2022
- 2022-08-15 CN CN202210973166.6A patent/CN115051686B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080122548A1 (en) * | 2006-11-20 | 2008-05-29 | Samsung Electro-Mechanics Co., Ltd. | Oscillator using schmitt trigger circuit |
CN103248319A (zh) * | 2012-04-25 | 2013-08-14 | 嘉兴联星微电子有限公司 | 一种低功耗振荡电路 |
CN104124921A (zh) * | 2014-07-02 | 2014-10-29 | 浙江大学 | 基于电流模比较器的低压低功耗cmos张弛振荡器及方法 |
CN114629440A (zh) * | 2022-05-17 | 2022-06-14 | 深圳市泰德半导体有限公司 | 可编程振荡器电路及电源管理芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN115051686B (zh) | 2022-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6920570B2 (en) | Level shifter control circuit with delayed switchover to low-power level shifter | |
US20070090871A1 (en) | High voltage generation circuit and semiconductor device having the same | |
US6388479B1 (en) | Oscillator based power-on-reset circuit | |
EP2566052B1 (en) | Oscillator circuits | |
CN114374377A (zh) | 延时电路 | |
KR100724559B1 (ko) | 레벨 쉬프터 | |
KR20020026136A (ko) | 리세트 장치, 반도체 ic장치, 및 반도체 기억장치 | |
CN115589217B (zh) | Rc振荡电路 | |
CN112929009A (zh) | 一种rc张弛振荡器 | |
US6310496B1 (en) | Signal transition accelerating driver circuit for promptly driving bus line and bus driving system using the same | |
US20050140406A1 (en) | Power-on reset device | |
JPH09200019A (ja) | オートクリア回路 | |
JP2002043906A (ja) | 発振停止検出回路 | |
WO1999014857A1 (en) | Boosted voltage driver | |
US10979033B2 (en) | Current-controlled oscillator | |
CN115051686B (zh) | 低功耗振荡器电路和芯片 | |
US4283690A (en) | Low power CMOS oscillator | |
JP4159570B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
CN115425955A (zh) | 一种时钟切换电路、芯片及终端 | |
KR0168079B1 (ko) | 클럭발생장치 | |
US10826467B1 (en) | High-accuracy dual-mode free running oscillator | |
JP3742345B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
US6690245B2 (en) | Oscillation control circuit | |
CN112886956A (zh) | 上电复位信号发生装置 | |
US8884707B2 (en) | Two-delay voltage-controlled-oscillator with wide tuning range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |