CN115037404B - 一种gpu平台下的阵列信号时延补偿方法 - Google Patents

一种gpu平台下的阵列信号时延补偿方法 Download PDF

Info

Publication number
CN115037404B
CN115037404B CN202210957990.2A CN202210957990A CN115037404B CN 115037404 B CN115037404 B CN 115037404B CN 202210957990 A CN202210957990 A CN 202210957990A CN 115037404 B CN115037404 B CN 115037404B
Authority
CN
China
Prior art keywords
time delay
tail
data block
antenna
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210957990.2A
Other languages
English (en)
Other versions
CN115037404A (zh
Inventor
马宏
毛飞龙
焦义文
吴涛
杜钰
高泽夫
李超
滕飞
卢志伟
陈雨迪
周扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peoples Liberation Army Strategic Support Force Aerospace Engineering University
Original Assignee
Peoples Liberation Army Strategic Support Force Aerospace Engineering University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peoples Liberation Army Strategic Support Force Aerospace Engineering University filed Critical Peoples Liberation Army Strategic Support Force Aerospace Engineering University
Priority to CN202210957990.2A priority Critical patent/CN115037404B/zh
Publication of CN115037404A publication Critical patent/CN115037404A/zh
Application granted granted Critical
Publication of CN115037404B publication Critical patent/CN115037404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Radio Transmission System (AREA)

Abstract

本发明提出了一种GPU平台下的阵列信号时延补偿方法，能够实现高精度时延补偿的实时处理。在整数时延方面，通过数据块重叠保留思想移动采样点实现高精度整数时延补偿，既解决了数据块有效点数不足自动补零问题，又保证了数据的连续性，充分利用所有的数据，提高时延差估计的精度，进而实现高精度时延补偿；在小数时延补偿方面将信号转为频域，通过频域进行补偿合成，降低复杂度，不增加硬件开销，实现高精度时延补偿的实时处理。

Description

一种GPU平台下的阵列信号时延补偿方法
技术领域
本发明涉及通信技术领域，具体涉及一种GPU平台下的阵列信号时延补偿方法。
背景技术
多天线信号合成是解决单天线接收信噪比低的一种重要方法，它是指将多个天线组成天线阵列，阵列的排列形式有直线阵列、平面阵列、空间阵列等。对不同天线接收到同一信源的信号进行合成，从而达到提高接收信号的信噪比。天线组阵合成技术的本质就是在消除不同天线信号间的时延差后进行相干相加。由于各天线间的噪声是随机不是相关的，例如大气衰减、雨衰等，理论上使用N个天线组阵合信号的SNR是单天线接收信号的N倍。
双天线窄带信号的合成方法框图如图1所示，其中天线L为参考天线，天线1为待修正天线。天线L与天线1接收到的信号为：
Figure 215854DEST_PATH_IMAGE001
(1)
式中，
Figure 687287DEST_PATH_IMAGE002
表示天线接收信号的幅度，
Figure 69727DEST_PATH_IMAGE003
表示载波的角频率，
Figure 233992DEST_PATH_IMAGE004
为信号的相位。对
Figure 210038DEST_PATH_IMAGE005
和
Figure 219583DEST_PATH_IMAGE006
进行时延差估计，输出结果为
Figure 971376DEST_PATH_IMAGE007
。之后对天线1进行时延补偿：
Figure 40963DEST_PATH_IMAGE008
(2)
此时，两天线的时延已对齐，将
Figure 504305DEST_PATH_IMAGE009
与
Figure 317540DEST_PATH_IMAGE010
相干相加可得：
Figure 815518DEST_PATH_IMAGE011
(3)
理论上来说，合成的信号
Figure 446219DEST_PATH_IMAGE012
的信噪比为
Figure 865699DEST_PATH_IMAGE013
的2倍，但实际传输信道中，存在着各种噪声干扰，使得合成信号的信噪比小于
Figure 482625DEST_PATH_IMAGE012
信噪比的2倍。由图1可知，合成方法中的两个关键技术分别为时延估计和时延补偿，其中典型时延估计方法的精度已接近克拉美罗界，性能提升接近停滞。
时延补偿方法其主要目的是消除两路信号的时延差，将两路信号对齐，是保证合成方法精度高的关键步骤。时延又分为整数时延和小数时延，其中整数时延通常来说就是信号的采样点超前或滞后，可通过移动信号的采样点来补偿整数时延，在FPGA平台下通过移位寄存器来补偿整数时延。顾名思义，小数时延就是时延数值中的小数部分，无法通过采样点的平移实现补偿对齐，这时候就需要寻求其他小数时延的补偿方法。现有研究方案时延补偿方法流程图如图2所示。
具体地，对于整数时延补偿，现有方法是通过移动采样点来实现，适合FPGA平台下的时序处理和MATLAB读文件处理方式。这两种方式都能保证每次移动采样点后，有足够多的信号（大于等于积分长度M*512）进行后续的处理。而在GPU平台下，要满足信号合成的实时性就必须在特定时间内处理完成一定的数据量（例如在1秒之内完成与采样率数值大小一致的数据量），这就需要对数据流进行分块处理。如图3所示为数据流分块处理示意图，横坐标为时间轴。每个数据块的大小固定为M*512，每次迭代通过cudaMemcpy分别将天线1、参考天线的一个数据块传入GPU进行运算。第一次迭代时，权值时延初始化为0，因此整数时延与小数时延都为0。不需要对天线1和天线2进行采样点偏移。第二次迭代时，利用第一次迭代估计的时延值进行补偿，首先将时延取整得到整数时延。若天线1相比参考天线时延超前D个采样点，则天线1需要向前移动D个采样点实现整数时延补偿，移动之后天线1只剩M*512-D个有效数据。之后进行时延差估计，需要对天线1和参考天线做FFT运算。此时，参考天线有M*512个有效数据，而天线1只有M*512-D个有效数据。若FFT运算时点数不够，则自动进行补零操作。因此，参与FFT运算的天线1信号并非完整的M*512数据点数，而是末尾补了D个0的数据块。同理，若天线2相比参考天线时延滞后D个采样点，则天线2需要向后移动D个采样点实现整数时延补偿，移动之后天线2只剩M*512-D个有效数据。在FFT运算时同样需要进行补零操作，这就会导致时延差估计的精度降低，无法实现高精度时延补偿。
宽带信号时域合成方法都采用整数时钟移位的时延补偿方法，存在时延补偿精度低的问题。带宽越大，时延补偿精度要求越高。有文献指出，为保证合成损失小于0.1 dB，残余时延引起的整带内的相位差必须小于20°，若带宽为500 MHz，则残余时延必须小于0.11ns。设采样时钟为1280 MHz，该补偿方法的补偿精度为0.39 ns(半个时钟周期)，已不能满足要求，必须采用更高精度的小数时钟时延补偿方法。常见的小数时延补偿方法采用可调分数时延数字滤波器，通过各种最小误差准则逼近理想系统获得的有限冲击响应，主要包括基于最小均方误差(MSE)准则滤波法、拉格朗日(Lagrange)插值法和基于Farrow结构的滤波器组方法等。而分数时延数字滤波器大大增加了硬件开销和实现复杂度。
综上，现有的时延补偿方法的不足主要体现在以下几个方面：
(1)在GPU平台下，为了实现实时处理，每次处理的数据块大小固定。而整数时延补偿通过移动信号的起始采样点来实现，这将导致数据块的有效点数减少，在之后的FFT运算时会自动进行补零操作。从而使得估计时延差时没有充分利用所有的数据，导致时延差估计的精度降低，无法实现高精度时延补偿。
(2)小数时延补偿通常采用分数时延数字滤波器，而这种方法的实现复杂度高且增加了硬件开销，实现信号的实时处理难度较大。
发明内容
有鉴于此，本发明提出了一种GPU平台下的阵列信号时延补偿方法，能够实现高精度时延补偿的实时处理。
为实现上述目的，本发明的技术方案为：
本发明的一种GPU平台下的阵列信号时延补偿方法，通过数据块重叠保留思想移动采样点实现整数时延补偿；在频域进行残余小数时延以及相位补偿，通过频域进行补偿合成，其中，将宽带信号拆分成多个子带，频域合成方法采用数字延迟线进行整数时延补偿，残余的小数时延以及相位则在频域进行补偿，通过对各子带进行线性相位偏移来实现。
其中，通过对各子带进行线性相位偏移来实现小数时延补偿中，对所有子带相位差进行线性最小二乘拟合。
其中，天线X滞后参考天线时，整数时延补偿具体实现步骤如下：
第1次迭代开始，参考天线第1个数据块A1和天线X的第1个数据块B1传输到GPU片上内存，在这两个数据块前分别添加1个长度为N，数值为0的数据块，并将后续处理的地址指向数据块的最前端，然后开始时延补偿；进行时延估计，假设天线X滞后参考天线D1个采样点，则时延估计后的整数时延为D1；将参考天线数据块末尾N个数据组成数据块A1_tail，将天线X数据块末尾D1+N个数据组成数据块B1_tail，将A1_tail、B1_tail数据块拷贝至下一个积分区间；
第2次迭代开始，参考天线第2个数据块A2和天线X的第2个数据块B2传输到GPU片上内存；将上一个积分区间拷贝过来的A1_tail添加至A2的前端构成A2_new，B1_tail添加至B2的前端构成B2_new,并将后续处理的地址指向A2_new、B2_new数据块的最前端；A1_tail为A1末尾的N个数据，B1_tail为B1数据块末尾的D1+N个数据，假设天线X滞后参考天线D2个采样点，则时延估计后的整数时延为D2；将参考天线数据块末尾N个数据组成数据块A2_tail，将天线X数据块末尾D2+D1+N个数据组成数据块B2_tail，将A2_tail、B2_tail数据块拷贝至下一个积分区间，继续执行第3次迭代，不断迭代直至第N次迭代，完成整数时延补偿。
其中，天线X超前参考天线时，整数时延补偿具体实现步骤如下：
第1次迭代开始，参考天线第1个数据块A1和天线X的第1个数据块B1传输到GPU片上内存，在这两个数据块前分别添加1个长度为N，数值为0的数据块，并将后续处理的地址指向数据块的最前端，然后开始时延补偿；进行时延估计，假设天线X超前参考天线D1个采样点，则时延估计后的整数时延为-D1，将参考天线数据块末尾N个数据组成数据块A1_tail，将天线X数据块末尾-D1+N个数据组成数据块B1_tail，将A1_tail、B1_tail数据块拷贝至下一个积分区间；
第2次迭代开始，参考天线第2个数据块A2和天线X的第2个数据块B2传输到GPU片上内存；将上一个积分区间拷贝过来的A1_tail添加至A2的前端构成A2_new，B1_tail添加至B2的前端构成B2_new，并将后续处理的地址指向A2_new、B2_new数据块的最前端；假设天线X超前参考天线D2个采样点，则时延估计后的整数时延为-D2；将参考天线数据块末尾N个数据组成数据块A2_tail，将天线X数据块末尾-D2-D1+N个数据组成数据块B2_tail，将A2_tail、B2_tail数据块拷贝至下一个积分区间，继续执行第3次迭代，不断迭代直至第N次迭代，完成整数时延补偿。
其中，参考天线和天线X的数据块内存通过PCIE总线由CPU内存传输到GPU片上。
有益效果
1、本发明在整数时延方面，通过数据块重叠保留思想移动采样点实现高精度整数时延补偿，既解决了数据块有效点数不足自动补零问题，又保证了数据的连续性，充分利用所有的数据，提高时延差估计的精度，进而实现高精度时延补偿；在小数时延补偿方面将信号转为频域，通过频域进行补偿合成，降低复杂度，不增加硬件开销，实现高精度时延补偿的实时处理。2、本发明与传统时域分数时延数字滤波器方法相比，在频域进行残余小数时延以及相位补偿，通过对各子带进行线性相位偏移来实现。对所有子带相位差进行线性最小二乘拟合，可以利用所有子带的相位差信息，因此其残余时延和相位的估计精度也更高。
3、本发明在整数时延中，利用移动采样点和数据块重叠保留思想的高精度整数时延补偿方法，对天线X滞后参考天线时的高精度整数时延补偿以及天线X超前参考天线时的高精度整数时延补偿分别适用，方法适应性强。
附图说明
图1是双天线窄带信号的时域合成方法框图。
图2是现有研究方案时延补偿方法流程图。
图3是现有方法数据流分块处理示意图。
图4 是本发明GPU平台下的阵列信号高精度时延补偿方法框图。
图5 是本发明时延补偿方法流程图。
图6 是本发明天线X滞后参考天线时的高精度整数时延补偿示意图。
图7 是本发明天线X超前参考天线时的高精度整数时延补偿示意图。
图8 是本发明仿真验证中天线1与参考天线初始信号时域波形细节图（时延为2个采样点）。
图9是现有方法（FFT自动补零）迭代第30次时的补偿细节图。
图10是本发明重叠保留方法迭代第30次时的补偿细节图。
图11是本发明与现有方法迭代第30次时补偿误差对比图。
图12是迭代第30次时现有方法（FFT自动补零）补偿误差示意图。
图13是本发明迭代第30次时重叠保留方法补偿误差示意图。
图14是本发明与现有方法权值时延对比图。
图15是现有方法（FFT自动补零）迭代第1次时的拟合残差示意图。
图16是本发明重叠保留方法迭代第1次时的拟合残差示意图。
图17 是现有方法（FFT自动补零）迭代第30次时的拟合残差示意图。
图18 是本发明重叠保留方法迭代第30次时的拟合残差示意图。
具体实施方式
下面结合附图并举实施例，对本发明进行详细描述。
在GPU平台下，为了实现实时处理，现有技术中每次处理的数据块大小固定，整数时延补偿通过移动信号的起始采样点来实现，这将导致数据块的有效点数减少，在之后的FFT运算时会自动进行补零操作，从而使得估计时延差时没有充分利用所有的数据，导致时延差估计的精度降低，无法实现高精度时延补偿；小数时延补偿通常采用分数时延数字滤波器，而这种方法的实现复杂度高且增加了硬件开销，实现信号的实时处理难度较大。
本发明提出一种GPU平台下的阵列信号高精度时延补偿方法，包含整数时延补偿和小数时延补偿部分，具体如下：在整数时延方面，提出了利用移动采样点和数据块重叠保留思想的高精度整数时延补偿方法，既解决了数据块有效点数不足自动补零问题，又保证了数据的连续性。在小数时延方面，在频域进行残余小数时延以及相位补偿，通过对各子带进行线性相位偏移来实现。对所有子带相位差进行线性最小二乘拟合，可以利用所有子带的相位差信息，因此其残余时延和相位的估计精度也更高。本发明GPU平台下的阵列信号高精度时延补偿方法框图如图4所示，本发明高精度时延补偿方法流程图如图5所示。
在整数时延方面，在针对下一次迭代时，数据块的有效数据点数不足而自动补零的问题，采用数据块重叠保留的思想进行改进。
具体地，天线X滞后参考天线时的高精度整数时延补偿示意图如图6所示，具体实现步骤如下：
第1次迭代开始，参考天线第1个数据块A1（M*512个数据）和天线X的第1个数据块B1通过PCIE总线由CPU内存传输到GPU片上内存。在这两个数据块前分别添加1个长度为N，数值为0的数据块，并将后续处理的地址指向数据块的最前端（补0数据块的首地址），然后开始时延补偿。由于初始化权值时延为0，因此整数时延与小数时延都为0，此次迭代不需要进行整数时延和小数时延补偿，FFT运算的指针不需要偏移，仍为整个数据块的最前端。FFT需要的数据点数为M*512，因此天线1和参考天线的数据块的末尾N个数据未参与本次计算。之后进行时延估计，假设天线X（B1数据块）滞后参考天线（A1数据块）D1个采样点，则时延估计后的整数时延为D1。将参考天线数据块末尾N个数据组成数据块A1_tail，将天线X数据块末尾（D1+N）个数据组成数据块B1_tail，将A1_tail、B1_tail数据块拷贝至下一个积分区间。
第2次迭代开始，参考天线第2个数据块A2（M*512个数据）和天线X的第2个数据块B2通过PCIE总线由CPU内存传输到GPU片上内存。将上一个积分区间拷贝过来的A1_tail添加至A2的前端构成A2_new，B1_tail添加至B2的前端构成B2_new,并将后续处理的地址指向A2_new、B2_new数据块的最前端。A1_tail为A1末尾的N个数据，B1_tail为B1数据块末尾的（D1+N）个数据，此时B2_new（天线X）超前A2_new（参考天线）D1个采样点，实现了天线X的整数时延补偿。同时保证了数据的连续性，在之后的FFT运算时数据点数大于M*512，不需要进行自动补零。该方法在后续估计时延差时充分利用了所有的数据，提高了估计的精度。假设天线X（B2_new数据块）滞后参考天线（A2_new数据块）D2个采样点，则时延估计后的整数时延为D2。将参考天线数据块（A2_new）末尾N个数据组成数据块A2_tail，将天线X数据块（B2_new）末尾（D2+D1+N）个数据组成数据块B2_tail，将A2_tail、B2_tail数据块拷贝至下一个积分区间，继续执行第3次迭代，不断迭代直至第N次迭代，完成整数时延补偿。
天线X超前参考天线时的高精度整数时延补偿示意图如图7所示，具体实现步骤如下：
第1次迭代开始，参考天线第1个数据块A1（M*512个数据）和天线X的第1个数据块B1通过PCIE总线由CPU内存传输到GPU片上内存。在这两个数据块前分别添加1个长度为N，数值为0的数据块，并将后续处理的地址指向数据块的最前端（补0数据块的首地址），然后开始时延补偿。由于初始化权值时延为0，因此整数时延与小数时延都为0，此次迭代不需要进行整数时延和小数时延补偿，FFT运算的指针不需要偏移，仍为整个数据块的最前端。FFT需要的数据点数为M*512，因此天线1和参考天线的数据块的末尾N个数据未参与本次计算。之后进行时延估计，假设天线X（B1数据块）超前参考天线（A1数据块）D1个采样点，则时延估计后的整数时延为-D1。将参考天线数据块末尾N个数据组成数据块A1_tail，将天线X数据块末尾（-D1+N）个数据组成数据块B1_tail，将A1_tail、B1_tail数据块拷贝至下一个积分区间。
第2次迭代开始，参考天线第2个数据块A2（M*512个数据）和天线X的第2个数据块B2通过PCIE总线由CPU内存传输到GPU片上内存。将上一个积分区间拷贝过来的A1_tail添加至A2的前端构成A2_new，B1_tail添加至B2的前端构成B2_new，并将后续处理的地址指向A2_new、B2_new数据块的最前端。A1_tail为A1末尾的N个数据，B1_tail为B1数据块末尾的（-D1+N）个数据，此时B2_new（天线X）滞后A2_new（参考天线）D1个采样点，实现了天线X的整数时延补偿。同时保证了数据的连续性，在之后的FFT运算时数据点数大于M*512，不需要进行自动补零。该方法在后续估计时延差时充分利用了所有的数据，提高了估计的精度。假设天线X（B2_new数据块）超前参考天线（A2_new数据块）D2个采样点，则时延估计后的整数时延为-D2。将参考天线数据块（A2_new）末尾N个数据组成数据块A2_tail，将天线X数据块（B2_new）末尾（-D2-D1+N）个数据组成数据块B2_tail，将A2_tail、B2_tail数据块拷贝至下一个积分区间，继续执行第3次迭代，不断迭代直至第N次迭代，完成整数时延补偿。
小数时延补偿若采用可调分数时延数字滤波器，则会增加硬件开销和实现复杂度。而将信号转为频域，通过频域进行补偿合成方法可以有效解决上述问题。小数时延补偿的步骤如下：首先，将宽带信号拆分成多个子带，子带间隔决定了最大无模糊时延。例如当采样率为1280 MHz，子带数为256时，子带间隔为5 MHz，则最大无模糊时延为200 ns，大大减小了系统标校的精度要求。其次，频域合成方法采用数字延迟线进行整数时延补偿，残余的小数时延以及相位则在频域进行补偿，通过对各子带进行线性相位偏移来实现。这样，残余小数时延引起的整带内相位滑动被限制在子带范围内，大大减小了小数时延引起的合成损失。仍以上个例子进行说明，残余小数时延最大值为0.39 ns(半个时钟周期)，在500 MHz带宽内引起的相位差约为70°，而在5 MHz子带内仅为0.7°，其引起的合成损失基本可以忽略。此外，频域合成方法通过对所有子带相位差进行线性最小二乘拟合，可以利用所有子带的相位差信息，因此其残余时延和相位的估计精度也更高。
仿真验证：
利用PCAL（Phase CALibration，相位校正）信号进行性能分析，PCAL信号的频率特性具有梳状频谱特性和线性相位特性。通过在接收机链路输出端提取PCAL信号的自相位谱，可以得到PCAL信号经过整个传输链路的附加时延、相位以及非线性相位失真。
仿真参数设置如下表：
表1仿真实验参数
采样率 56M
PCAL信号带宽 24M
FFT点数 512
累加平均次数 100
步长因子 0.5
天线数 2个（天线1和参考天线）
初始时延(采样点) 天线1：2、参考天线：0
迭代次数(times) 30
如图8为天线1与参考天线初始信号的时域波形细节图（为方便比较，选取其中一段数据），可以看出天线1与参考天线的时延为2个采样点，信号未对齐。图9为现有方法（即FFT时点数不够自动补零方法）迭代30次时的补偿细节图，图10为本发明提出的重叠保留的方法迭代30次时的补偿细节图。可以看出，两种方法的天线1与参考天线都实现了对齐，且合成信号的幅度约为参考天线的2倍。图11为迭代第30次时两种方法的补偿误差（天线1补偿后信号幅度与参考天线之差）对比，进一步放大补偿误差可以得到图12(迭代第30次时现有方法（FFT自动补零）补偿误差)、图13(迭代第30次时重叠保留方法补偿误差)。由图12、图13可知，现有方法的补偿误差在10-1量级，而本发明中提出的方法补偿误差在10-7量级。图14为两种方法的权值时延（
Figure 835109DEST_PATH_IMAGE014
，
Figure 387445DEST_PATH_IMAGE015
为本次迭代计算出的时延，
Figure 559800DEST_PATH_IMAGE016
为上一次迭代是权值时延，
Figure 714838DEST_PATH_IMAGE017
为本次更新后的权值时延）随迭代次数变化的曲线。可以看出，在时延真值为2个采样点的情况下，20次迭代后，两种方法的权值时延都收敛于某一值。本发明中方法的权值时延收敛与真值2.0，现有方法的权值时延收敛于2.003。这是由于FFT时自动补零导致参与运算数据块的有效点数减少，从而使得估计时延差时没有充分利用所有的数据，导致时延差估计的精度降低，无法实现高精度时延估计与补偿补偿。得到所有子带的相位差后，需要利用线性最小二乘拟合方法来估计宽带信号的残余时延和相位。拟合直线的斜率即为残余时延，截距即为零频处的残余相位。因此，拟合的精度直接影响估计的残余时延和相位的精度，进而影响补偿对齐的精度。下面分析改进的重叠保留的方法和传统自动补零的两种方法在最小二乘拟合时的残差。
图15为现有方法迭代第1次时的拟合残差，图16为本发明中方法迭代第1次时的拟合残差。现有方法的第一次迭代，由于初始权值时延为0，因此不需要进行整数时延补偿，在FFT时也不需要进行补零操作，充分利用了所有信号数据，因此其拟合残差很小，拟合质量高。而本发明中提出的方法，在第一次迭代时，存在信号起始补100个零的步骤，导致第一次迭代时没有充分利用所有信号数据，拟合残差较大。
图17为现有方法迭代第30次时的拟合残差，图18为本发明中方法迭代第30次时的拟合残差。现有方法除第一次迭代之外，由于未进行数据的保留处理，在FFT时需要进行补零操作，因此其拟合残差较大，拟合质量差。而本发明中提出的方法，在第一次迭代之后，数据连续且充分，拟合残差小，拟合质量高。通过仿真结果可知，本发明相比现有方法，补偿误差更低，在进行多次迭代后，权值时延更加接近时延真值且拟合残差更小。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种GPU平台下的阵列信号时延补偿方法，其特征在于，通过数据块重叠保留思想移动采样点实现整数时延补偿；在频域进行残余小数时延以及相位补偿，通过频域进行补偿合成，其中，将宽带信号拆分成多个子带，频域合成方法采用数字延迟线进行整数时延补偿，残余的小数时延以及相位则在频域进行补偿，通过对各子带进行线性相位偏移来实现；
通过对各子带进行线性相位偏移来实现小数时延补偿中，对所有子带相位差进行线性最小二乘拟合；
天线X滞后参考天线时，整数时延补偿具体实现步骤如下：
第1次迭代开始，参考天线第1个数据块A1和天线X的第1个数据块B1传输到GPU片上内存，在这两个数据块前分别添加1个长度为N，数值为0的数据块，并将后续处理的地址指向数据块的最前端，然后开始时延补偿；进行时延估计，假设天线X滞后参考天线D1个采样点，则时延估计后的整数时延为D1；将参考天线数据块末尾N个数据组成数据块A1_tail，将天线X数据块末尾D1+N个数据组成数据块B1_tail，将A1_tail、B1_tail数据块拷贝至下一个积分区间；
第2次迭代开始，参考天线第2个数据块A2和天线X的第2个数据块B2传输到GPU片上内存；将上一个积分区间拷贝过来的A1_tail添加至A2的前端构成A2_new，B1_tail添加至B2的前端构成B2_new,并将后续处理的地址指向A2_new、B2_new数据块的最前端；A1_tail为A1末尾的N个数据，B1_tail为B1数据块末尾的D1+N个数据，假设天线X滞后参考天线D2个采样点，则时延估计后的整数时延为D2；将参考天线数据块末尾N个数据组成数据块A2_tail，将天线X数据块末尾D2+D1+N个数据组成数据块B2_tail，将A2_tail、B2_tail数据块拷贝至下一个积分区间，继续执行第3次迭代，不断迭代直至第N次迭代，完成整数时延补偿。
2.如权利要求1所述的方法，其特征在于，参考天线和天线X的数据块内存通过PCIE总线由CPU内存传输到GPU片上。
3.一种GPU平台下的阵列信号时延补偿方法，其特征在于，通过数据块重叠保留思想移动采样点实现整数时延补偿；在频域进行残余小数时延以及相位补偿，通过频域进行补偿合成，其中，将宽带信号拆分成多个子带，频域合成方法采用数字延迟线进行整数时延补偿，残余的小数时延以及相位则在频域进行补偿，通过对各子带进行线性相位偏移来实现；
通过对各子带进行线性相位偏移来实现小数时延补偿中，对所有子带相位差进行线性最小二乘拟合；
天线X超前参考天线时，整数时延补偿具体实现步骤如下：
第1次迭代开始，参考天线第1个数据块A1和天线X的第1个数据块B1传输到GPU片上内存，在这两个数据块前分别添加1个长度为N，数值为0的数据块，并将后续处理的地址指向数据块的最前端，然后开始时延补偿；进行时延估计，假设天线X超前参考天线D1个采样点，则时延估计后的整数时延为-D1，将参考天线数据块末尾N个数据组成数据块A1_tail，将天线X数据块末尾-D1+N个数据组成数据块B1_tail，将A1_tail、B1_tail数据块拷贝至下一个积分区间；
第2次迭代开始，参考天线第2个数据块A2和天线X的第2个数据块B2传输到GPU片上内存；将上一个积分区间拷贝过来的A1_tail添加至A2的前端构成A2_new，B1_tail添加至B2的前端构成B2_new，并将后续处理的地址指向A2_new、B2_new数据块的最前端；假设天线X超前参考天线D2个采样点，则时延估计后的整数时延为-D2；将参考天线数据块末尾N个数据组成数据块A2_tail，将天线X数据块末尾-D2-D1+N个数据组成数据块B2_tail，将A2_tail、B2_tail数据块拷贝至下一个积分区间，继续执行第3次迭代，不断迭代直至第N次迭代，完成整数时延补偿。
4.如权利要求3所述的方法，其特征在于，参考天线和天线X的数据块内存通过PCIE总线由CPU内存传输到GPU片上。
CN202210957990.2A 2022-08-11 2022-08-11 一种gpu平台下的阵列信号时延补偿方法 Active CN115037404B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210957990.2A CN115037404B (zh) 2022-08-11 2022-08-11 一种gpu平台下的阵列信号时延补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210957990.2A CN115037404B (zh) 2022-08-11 2022-08-11 一种gpu平台下的阵列信号时延补偿方法

Publications (2)

Publication Number Publication Date
CN115037404A CN115037404A (zh) 2022-09-09
CN115037404B true CN115037404B (zh) 2022-11-04

Family

ID=83131265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210957990.2A Active CN115037404B (zh) 2022-08-11 2022-08-11 一种gpu平台下的阵列信号时延补偿方法

Country Status (1)

Country Link
CN (1) CN115037404B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205659A (zh) * 2011-10-21 2014-12-10 奥普蒂斯蜂窝技术有限责任公司 阵列天线系统中的天线设备校准方法、处理装置、计算机程序、计算机程序产品和天线设备
CN106226745A (zh) * 2016-08-04 2016-12-14 武汉大学 一种基于子带处理的外辐射源雷达杂波抑制方法及装置
CN112636773A (zh) * 2020-12-18 2021-04-09 电子科技大学 基于数字频域补偿的宽带时域波束成形方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2520036B1 (en) * 2009-12-28 2018-06-06 Telefonaktiebolaget LM Ericsson (publ) Method and arrangement of delay calibration for ofdm system
CN113556188B (zh) * 2021-07-23 2022-07-19 中国电子科技集团公司第五十四研究所 一种测控天线组阵精确频率偏差估计与补偿装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205659A (zh) * 2011-10-21 2014-12-10 奥普蒂斯蜂窝技术有限责任公司 阵列天线系统中的天线设备校准方法、处理装置、计算机程序、计算机程序产品和天线设备
CN106226745A (zh) * 2016-08-04 2016-12-14 武汉大学 一种基于子带处理的外辐射源雷达杂波抑制方法及装置
CN112636773A (zh) * 2020-12-18 2021-04-09 电子科技大学 基于数字频域补偿的宽带时域波束成形方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李元杰 ; 董超 ; 牛凯."面向6G的高分辨率无线信道频域仿真方法及定位技术研究".《电子与信息学报》.2021, *

Also Published As

Publication number Publication date
CN115037404A (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
US6919839B1 (en) Synthetic aperture radar (SAR) compensating for ionospheric distortion based upon measurement of the group delay, and associated methods
CN103954938B (zh) 一种sar回波信号的多子带接收合成方法
US6914553B1 (en) Synthetic aperture radar (SAR) compensating for ionospheric distortion based upon measurement of the Faraday rotation, and associated methods
CN112684419B (zh) 基于双lfm对消的抗间歇采样转发式干扰处理方法及系统
CN103323818A (zh) 多通道合成孔径雷达系统非均匀采样奇异点的方法和装置
CN111314010B (zh) 一种多通道延时可调的fx相关器及其实现方法
CN111190197A (zh) 一种导航卫星信号质量在轨优化与保持方法
CN103338024B (zh) 天线组阵中时延的互补卡尔曼滤波装置与方法
CN114189293B (zh) 一种宽带接收阵列天线通道幅相校准方法及系统
CN112866164A (zh) 基于ofdm雷达通信一体化信号旁瓣抑制方法
Cai et al. First demonstration of RFI mitigation in the phase synchronization of LT-1 bistatic SAR
Maravic et al. Channel estimation and synchronization with sub-Nyquist sampling and application to ultra-wideband systems
CN115037404B (zh) 一种gpu平台下的阵列信号时延补偿方法
CN108768557B (zh) 一种从宽带接收信号的频域中检测延时差的方法
CN112468243B (zh) 一种测距设备零值测量方法及系统
JP2009500592A (ja) 遅延算出装置及び方法
CN102508265A (zh) 基于信号分离估计理论的卫星导航信号多径干扰抑制方法
CN110888131A (zh) 一种基于频率步进sar雷达的多通道相位补偿方法
CN117289202B (zh) 一种自适应相位差测量方法
CN108833320B (zh) 一种基于Keystone变换的宽带DS/FH信号参数估计方法及系统
JP2009500593A (ja) 遅延算出装置及び方法
CN113933803B (zh) 基于压缩采样匹配追踪重构算法的dvb-t信号无源isar成像方法及成像系统
Kostyria et al. Mathematical Models of Blocks for Compensation Multipath Distortion in Spatially Separated Passive Time-Frequency Synchronization Radio System
Yu et al. The effect of group-delay difference for wideband antenna arraying: Degradation and its solution
Wang et al. A Pseudo-Code-Aided Carrier Synchronization Method for THz Communication System

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant