CN115037295A - 锁相环电路及电子设备 - Google Patents

锁相环电路及电子设备 Download PDF

Info

Publication number
CN115037295A
CN115037295A CN202210848998.5A CN202210848998A CN115037295A CN 115037295 A CN115037295 A CN 115037295A CN 202210848998 A CN202210848998 A CN 202210848998A CN 115037295 A CN115037295 A CN 115037295A
Authority
CN
China
Prior art keywords
phase
voltage
module
output
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210848998.5A
Other languages
English (en)
Inventor
王晓帅
薛亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Valley Analog Suzhou Semiconductor Co ltd
Analogix International LLC
Original Assignee
Silicon Valley Analog Suzhou Semiconductor Co ltd
Analogix International LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Valley Analog Suzhou Semiconductor Co ltd, Analogix International LLC filed Critical Silicon Valley Analog Suzhou Semiconductor Co ltd
Priority to CN202210848998.5A priority Critical patent/CN115037295A/zh
Publication of CN115037295A publication Critical patent/CN115037295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请提供了一种锁相环电路及电子设备，该锁相环电路包括压控振荡器和分频降噪模组；压控振荡器具有第一输入端和输出端，压控振荡器的第一输入端与第一电压源电连接，压控振荡器用于将第一电压源输出的电压转换为震荡的电压；分频降噪模组具有输入端，分频降噪模组的输入端与压控振荡器的输出端电连接，分频降噪模组用于将震荡的电压进行分频和降噪后，输出回馈相位，通过分频降噪模组将震荡的电压进行分频和降噪后，输出回馈相位，从而能够达到降低噪声的目的，进而解决了解决现有方案的锁相环电路中采用小数分频时导致的噪声较大的问题。

Description

锁相环电路及电子设备
技术领域
本申请涉及锁相环技术领域，具体而言，涉及一种锁相环电路及电子设备。
背景技术
随着集成电路工艺的提升和通信技术的飞速发展，锁相环在各个领域得到了广泛的应用。在高速有线通信，射频无线通信、光纤通信以及高性能逻辑电路等领域，锁相环都占有重要的地位。锁相环分为整数模式和小数模式，整数分频模式下，锁相环的输出频率精度等于某一个参考时钟频率的倍频，但这样的频率精度远远不能满足接收机常用的通信协议。所以一般通信中都使用小数分频。小数分频的锁相环可以得到更高的输出频率精度，满足常规接收协议。但是引入小数分频，会带来额外的小数分频量化噪声。为了降低引入小数分频带来的噪声，通常会降低锁相环的带宽，但是降低带宽的后果就是锁相环本身压控振荡器的噪声会增大。目前为了折衷小数分频噪声和压控振荡器本身噪声，常规的解决办法就是使用电感电容压控振荡器，电感电容压控振荡器的噪声非常小，这样只需要降低锁相环带宽压低小数分频噪声就可以满足噪声要求。但是使用电感电容压控振荡器会带来一些额外的问题，就是电感电容压控振荡器的面积非常大，这会给芯片带来很大的成本压力。
所以亟需一种即是小数分频，且尺寸较小，同时又是低噪声的锁相环电路。
发明内容
本申请的主要目的在于提供一种锁相环电路及电子设备，以解决现有方案的锁相环电路中采用小数分频时导致的噪声较大的问题。
根据本发明实施例的一个方面，提供了一种锁相环电路，该锁相环电路包括压控振荡器和分频降噪模组；压控振荡器具有第一输入端和输出端，所述压控振荡器的第一输入端与第一电压源电连接，所述压控振荡器用于将第一电压源输出的电压转换为震荡的电压；分频降噪模组具有输入端，所述分频降噪模组的输入端与所述压控振荡器的输出端电连接，所述分频降噪模组用于将所述震荡的电压进行分频和降噪后，输出回馈相位。
可选地，所述压控振荡器还具有第二输入端，所述分频降噪模组还具有输出端，所述锁相环电路还包括鉴频鉴相器，鉴频鉴相器具有第一输入端、第二输入端和输出端，所述鉴频鉴相器的第一输入端用于输入参考相位，所述鉴频鉴相器的第二输入端与所述分频降噪模组的输出端电连接，所述鉴频鉴相器的输出端分别与第二电压源和所述压控振荡器的第二输入端电连接，所述鉴频鉴相器的用于根据所述参考相位和所述回馈相位，控制所述第二电压源对所述压控振荡器进行充电或者放电或者不干涉。
可选地，所述分频降噪模组包括分频器、相位插值器和逻辑电路，分频器具有第一输入端、第二输入端、第一输出端和第二输出端，所述分频器的第一输入端与所述压控振荡器的输出端电连接，所述分频器用于对所述震荡的电压进行分配处理；相位插值器具有第一输入端、第二输入端和输出端，所述相位插值器的第一输入端与所述分频器的第一输出端电连接，所述相位插值器的输出端与所述鉴频鉴相器的第二输入端电连接，所述相位插值器用于协助所述分频器进行分频，以降低噪声，并输出所述回馈相位；逻辑电路具有输入端、第一输出端和第二输出端，所述逻辑电路的输入端与所述分频器的第二输出端电连接，所述逻辑电路的第一输出端与所述分频器的第二输入端电连接，所述逻辑电路的第二输出端与所述相位插值器的第二输入端电连接，所述逻辑电路用于对所述分频器输出的相位进行处理，并将处理后的相位分别反馈给所述分频器和所述相位插值器。
可选地，所述锁相环电路还包括稳压模组，稳压模组与所述鉴频鉴相器的输出端电连接。
可选地，所述稳压模组包括第一稳压模块和第二稳压模块，第一稳压模块具有第一端和第二端，所述第一稳压模块的第一端与所述鉴频鉴相器的输出端电连接，所述第一稳压模块的第二端接地；第二稳压模块具有第一端和第二端，所述第二稳压模块的第一端与所述鉴频鉴相器的输出端电连接，所述第二稳压模块的第二端接地。
可选地，所述第一稳压模块为第一电容模块，所述第一电容模块的第一端与所述鉴频鉴相器的输出端电连接，所述第一电容模块的第二端接地。
可选地，所述第二稳压模块包括电阻模块和第二电容模块，所述电阻模块的第一端与所述鉴频鉴相器的输出端电连接，所述电阻模块的第二端与所述第二电容模块的第一端电连接，所述第二电容模块的第二端接地。
可选地，所述稳压模组为第三电容模块，所述第三电容模块的第一端与所述鉴频鉴相器的输出端电连接，所述第三电容模块的第二端接地。
可选地，所述锁相环电路还包括低压差线性稳压器，低压差线性稳压器具有输入端和输出端，所述低压差线性稳压器的输入端与所述第一电压源电连接，所述低压差线性稳压器的输出端与所述压控振荡器的第一输入端电连接，所述低压差线性稳压器用于过滤所述第一电压源输出的电压的噪声，并为所述压控振荡器提供稳定的电压。
根据本发明实施例的另一方面，还提供了一种电子设备，该电子设备包括权任意一种所述的锁相环电路。
在本发明实施例中，通过分频降噪模组将所述震荡的电压进行分频和降噪后，输出回馈相位，从而能够达到降低噪声的目的，进而解决了解决现有方案的锁相环电路中采用小数分频时导致的噪声较大的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的一种锁相环电路的示意图；
图2示出了根据本申请的实施例的另一种锁相环电路的示意图。
其中，上述附图包括以下附图标记：
10、压控振荡器；20、分频降噪模组；21、分频器；22、相位插值器；23、逻辑电路；30、鉴频鉴相器；40、稳压模组；41、第一稳压模块；42、第二稳压模块；50、低压差线性稳压器。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中为了降低引入小数分频带来的噪声，通常会降低锁相环的带宽，但是降低带宽的后果就是锁相环本身压控振荡器的噪声会增大，为了解决现有方案的锁相环电路中采用小数分频时导致的噪声较大的问题，本申请的一种典型的实施方式中，提供了一种锁相环电路及电子设备。
根据本申请的实施例，提供了一种锁相环电路，如图1所示，该锁相环电路包括压控振荡器10和分频降噪模组20；压控振荡器10具有第一输入端和输出端，上述压控振荡器10的第一输入端与第一电压源VCC1电连接，上述压控振荡器10用于将第一电压源VCC1输出的电压转换为震荡的电压；分频降噪模组20具有输入端，上述分频降噪模组20的输入端与上述压控振荡器10的输出端电连接，上述分频降噪模组20用于将上述震荡的电压进行分频和降噪后，输出回馈相位。
上述锁相环电路种，通过分频降噪模组20将上述震荡的电压进行分频和降噪后，输出回馈相位，从而能够达到降低噪声的目的，进而解决了解决现有方案的锁相环电路中采用小数分频时导致的噪声较大的问题。
在本申请的一种实施例中，如图1所示，上述压控振荡器10还具有第二输入端，上述分频降噪模组20还具有输出端，上述锁相环电路还包括鉴频鉴相器30，鉴频鉴相器30具有第一输入端、第二输入端和输出端，上述鉴频鉴相器30的第一输入端用于输入参考相位，上述鉴频鉴相器30的第二输入端与上述分频降噪模组20的输出端电连接，上述鉴频鉴相器30的输出端分别与第二电压源VCC2和上述压控振荡器10的第二输入端电连接，上述鉴频鉴相器30的用于根据上述参考相位和上述回馈相位，控制上述第二电压源VCC2对上述压控振荡器10进行充电或者放电或者不干涉。鉴频鉴相器30通过比较参考相位和上述回馈相位，来控制第二电压源VCC2对压控振荡器10的动作，即对上述压控振荡器10进行充电或者放电或者不干涉，在上述参考相位和上述回馈相位相同的情况下，控制第二电压源VCC2不对压控振荡器10进行干涉，如果VCO输出频率低于第一预定频率，第一电压源VCC1就对VC处充电，从而让VCO频率升高，如果VCO输出频率高于第二预定频率，那么第一电压源VCC1就对VC处放电，从而让VCO频率降低，第二预定频率大于第一预定频率。
在本申请的一种实施例中，如图1所示，上述分频降噪模组20包括分频器21、相位插值器22和逻辑电路23，分频器21具有第一输入端、第二输入端、第一输出端和第二输出端，上述分频器21的第一输入端与上述压控振荡器10的输出端电连接，上述分频器21用于对上述震荡的电压进行分配处理；相位插值器22具有第一输入端、第二输入端和输出端，上述相位插值器22的第一输入端与上述分频器21的第一输出端电连接，上述相位插值器22的输出端与上述鉴频鉴相器30的第二输入端电连接，上述相位插值器22用于协助上述分频器21进行分频，以降低噪声，并输出上述回馈相位；逻辑电路23具有输入端、第一输出端和第二输出端，上述逻辑电路23的输入端与上述分频器21的第二输出端电连接，上述逻辑电路23的第一输出端与上述分频器21的第二输入端电连接，上述逻辑电路23的第二输出端与上述相位插值器22的第二输入端电连接，上述逻辑电路23用于对上述分频器21输出的相位进行处理，并将处理后的相位分别反馈给上述分频器21和上述相位插值器22。相位插值器22和分频器21共同承担分频任务，这样等效的小数分频的量化噪声会降低，这样会降低小数分频噪声，因为小数分频噪声得到得了有效降低。X为逻辑电路23给到分频器21的控制字，Y为逻辑电路23给到相位插值器22的控制字，CLK为分频器将输出时钟Fout，转换为给到逻辑电路的时钟。
具体地，如图1所示，逻辑电路23为误差反馈调制器(即EFM，Error Feedbacksigma-delta Modulator)，误差反馈调制器用于将输入7位控制整数分频的数字，和21位控制小数分频的数字，进行调制处理之后，输出多个数字结果，例如数字结果为50、50.2，则将50反馈给分频器21，将50.2反馈给相位插值器22。
在本申请的一种实施例中，如图1所示，上述锁相环电路还包括稳压模组40，稳压模组40与上述鉴频鉴相器30的输出端电连接。稳压模组40用于稳压。
在本申请的一种实施例中，上述稳压模组40包括第一稳压模块41和第二稳压模块42，第一稳压模块41具有第一端和第二端，上述第一稳压模块41的第一端与上述鉴频鉴相器30的输出端电连接，上述第一稳压模块41的第二端接地；第二稳压模块42具有第一端和第二端，上述第二稳压模块42的第一端与上述鉴频鉴相器30的输出端电连接，上述第二稳压模块42的第二端接地。第一稳压模块41和第二稳压模块42均用于稳压。
在本申请的一种实施例中，如图1所示，上述第一稳压模块41为第一电容模块C1，上述第一电容模块C1的第一端与上述鉴频鉴相器30的输出端电连接，上述第一电容模块C1的第二端接地。第一电容模块C1用于稳压。
在本申请的一种实施例中，如图1所示，上述第二稳压模块42包括电阻模块R1和第二电容模块C2，上述电阻模块R1的第一端与上述鉴频鉴相器30的输出端电连接，上述电阻模块R1的第二端与上述第二电容模块C2的第一端电连接，上述第二电容模块C2的第二端接地。电阻模块R1和第二电容模块C2用于稳压。
在本申请的一种实施例中，如图2所示，上述稳压模组40为第三电容模块C3，上述第三电容模块C3的第一端与上述鉴频鉴相器30的输出端电连接，上述第三电容模块C3的第二端接地。第三电容模块C3用于稳压。
在本申请的一种实施例中，如图1所示，上述锁相环电路还包括低压差线性稳压器50，低压差线性稳压器50具有输入端和输出端，上述低压差线性稳压器50的输入端与上述第一电压源VCC1电连接，上述低压差线性稳压器50的输出端与上述压控振荡器10的第一输入端电连接，上述低压差线性稳压器50用于过滤上述第一电压源VCC1输出的电压的噪声，并为上述压控振荡器10提供稳定的电压。通过过滤第一电压源VCC1输出的电压的噪声，从而为上述压控振荡器10提供稳定的电压。
上述锁相环电路工作原理：如图1所示，当锁相环电路工作时，鉴频鉴相器30比较参考相位25M同另一路回馈相位，控制第二电压源VCC2的充放电，接着充放电电荷通过稳压模组滤波，得到一个相对稳定的电压VC，VC控制压控振荡器10得到稳定输出时钟Fout，Fout经过逻辑电路23控制的相位插值器22和分频器21分频，得到回馈相位Ffb，当Ffb和参考相位25M同频同相位时候，锁相环电路锁定。
根据本发明实施例的另一方面，还提供了一种电子设备，该电子设备包括权任意一种上述的锁相环电路。通过分频降噪模组将上述震荡的电压进行分频和降噪后，输出回馈相位，从而能够达到降低噪声的目的，进而解决了解决现有方案的锁相环电路中采用小数分频时导致的噪声较大的问题。
需要说明的是，上述的电连接可以是直接电连接，也可以是间接电连接，直接电连接就是指两个器件直接连接，间接电连接就是指相连接的A与B之间还连接有其余类似电容、电阻等器件。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的锁相环电路，通过分频降噪模组将上述震荡的电压进行分频和降噪后，输出回馈相位，从而能够达到降低噪声的目的，进而解决了解决现有方案的锁相环电路中采用小数分频时导致的噪声较大的问题。
2)、本申请的电子设备，通过分频降噪模组将上述震荡的电压进行分频和降噪后，输出回馈相位，从而能够达到降低噪声的目的，进而解决了解决现有方案的锁相环电路中采用小数分频时导致的噪声较大的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种锁相环电路，其特征在于，包括：
压控振荡器，具有第一输入端和输出端，所述压控振荡器的第一输入端与第一电压源电连接，所述压控振荡器用于将第一电压源输出的电压转换为震荡的电压；
分频降噪模组，具有输入端，所述分频降噪模组的输入端与所述压控振荡器的输出端电连接，所述分频降噪模组用于将所述震荡的电压进行分频和降噪后，输出回馈相位。
2.根据权利要求1所述的锁相环电路，其特征在于，所述压控振荡器还具有第二输入端，所述分频降噪模组还具有输出端，所述锁相环电路还包括：
鉴频鉴相器，具有第一输入端、第二输入端和输出端，所述鉴频鉴相器的第一输入端用于输入参考相位，所述鉴频鉴相器的第二输入端与所述分频降噪模组的输出端电连接，所述鉴频鉴相器的输出端分别与第二电压源和所述压控振荡器的第二输入端电连接，所述鉴频鉴相器的用于根据所述参考相位和所述回馈相位，控制所述第二电压源对所述压控振荡器进行充电或者放电或者不干涉。
3.根据权利要求2所述的锁相环电路，其特征在于，所述分频降噪模组包括：
分频器，具有第一输入端、第二输入端、第一输出端和第二输出端，所述分频器的第一输入端与所述压控振荡器的输出端电连接，所述分频器用于对所述震荡的电压进行分配处理；
相位插值器，具有第一输入端、第二输入端和输出端，所述相位插值器的第一输入端与所述分频器的第一输出端电连接，所述相位插值器的输出端与所述鉴频鉴相器的第二输入端电连接，所述相位插值器用于协助所述分频器进行分频，以降低噪声，并输出所述回馈相位；
逻辑电路，具有输入端、第一输出端和第二输出端，所述逻辑电路的输入端与所述分频器的第二输出端电连接，所述逻辑电路的第一输出端与所述分频器的第二输入端电连接，所述逻辑电路的第二输出端与所述相位插值器的第二输入端电连接，所述逻辑电路用于对所述分频器输出的相位进行处理，并将处理后的相位分别反馈给所述分频器和所述相位插值器。
4.根据权利要求2所述的锁相环电路，其特征在于，所述锁相环电路还包括：
稳压模组，与所述鉴频鉴相器的输出端电连接。
5.根据权利要求4所述的锁相环电路，其特征在于，所述稳压模组包括：
第一稳压模块，具有第一端和第二端，所述第一稳压模块的第一端与所述鉴频鉴相器的输出端电连接，所述第一稳压模块的第二端接地；
第二稳压模块，具有第一端和第二端，所述第二稳压模块的第一端与所述鉴频鉴相器的输出端电连接，所述第二稳压模块的第二端接地。
6.根据权利要求5所述的锁相环电路，其特征在于，所述第一稳压模块为第一电容模块，所述第一电容模块的第一端与所述鉴频鉴相器的输出端电连接，所述第一电容模块的第二端接地。
7.根据权利要求5所述的锁相环电路，其特征在于，所述第二稳压模块包括电阻模块和第二电容模块，所述电阻模块的第一端与所述鉴频鉴相器的输出端电连接，所述电阻模块的第二端与所述第二电容模块的第一端电连接，所述第二电容模块的第二端接地。
8.根据权利要求4所述的锁相环电路，其特征在于，所述稳压模组为第三电容模块，所述第三电容模块的第一端与所述鉴频鉴相器的输出端电连接，所述第三电容模块的第二端接地。
9.根据权利要求1所述的锁相环电路，其特征在于，所述锁相环电路还包括：
低压差线性稳压器，具有输入端和输出端，所述低压差线性稳压器的输入端与所述第一电压源电连接，所述低压差线性稳压器的输出端与所述压控振荡器的第一输入端电连接，所述低压差线性稳压器用于过滤所述第一电压源输出的电压的噪声，并为所述压控振荡器提供稳定的电压。
10.一种电子设备，其特征在于，包括：权利要求1至9中任意一项所述的锁相环电路。
CN202210848998.5A 2022-07-19 2022-07-19 锁相环电路及电子设备 Pending CN115037295A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210848998.5A CN115037295A (zh) 2022-07-19 2022-07-19 锁相环电路及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210848998.5A CN115037295A (zh) 2022-07-19 2022-07-19 锁相环电路及电子设备

Publications (1)

Publication Number Publication Date
CN115037295A true CN115037295A (zh) 2022-09-09

Family

ID=83129545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210848998.5A Pending CN115037295A (zh) 2022-07-19 2022-07-19 锁相环电路及电子设备

Country Status (1)

Country Link
CN (1) CN115037295A (zh)

Similar Documents

Publication Publication Date Title
US7236024B2 (en) Configurable circuit structure having reduced susceptibility to interference when using at least two such circuits to perform like functions
US7078948B2 (en) Low-pass filter, feedback system, and semiconductor integrated circuit
US8854094B2 (en) Phase locked loop
CN101682296A (zh) 扩展频谱控制pll电路及其启动方法
CN104067520A (zh) 时钟发生器
CN101783679A (zh) 锁相环电路
US7504893B2 (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
CN101183871B (zh) 输入时钟转换为高频时钟的实现方法及锁相环装置
US8692595B1 (en) Transceiver circuitry with multiple phase-locked loops
US6597250B2 (en) Low-noise and rapid response frequency synthesizer, and corresponding frequency synthesizing method
CN218006229U (zh) 锁相环电路及电子设备
CN205356307U (zh) 一种短波接收机的频率合成器
CN115037295A (zh) 锁相环电路及电子设备
US6853224B2 (en) Method and device for improving efficiency of frequency synthesizer
US9294104B2 (en) Phase-locked loop circuit with improved performance
CN112840569A (zh) 具有直接前馈电路的锁相环路(pll)
US7276983B2 (en) Frequency synthesizer with on-chip inductor
JP6503671B2 (ja) Ｐｌｌ回路、集積回路装置、電子機器及び移動体
US20120286391A1 (en) Semiconductor circuit
CN110572151B (zh) 一种锁相环电路
CN103973302B (zh) 用于锁相环的设备和方法
CN107113002B (zh) 振荡器校准
CN214101326U (zh) 基于峰值检测的时钟电路和芯片
CN217116068U (zh) 一种改善小步进频率源整数边界杂散的装置
US8791732B2 (en) Phase locked loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination