CN115036212A - 用于沟槽的原位掺杂的多晶硅填充料 - Google Patents
用于沟槽的原位掺杂的多晶硅填充料 Download PDFInfo
- Publication number
- CN115036212A CN115036212A CN202210650341.8A CN202210650341A CN115036212A CN 115036212 A CN115036212 A CN 115036212A CN 202210650341 A CN202210650341 A CN 202210650341A CN 115036212 A CN115036212 A CN 115036212A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- doped polysilicon
- trench
- doped
- fill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 150
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 150
- 238000011065 in-situ storage Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000008021 deposition Effects 0.000 claims description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 16
- 229910052796 boron Inorganic materials 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 9
- 239000003085 diluting agent Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims 10
- 239000000203 mixture Substances 0.000 claims 4
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 7
- 238000011049 filling Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Abstract
本发明涉及一种用于沟槽的原位掺杂的多晶硅填充料。一种制造集成电路(IC)的方法(100)包括在半导体衬底中刻蚀(101)沟槽，所述沟槽具有≥5的纵横比(AR)和≥10μm的沟槽深度。沿着沟槽的壁形成(102)电介质内衬以形成电介质为内衬的沟槽。将原位掺杂的多晶硅沉积(104)到沟槽中以形成电介质为内衬、填充多晶硅的沟槽，该沟槽具有掺杂的多晶硅填充料在其中。在完成制造IC之后，掺杂的多晶硅填充料基本上是无孔的多晶硅并具有≤100ohms/sq的25℃的薄层电阻。该方法能够包括在沉积多晶硅之前在电介质内衬的底部刻蚀(103)开口，以提供到半导体衬底的欧姆接触。
Description
本申请是于2015年12月14日提交的名称为“用于沟槽的原位掺杂的多晶硅填充料”的中国专利申请201510923463.X的分案申请。
技术领域
所公开的实施例涉及集成电路(IC)的掺杂的多晶硅填充的沟槽。
背景技术
芯片上的有源器件通常被称为场区的区域隔开，在所述场区中，形成隔离结构。用于隔离的局部硅氧化(LOCOS)工艺的一种替代被称为沟槽隔离。一些沟槽工艺涉及掺杂的多晶硅填充料，如当需要在多晶硅填充料与半导体衬底之间进行欧姆接触时。
在一种具有掺杂的多晶硅填充料的沟槽布置中，使用两步骤注入多晶硅填充工艺。如通过反应离子蚀刻(RIE)在衬底中形成沟槽，以电介质内衬(如，热的氧化硅)作为沟槽的内衬，并且具有内衬的沟槽随后由多晶硅填充料填充。随后能够掺杂多晶硅填充料材料，通常是在热注入活性步骤之后通过离子注入进行。
发明内容
提供此发明内容以简化方式介绍所公开概念的简要选择，这些概念在下面包括提供有附图的具体实施方式中被进一步描述。此发明内容并不旨在限制所要求保护的主题的范围。
所公开的实施例认识到常规两步骤沉积及随后的离子注入提供沟槽的掺杂的多晶硅填充料造成孔隙和电路布置的更高衬底接触电阻，在退火期间，该孔隙能够在沟槽内迁移(migrate)，导致可靠性问题，并且在所述电路布置中，沟槽包括穿过电介质内衬的底部孔并且掺杂的多晶硅接触半导体衬底。另外，由于多晶硅填充料被常规非掺杂沉积，因此需要额外注入步骤进行掺杂。
所公开的实施例描述一种用于沟槽填充的原位掺杂的多晶硅以形成电介质为内衬、填充多晶硅的沟槽(多晶硅填充的沟槽)，其中所述沟槽具有掺杂的多晶硅填充料在其中。在晶片制造完成之后，最终的集成电路(IC)中的掺杂的多晶硅填充料通常基本上是无孔的多晶硅。正如本文所使用的，术语“多晶硅空洞”指电介质为内衬的多晶硅填充的沟槽的多晶硅填充料内的空隙或空腔区域，该区域能够沿电介质内衬或在多晶硅填充料内，具有至少一个尺寸(至少0.3μm长)，通常为v形空洞(参见如下所述的图3A中的空洞)。本文所用的术语“基本上是无孔的”指IC上的多个电介质为内衬、多晶硅填充的沟槽的至少90％就其体积而言是无孔的，这根据横截面扫描电子显微术(X-SEM)是可确定的，其中，多晶硅填充的沟槽具有≥10μm的深度和≥5的纵横比。
附图说明
现在将参考附图，所述附图未按比例绘制，其中：
图1是示出根据一个示例实施例制造集成电路(IC)的一个示例方法的步骤的流程图，该方法包括形成用于多晶硅填充的沟槽的沟槽填充的原位掺杂的多晶硅。
图2A是根据一个示例实施例的示例IC的示意剖视图，该IC包括所公开的多晶硅填充的沟槽。
图2B是根据一个示例实施例的示例IC的示意剖视图，该IC包括所公开的多晶硅填充的沟槽，该沟槽在电介质内衬底部具有开口以在沟槽中的掺杂的多晶硅填充料和半导体衬底之间提供欧姆接触。
图3A是具有可见v形空洞的常规多晶硅填充的沟槽的X-SEM扫描图像，其中，在通过硼离子注入工艺进行多晶硅沉积以及掺杂物活化步骤之后掺杂沟槽。
图3B是根据一个示例实施例的具有所公开的多晶硅填充的沟槽的所公开的测试结构的X-SEM扫描图像，其中该沟槽具有模拟产品特征的变化的沟槽开口/宽度，其中，使用所公开的原位硼掺杂多晶硅沉积工艺形成变化的沟槽开口/宽度，其中，能够看到，掺杂的多晶硅填充料基本上是无孔的多晶硅。
具体实施方式
参考附图描述示例实施例，其中，使用相同附图标记标出相似或等同元素。动作或事件的所示顺序不应被理解为限制，因为一些动作或事件可以以不同顺序发生和/或与其他动作或事件同时发生。此外，实现根据本公开的方法可能不需要一些所示动作或事件。
图1是示出根据一个示例实施例制造IC的一种示例方法100的步骤的流程图，该IC包括用于沟槽填充的原位掺杂的多晶硅以形成多晶硅填充的沟槽。步骤101包括在半导体衬底中刻蚀沟槽，该沟槽具有≥5的纵横比(AR)和≥10μm的沟槽深度。沟槽深度能够在20μm和50μm之间。在一个具体实施例中，半导体表面处的沟槽开口尺寸能够是从2.35μm至2.85μm，并且沟槽深度约25μm至30μm。
半导体衬底能够是大块半导体衬底或能够包括大块衬底材料上的外延层。半导体衬底和/或半导体表面能够包括硅、硅锗或其他半导体材料，如，砷化镓(GaAs)、磷化铟(InP)或碳化硅(SiC)。一个具体布置是硅衬底上的硅/锗(SiGe)半导体表面。刻蚀通常包括反应离子蚀刻(RIE)。
步骤102包括沿着沟槽的壁形成共形电介质内衬以提供电介质为内衬的沟槽。所述形成能够包括热或沉积工艺或这种工艺的组合。例如，在一个具体实施例中，电介质层包括氧化硅并且使用热的2.5kA氧化硅层工艺和随后的沉积亚大气压CVD(SACVD)工艺形成，以提供约5kA厚的氧化硅层。
对于电路布置，其中，沟槽需要底部孔通过原位掺杂的多晶硅的电介质内衬以接触半导体衬底，如能够使沟槽从顶侧(电路侧)欧姆接触衬底，方法100能够进一步包括步骤103，其包括选择性地刻蚀电介质内衬以在原位掺杂的多晶硅沉积(步骤104)之前在电介质内衬的底部形成开口，从而在随后沉积的掺杂多晶硅填充料和半导体衬底之间提供欧姆接触。半导体衬底能够是硼掺杂并且掺杂的多晶硅是硼掺杂的，或在另一种布置中，半导体衬底能够是n型掺杂并且掺杂的多晶硅填充料是n型掺杂的。
步骤104包括将原位掺杂的多晶硅沉积在电介质为内衬的沟槽中以形成其中具有掺杂的多晶硅填充料的多晶硅填充的沟槽。在制造IC完成之后，掺杂的多晶硅填充料基本上是无孔的多晶硅并且具有≤100欧姆/平方(ohm/sq)的25℃薄层电阻。
所述沉积能够包括多步骤沉积，其包括初始无掺杂的多晶硅部分、随后掺杂的多晶硅部分、随后最终无掺杂的多晶硅部分(其可以被称为覆盖层)。一个具体的示例是约3kA厚的无掺杂的多晶硅、随后约1kA厚的原位掺杂的多晶硅、之后约14kA厚的无掺杂的多晶硅覆盖层。夹在无掺杂的多晶硅层之间的掺杂的多晶硅层有助于避免掺杂物沿着沟槽侧壁向外扩散到电介质内衬材料(如，氧化硅)中。随着多晶硅大致沉积在晶片的两侧，覆盖层可以随后通过在晶片的前表面上进行化学机械研磨或抛光(CMP)并且通过在晶片背侧上进行背侧多晶硅剥离而去除。另一个实施例包括连续的单步骤多晶硅沉积，但是与上述夹层布置中的掺杂的多晶硅层中的掺杂水平相比，其具有更低的掺杂物浓度。
所述沉积能够包括在550℃至650℃范围的沉积温度和100mTorr至400mTorr范围的压强下利用硅烷气体的低压化学汽相淀积(LPCVD)。该温度范围通常为555℃至625℃，并且该压强范围通常为从250mTorr至350mTorr。
对于硼掺杂的多晶硅，所述沉积能够包括以5至30sccm的流量范围流动BCl3气体以及流动至少一种稀释气体，使得BCl3气体被稀释为在体积上小于或等于10％的沉积室中的气体。稀释气体能够包括H2。例如，已经认识到，当电介质内衬材料包括氧化硅时，100％的BCl3通常导致电介质内衬材料侵袭。一个具体沉积工艺使用3％的BCl3(97％的H2)，并且另一个工艺使用0.5％的BCl3(99.5％的H2)。稀释气体还能够是其他气体，如，N2或Ar。
方法100能够进一步包括以900℃与1150℃之间的温度退火多晶硅填充的沟槽。能够使用在900℃至1100℃的温度下的火炉退火达10至65分钟，或以900℃与1100℃之间的温度快速热退火(RTA)约30至60秒。在通过完成制造IC的多晶硅填充的沟槽的退火之后，掺杂的多晶硅填充料大体上是无孔的多晶硅。
对于在IC制造过程完成之后的IC，掺杂的多晶硅填充料通常具有1x1018cm-3与5x1021cm-3之间的平均掺杂物浓度和≤50ohms/sq的25℃薄层电阻。多晶硅填充的沟槽能够是IC上的沟槽隔离结构，或包括沟槽电容器、场板或环的其他沟槽结构。
图2A是根据一个示例实施例的示例CMOS IC 200的示意剖视图，其包括已公开的多晶硅填充的沟槽240a、240b、240c。IC 200包括半导体衬底205，其示为具有功能性电路系统的p衬底，该功能性电路系统被示为形成在半导体衬底205上以及半导体衬底205中的功能性电路系统块218。示出的NMOS晶体管220和PMOS晶体管230能够与其他CMOS电路系统以及被配置以执行电路功能的双极晶体管(用于BiCMOS电路)、电阻器和电容器一同包括在功能性电路系统块218中。PMOS晶体管230被示为形成在n阱215中。
NMOS晶体管220包括栅极电介质222上的栅电极221和形成在半导体衬底205中的漏极223和源极224。PMOS晶体管230包括栅极电介质232上的栅电极231和形成在半导体衬底205中的漏极234和源极233。接触金属245被示出通过所示前金属电介质235中的孔提供接触。
半导体衬底205中的多晶硅填充的沟槽240a、240b、240c，如，在所示的NMOS晶体管220和PMOS晶体管230之间，提供电隔离。电介质内衬示为241并且掺杂的多晶硅填充料示为242。掺杂的多晶硅填充料242的25℃薄层电阻≤100ohm/sq，并且示为240a、240b、240c的多个多晶硅填充的沟槽240的AR≥5，而沟槽深度≥10μm。掺杂的多晶硅填充料242基本上为无孔的多晶硅。如上所述，本文所用的“基本上是无孔的”指IC上的多个电介质为内衬的多晶硅填充的沟槽的体积的至少90％是无孔的，其根据使用X-SEM获得的横截面图像可确定，其中，电介质为内衬的多晶硅填充的沟槽240a、240b、240c具有≥10μm的深度并且AR≥5。
图2B是根据一个示例实施例的示例IC 250的示意剖视图，该IC包括已公开的多晶硅填充的沟槽240a’和240c’，所述沟槽240a’和240c’在共形的电介质内衬241底部具有开口243，以在沟槽中的掺杂的多晶硅填充料242和半导体衬底205之间提供欧姆接触。接触金属245被示为接触多晶硅填充的沟槽240a’和240c’中的掺杂的多晶硅填充料242。在此实施例中，掺杂的多晶硅填充料242是硼掺杂的，以提供到被示为是p(硼)掺杂的半导体衬底的欧姆接触。
示例
所公开的实施例由下列具体示例进一步示出，所述示例不应当被理解为以任何方式限制本公开的范围或内容。
图3A是具有可见的v形空洞的常规多晶硅填充的沟槽的X-SEM扫描图像，其中，在已知的硼离子注入工艺之后的多晶硅沉积和随后的掺杂物活化步骤之后形成所述空洞。通过反应离子蚀刻(RIE)形成沟槽、由热生长氧化硅电介质作为沟槽的内衬，并且随后非掺杂的多晶硅的薄层(～2kA)先在火炉中沉积，并且在多晶硅沉积之后，晶片随后在离子注入工具上被处理以获得到沟槽的呈角度的注入。在注入步骤完成之后，晶片被拿回火炉以获得更厚的非掺杂的多晶硅(～12至14kA)以完全填充沟槽。在沉积/注入/沉积过程之后，晶片被高温退火，以活化沟槽中的掺杂物并且使掺杂物扩散，使得掺杂物在沟槽中均匀分布。对于在多晶硅的硼注入之后具有相对低的DT的工艺，如图所示，在每个沟槽中趋于形成至少一个空洞，尤其是对于相对小的沟槽宽度(例如，<3μm)和深的沟槽深度(例如，>20μm)。
图3B是根据一个示例实施例的具有所公开的多晶硅填充的沟槽的测试结构的X-SEM扫描图像，该沟槽具有变化的沟槽开口/宽度尺寸以模拟产品特征，其中使用所公开的原位硼掺杂多晶硅沉积工艺形成变化的沟槽开口/宽度，其中，掺杂的多晶硅填充料基本上是无孔的多晶硅。RIE形成沟槽、热生长氧化硅电介质作为沟槽的内衬，并且如上所述填充沟槽，除了不是离子注入多晶硅，而且通过所公开的原位硼多晶硅沉积掺杂多晶硅。在多晶硅沉积之后而在化学机械研磨(CMP)之前获取X-SEM。沟槽开口从2.45μm至2.85μm变化，并且沟槽深度保持在28μm。
图3B中所示的不同的沟槽宽度(开口)具有从左至右增加的尺寸。由于X-SEM与正隔离的电介质和正电导通的多晶硅填充料形成对比，电介质内衬被示为黑色。沟槽之间的硅中的水平定向特征是由于来自SEM中的样本裂开导致的，并且应当忽略。多晶硅在整个测试结构的顶部。所提供的插图示出2.65μm的标称沟槽开口(其具有完全多晶硅填充并且没有空洞示出)，并且内衬氧化硅的底部可选地被选择性刻蚀，以允许硼掺杂的多晶硅填充料欧姆接触p衬底。
能够使用所公开的实施例形成半导体芯片，该芯片可以集成到各种组件流中以形成各种不同的装置和相关产品。该半导体芯片可以包括在其中的各种元件和/或其上的层，包括阻挡层、电介质层、器件结构、有源元件和无源元件，包括源极区域、漏极区域、位线、基极、发射极、集电极、导线、导电通孔等。此外，该半导体芯片能够由各种工艺形成，包括双极的、绝缘栅双极型晶体管(IGBT)、CMOS、BiCMOS、MEMS。
本公开所涉及的本领域技术人员将了解到许多其他实施例和实施例的变体在所要求保护的发明的范围内是可能的，并且可以在不偏离本公开的范围的情况下对所描述的实施例进行进一步的增加、删除、替换和修改。
Claims (26)
1.一种制造集成电路即IC的方法，所述方法包括：
在半导体衬底中刻蚀沟槽，所述沟槽具有范围从2.35μm至2.85μm的宽度和范围从25μm至30μm的深度；
沿着所述沟槽的壁形成电介质内衬以形成电介质为内衬的沟槽，以及
将原位掺杂的多晶硅沉积到所述沟槽中以形成电介质为内衬、填充多晶硅的沟槽，所述电介质为内衬、填充多晶硅的沟槽具有掺杂的多晶硅填充料，所述沉积包括多步骤沉积，所述多步骤沉积包括初始无掺杂的多晶硅部分、随后掺杂的多晶硅部分、随后最终无掺杂的多晶硅部分。
2.根据权利要求1所述的方法，其中所述原位掺杂的多晶硅是用三氯化硼(BCl3)气体原位掺杂的。
3.根据权利要求1所述的方法，其中所述原位掺杂的多晶硅是使用3％的BCl3和97％的H2、N2或Ar的气体混合物原位掺杂的。
4.根据权利要求1所述的方法，其中所述原位掺杂的多晶硅是使用0.5％的BCl3和99.5％的H2、N2或Ar的气体混合物原位掺杂的。
5.根据权利要求1所述的方法，其中，所述掺杂的多晶硅填充料具有5x1018cm-3与1x1021cm-3之间的平均掺杂物浓度和小于或等于50欧姆/平方的25℃的薄层电阻。
6.根据权利要求1所述的方法，其中，在完成所述IC的所述制造之后，所述掺杂的多晶硅填充料基本上是无孔的并具有小于或等于100欧姆/平方的25℃的薄层电阻。
7.根据权利要求1所述的方法，其中所述初始无掺杂的多晶硅部分形成的厚度为300nm，所述掺杂的多晶硅部分形成的厚度为100nm，所述最终无掺杂的多晶硅部分形成的厚度为1.4μm。
8.根据权利要求1所述的方法，进一步包括在所述沉积之前在所述电介质内衬的底部部分刻蚀开口以提供用于所述掺杂的多晶硅填充料和所述半导体衬底之间的欧姆接触的开口。
9.根据权利要求1所述的方法，其中所述半导体衬底是硼掺杂的，并且所述掺杂的多晶硅填充料是硼掺杂的。
10.根据权利要求1所述的方法，其中所述沉积包括以从5至30标准立方厘米/分钟即从5至30sccm的流量范围流动BCl3气体以及至少一种稀释气体，使得所述BCl3气体被稀释为在体积上小于10％。
11.根据权利要求10所述的方法，其中所述稀释气体包括H2。
12.根据权利要求1所述的方法，其中所述沉积使用550℃至650℃范围的温度和100毫托即100mTorr至400mTorr范围的压强。
13.根据权利要求1所述的方法，进一步包括以900℃和1150℃之间的温度退火所述多晶硅填充的沟槽。
14.一种集成电路，即IC，包括：
半导体衬底；以及
在所述半导体衬底中的多个电介质为内衬、填充多晶硅的沟槽，所述多个电介质为内衬、填充多晶硅的沟槽各自具有基本上是无孔的掺杂的多晶硅填充料并且各自具有在10μm和50μm之间的沟槽深度和大于或等于5的纵横比，所述掺杂的多晶硅填充料通过多步骤沉积形成，所述多步骤沉积包括初始无掺杂的多晶硅部分、随后掺杂的多晶硅部分、随后最终无掺杂的多晶硅部分。
15.根据权利要求14所述的IC，其中所述原位掺杂的多晶硅是用三氯化硼(BCl3)气体原位掺杂的。
16.根据权利要求14所述的IC，其中所述原位掺杂的多晶硅是使用3％的BCl3和97％的H2、N2或Ar的气体混合物原位掺杂的。
17.根据权利要求14所述的IC，其中所述原位掺杂的多晶硅是使用0.5％的BCl3和99.5％的H2、N2或Ar的气体混合物原位掺杂的。
18.根据权利要求14所述的IC，其中所述掺杂的多晶硅填充料中的平均掺杂物浓度在5x1018cm-3与5x1021cm-3之间，并且所述掺杂的多晶硅填充料的25℃的薄层电阻等于或小于50欧姆/平方。
19.根据权利要求14所述的IC，其中所述掺杂的多晶硅填充料基本上是无孔的并且具有小于或等于100欧姆/平方的25℃的薄层电阻。
20.根据权利要求14所述的IC，其中所述多个电介质为内衬、填充多晶硅的沟槽中的每个包括在所述掺杂的多晶硅填充料和所述半导体衬底之间提供欧姆接触的底部开口。
21.根据权利要求20所述的IC，其中所述半导体衬底是硼掺杂的，所述掺杂的多晶硅填充料是硼掺杂的，并且所述掺杂的多晶硅填充料的25℃的薄层电阻小于或等于50欧姆/平方。
22.根据权利要求14所述的IC，其中所述初始无掺杂的多晶硅部分形成的厚度为300nm，所述掺杂的多晶硅部分形成的厚度为100nm，所述最终无掺杂的多晶硅部分形成的厚度为1.4μm。
23.根据权利要求14所述的IC，其中所述沟槽具有范围从2.35μm至2.85μm的宽度。
24.一种集成电路，即IC，包括：
半导体衬底；以及
在所述半导体衬底中的多个电介质为内衬、填充多晶硅的沟槽，所述多个电介质为内衬、填充多晶硅的沟槽各自具有：
在10μm和50μm之间的沟槽深度和从2.35μm至2.85μm的宽度；
基本上是无孔的掺杂的多晶硅填充料，所述掺杂的多晶硅填充料通过多步骤沉积形成，所述多步骤沉积包括初始无掺杂的多晶硅部分、随后掺杂的多晶硅部分、随后最终无掺杂的多晶硅部分；以及
在所述掺杂的多晶硅填充料和所述半导体衬底之间提供欧姆接触的底部开口。
25.根据权利要求24所述的IC，其中所述掺杂的多晶硅填充料基本上是无孔的并且具有小于或等于100欧姆/平方的25℃的薄层电阻。
26.根据权利要求24所述的IC，其中所述初始无掺杂的多晶硅部分形成的厚度为300nm，所述掺杂的多晶硅部分形成的厚度为100nm，所述最终无掺杂的多晶硅部分形成的厚度为1.4μm。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/570,530 US9691751B2 (en) | 2014-12-15 | 2014-12-15 | In-situ doped polysilicon filler for trenches |
| US14/570,530 | 2014-12-15 | ||
| CN201510923463.XA CN105702716A (zh) | 2014-12-15 | 2015-12-14 | 用于沟槽的原位掺杂的多晶硅填充料 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510923463.XA Division CN105702716A (zh) | 2014-12-15 | 2015-12-14 | 用于沟槽的原位掺杂的多晶硅填充料 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115036212A true CN115036212A (zh) | 2022-09-09 |
Family
ID=56111877
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210650341.8A Pending CN115036212A (zh) | 2014-12-15 | 2015-12-14 | 用于沟槽的原位掺杂的多晶硅填充料 |
| CN201510923463.XA Pending CN105702716A (zh) | 2014-12-15 | 2015-12-14 | 用于沟槽的原位掺杂的多晶硅填充料 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510923463.XA Pending CN105702716A (zh) | 2014-12-15 | 2015-12-14 | 用于沟槽的原位掺杂的多晶硅填充料 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9691751B2 (zh) |
| CN (2) | CN115036212A (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107591335A (zh) * | 2016-07-08 | 2018-01-16 | 北大方正集团有限公司 | 电连接结构的制备方法和集成电路芯片 |
| TWI755545B (zh) * | 2017-11-09 | 2022-02-21 | 台灣積體電路製造股份有限公司 | 包含隔離結構之半導體結構及其製作方法 |
| CN109994537B (zh) * | 2017-12-29 | 2022-09-06 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US11088147B2 (en) | 2019-06-26 | 2021-08-10 | Micron Technology, Inc. | Apparatus with doped surfaces, and related methods with in situ doping |
| CN110600371A (zh) * | 2019-08-23 | 2019-12-20 | 中芯集成电路制造(绍兴)有限公司 | 多晶硅填充方法、半导体器件制作方法及半导体器件 |
| US20220102349A1 (en) * | 2020-09-29 | 2022-03-31 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506172A (en) * | 1994-08-29 | 1996-04-09 | Micron Technology, Inc. | Semiconductor processing method of forming an electrical interconnection between an outer layer and an inner layer |
| US6897148B2 (en) * | 2003-04-09 | 2005-05-24 | Tru-Si Technologies, Inc. | Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby |
| US6815077B1 (en) * | 2003-05-20 | 2004-11-09 | Matrix Semiconductor, Inc. | Low temperature, low-resistivity heavily doped p-type polysilicon deposition |
| US7157327B2 (en) | 2004-07-01 | 2007-01-02 | Infineon Technologies Ag | Void free, silicon filled trenches in semiconductors |
| US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US20080099924A1 (en) * | 2005-05-04 | 2008-05-01 | Icemos Technology Corporation | Silicon Wafer Having Through-Wafer Vias With A Predetermined Geometric Shape |
| DE102006029701B4 (de) * | 2006-06-28 | 2017-06-01 | Infineon Technologies Ag | Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils |
| US7977768B2 (en) * | 2008-04-01 | 2011-07-12 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
| KR20120127009A (ko) * | 2011-05-13 | 2012-11-21 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
-
2014
- 2014-12-15 US US14/570,530 patent/US9691751B2/en active Active
-
2015
- 2015-12-14 CN CN202210650341.8A patent/CN115036212A/zh active Pending
- 2015-12-14 CN CN201510923463.XA patent/CN105702716A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US9691751B2 (en) | 2017-06-27 |
| CN105702716A (zh) | 2016-06-22 |
| US20160172235A1 (en) | 2016-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115036212A (zh) | 用于沟槽的原位掺杂的多晶硅填充料 | |
| US10192886B2 (en) | Creation of wide band gap material for integration to SOI thereof | |
| US9865691B2 (en) | Poly sandwich for deep trench fill | |
| KR20110092222A (ko) | 매립된 절연 층 및 그를 통해 연장하는 수직 도전 구조를 포함하는 전자 디바이스 및 이를 형성하는 공정 | |
| US9991350B2 (en) | Low resistance sinker contact | |
| KR20110092221A (ko) | 채널과 드레인 영역들 사이의 도핑 영역들을 포함하는 전자 디바이스 및 이를 형성하는 공정 | |
| US8105887B2 (en) | Inducing stress in CMOS device | |
| KR20110092223A (ko) | 채널 영역 아래에 배치되고 채널 영역보다 높은 도펀트 농도를 가지는 도핑 영역을 포함하는 전자 디바이스 및 이를 형성하는 공정 | |
| US20170221983A1 (en) | In-situ doped then undoped polysilicon filler for trenches | |
| CN109216281B (zh) | 在电子芯片中的半导体区域的制作 | |
| JP6158132B2 (ja) | トランジスタデバイスのゲート金属層を設ける方法および関連するトランジスタ | |
| US10903079B2 (en) | Method for forming complementary doped semiconductor regions in a semiconductor body | |
| CN109786334B (zh) | 半导体器件及其制造方法 | |
| US20130049124A1 (en) | Mosfet integrated circuit with improved silicide thickness uniformity and methods for its manufacture | |
| US8581347B2 (en) | Forming bipolar transistor through fast EPI-growth on polysilicon | |
| US20180358257A1 (en) | Ic with trenches filled with essentially crack-free dielectric | |
| US6528855B2 (en) | MOSFET having a low aspect ratio between the gate and the source/drain | |
| US10868198B2 (en) | Semiconductor device including zener diode and method of manufacturing thereof | |
| CN107863335A (zh) | 半导体装置电阻器结构 | |
| US9324828B2 (en) | Vertical P-type, N-type, P-type (PNP) junction integrated circuit (IC) structure, and methods of forming | |
| US20220028727A1 (en) | Semiconductor device manufacturing by thinning and dicing | |
| US8470679B2 (en) | Semiconductor device including a deep contact and a method of manufacturing such a device | |
| US11227800B2 (en) | Method for producing transistors implemented at low temperature | |
| KR20060072827A (ko) | 에피택셜 공정을 이용한 반도체 소자의 콘택홀 충진 방법 | |
| JP2009283494A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |