CN115035932A - 一种sram页面操作方法 - Google Patents

一种sram页面操作方法 Download PDF

Info

Publication number
CN115035932A
CN115035932A CN202210777702.5A CN202210777702A CN115035932A CN 115035932 A CN115035932 A CN 115035932A CN 202210777702 A CN202210777702 A CN 202210777702A CN 115035932 A CN115035932 A CN 115035932A
Authority
CN
China
Prior art keywords
sram
address
page
page operation
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210777702.5A
Other languages
English (en)
Inventor
陈廷仰
廖志洋
谢玉轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuchuang Semiconductor Shenzhen Co ltd
Original Assignee
Yuchuang Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuchuang Semiconductor Shenzhen Co ltd filed Critical Yuchuang Semiconductor Shenzhen Co ltd
Priority to CN202210777702.5A priority Critical patent/CN115035932A/zh
Publication of CN115035932A publication Critical patent/CN115035932A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种SRAM页面操作方法，涉及SRAM领域，所述SRAM页面操作方法包括以下步骤：步骤1：SRAM上电开始工作；步骤2：SRAM进行页面读取；步骤3：X方向的ADDRESS位置固定；步骤4：Y方向的ADDRESS位置变动在N‑bit变动之后，避免数据改写，与现有技术相比，本发明的有益效果是：本发明Y方向的ADDRESS在N‑bit变动之后，再去做预先充电的动作，在每次ADDRESS变化时完成预先充电的动作，同时达到降低SRAM的操作耗电量。

Description

一种SRAM页面操作方法
技术领域
本发明涉及SRAM领域，具体是一种SRAM页面操作方法。
背景技术
SRAM模块主要由存储矩阵（又称存储体）、地址译码器和读/写电路组成，电路均由增强型NMOS 管构成，SRAM产品种类繁多，在容量与功耗等指标上有很宽的覆盖面，可供不同的场合应用，但基本电路结构大同小异。
SRAM架构图如图1所示，SRAM 操作时相对应的ADDRESS可以区分为两个方向，X方向的ADDRESS(字线Word_Line)和Y方向的ADDRESS(位元线BIT LINE)，传统的SRAM在每一次ADDRESS变化时，对于位元线需要做预先充电(pre-charge)的动作，来防止内部的数据在操作过程中被改写(data disturb)，然而每次ADDRES变化时这种预先充电的动作，会造成SRAM的操作耗电过大，如图2所示，需要改进。
发明内容
本发明的目的在于提供一种SRAM页面操作方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种SRAM页面操作方法，包括以下步骤：
步骤1：SRAM上电开始工作；
步骤2：SRAM进行页面读取；
步骤3：X方向的ADDRESS位置固定；
步骤4：Y方向的ADDRESS位置变动在N-bit变动之后，避免数据改写。
作为本发明再进一步的方案：步骤1中：通过控制晶体管导通，以此控制为SRAM供电，SRAM上电工作。
作为本发明再进一步的方案：步骤2中：SRAM对地址中的数据进行读取。
作为本发明再进一步的方案：步骤3中：X方向的ADDRESS位置固定，同时开始计数。
作为本发明再进一步的方案：步骤4中：Y方向的ADDRESS在N-bit时（计数为N时），再去做预先充电的动作，避免数据被改写，其中N≥1。
作为本发明再进一步的方案：步骤4中，Y方向的ADDRESS位置变动为去固定变动ADDRESS位置或是随机变动ADDRESS位置。
作为本发明再进一步的方案：SRAM采用锂电池供电。
与现有技术相比，本发明的有益效果是：本发明Y方向的ADDRESS在N-bit变动之后，再去做预先充电的动作，在每次ADDRESS变化时完成预先充电的动作，同时达到降低SRAM的操作耗电量。
附图说明
图1为SRAM的架构图。
图2为传统预先充电与address的时序图。
图3为一种SRAM页面操作方法的流程图。
图4为预先充电与address的时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图3，一种SRAM页面操作方法，包括以下步骤：
步骤1：SRAM上电开始工作；
步骤2：SRAM进行页面读取；
步骤3：X方向的ADDRESS位置固定；
步骤4：Y方向的ADDRESS位置变动在N-bit变动之后，避免数据改写。
在具体实施例中：每一条X方向的ADDRESS还没有开启和预充电时，BL(bit line)/BLB(bit line反相)是floating电位，当预充电完时，BL/BLB就会有个电位(High or low)，当BL/BLB有电位时，在做Y方向的ADDRESS变动时，就不会让数据改写，所以就只需要间隔预充电。
在本实施例中：请参阅图3，步骤1中：通过控制晶体管导通，以此控制为SRAM供电，SRAM上电工作。
以NMOS管为例，在NMOS管的G极获得高电平时，NMOS管导通输出，电压通过NMOS管为SRAM供电。
在本实施例中：请参阅图3，步骤2中：SRAM对地址中的数据进行读取。
通过设定程序对数据进行读取。
在本实施例中：请参阅图3和图4，步骤3中：X方向的ADDRESS位置固定，同时开始计数。
在图4中，X方向的ADDRESS（图4中ADD-X）位置固定点设定为原始点，在它之后计算，可以看到Y方向的ADDRESS（图4中的ADD-Y）在原始点后随着时间开始计数。
在本实施例中：请参阅图2、图3和图4，步骤4中：Y方向的ADDRESS在N-bit时（计数为N时），再去做预先充电的动作，避免数据被改写，其中N≥1。
在图2中可以看出在每次计算时都要进行预充电动作，而在图4中，只需要间隔N-bit后在进行一次预充电动作，降低SRAM的操作耗电量。
在本实施例中：请参阅图3，步骤4中，Y方向的ADDRESS位置变动为去固定变动ADDRESS位置或是随机变动ADDRESS位置。
每次ADDRESS变化时进行预先充电的动作，会造成SRAM的操作耗电过大。如能间隔性的预充电，就能降低功耗。
在本实施例中：请参阅图3，SRAM采用锂电池供电。
锂电池大致可分为两类：锂金属电池和锂离子电池。锂离子电池不含有金属态的锂，并且是可以充电的。锂金属电池一般是使用二氧化锰为正极材料、金属锂或其合金金属为负极材料、使用非水电解质溶液的电池。
本发明设计了一种SRAM页面操作方法，在每次ADDRESS变化时完成预先充电的动作，使得预充电的次数大大降低，降低了SRAM的操作耗电量。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种SRAM页面操作方法，其特征在于：
所述SRAM页面操作方法包括以下步骤：
步骤1：SRAM上电开始工作；
步骤2：SRAM进行页面读取；
步骤3：X方向的ADDRESS位置固定；
步骤4：Y方向的ADDRESS位置变动在N-bit变动之后，避免数据改写。
2.根据权利要求1所述的SRAM页面操作方法，其特征在于，步骤1中：通过控制晶体管导通，以此控制为SRAM供电，SRAM上电工作。
3.根据权利要求1所述的SRAM页面操作方法，其特征在于，步骤2中：SRAM对地址中的数据进行读取。
4.根据权利要求1所述的SRAM页面操作方法，其特征在于，步骤3中：X方向的ADDRESS位置固定，同时开始计数。
5.根据权利要求1所述的SRAM页面操作方法，其特征在于，步骤4中：Y方向的ADDRESS在N-bit时，再去做预先充电的动作，避免数据被改写，其中N≥1。
6.根据权利要求1或5所述的SRAM页面操作方法，其特征在于，步骤4中，Y方向的ADDRESS位置变动为去固定变动ADDRESS位置或是随机变动ADDRESS位置。
7.根据权利要求1所述的SRAM页面操作方法，其特征在于，SRAM采用锂电池供电。
CN202210777702.5A 2022-07-04 2022-07-04 一种sram页面操作方法 Pending CN115035932A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210777702.5A CN115035932A (zh) 2022-07-04 2022-07-04 一种sram页面操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210777702.5A CN115035932A (zh) 2022-07-04 2022-07-04 一种sram页面操作方法

Publications (1)

Publication Number Publication Date
CN115035932A true CN115035932A (zh) 2022-09-09

Family

ID=83129020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210777702.5A Pending CN115035932A (zh) 2022-07-04 2022-07-04 一种sram页面操作方法

Country Status (1)

Country Link
CN (1) CN115035932A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856106A (en) * 1987-08-19 1989-08-08 Mitsubishi Denki Kabushiki Kaisha Synchronous static random access memory having precharge system and operating method thereof
JPH06223576A (ja) * 1993-01-22 1994-08-12 Oki Electric Ind Co Ltd ラインメモリの制御方法
CN1479924A (zh) * 2000-12-11 2004-03-03 �����ɷ� 半导体存储器及其更新控制电路
CN1747064A (zh) * 1999-12-03 2006-03-15 恩益禧电子股份有限公司 半导体存储装置及其测试方法
US20110013452A1 (en) * 2009-07-17 2011-01-20 Toshifumi Watanabe Semiconductor memory device
US20110013472A1 (en) * 2009-07-17 2011-01-20 Tomoyuki Hamano Semiconductor memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856106A (en) * 1987-08-19 1989-08-08 Mitsubishi Denki Kabushiki Kaisha Synchronous static random access memory having precharge system and operating method thereof
JPH06223576A (ja) * 1993-01-22 1994-08-12 Oki Electric Ind Co Ltd ラインメモリの制御方法
CN1747064A (zh) * 1999-12-03 2006-03-15 恩益禧电子股份有限公司 半导体存储装置及其测试方法
CN1479924A (zh) * 2000-12-11 2004-03-03 �����ɷ� 半导体存储器及其更新控制电路
US20110013452A1 (en) * 2009-07-17 2011-01-20 Toshifumi Watanabe Semiconductor memory device
US20110013472A1 (en) * 2009-07-17 2011-01-20 Tomoyuki Hamano Semiconductor memory device

Similar Documents

Publication Publication Date Title
US10115481B2 (en) Read-assist circuits for memory bit cells employing a P-type field-effect transistor (PFET) read port(s), and related memory systems and methods
TW559812B (en) Semiconductor memory device
CN109979503B (zh) 一种在内存中实现汉明距离计算的静态随机存储器电路结构
JPH04184789A (ja) 半導体記憶装置
CN111863051B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
US10037795B2 (en) Seven-transistor static random-access memory bitcell with reduced read disturbance
CN110942792A (zh) 一种应用于存算一体芯片的低功耗低泄漏sram
CN110277120B (zh) 一种在低压下提升读写稳定性的单端8管sram存储单元电路
US20160247555A1 (en) P-type field-effect transistor (pfet)-based sense amplifiers for reading pfet pass-gate memory bit cells, and related memory systems and methods
US9741430B2 (en) Static random access memory with reduced write power
JP3517411B2 (ja) 半導体記憶装置
US20220366970A1 (en) Bitline precharge system for a semiconductor memory device
CN112233712B (zh) 一种6t sram存算装置、存算系统及存算方法
CN115035932A (zh) 一种sram页面操作方法
CN101872642A (zh) 随机存储器的存储读取方法
CN115662483A (zh) Sram存储单元阵列、读写方法、控制器及系统
CN101526921B (zh) 写入数据的方法及装置
TW200523945A (en) Dynamic semiconductor memory device and power saving mode of operation method of the same
CN110880348B (zh) 辅助和操作存储器单元的方法以及存储器电路
CN203276859U (zh) 一种sram存储器
CN112382326B (zh) 一种亚阈值双电源sram读辅助电路
US6377494B1 (en) Semiconductor device and electronic apparatus
TWI609375B (zh) 雙字線非同步驅動的記憶細胞及具此記憶細胞的記憶體
CN114758700A (zh) 一种读写分离的12t tfet sram单元电路
JPH04111298A (ja) メモリ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination