CN115033047B - 一种具有单点校准的带隙基准电压源 - Google Patents

一种具有单点校准的带隙基准电压源 Download PDF

Info

Publication number
CN115033047B
CN115033047B CN202210710954.6A CN202210710954A CN115033047B CN 115033047 B CN115033047 B CN 115033047B CN 202210710954 A CN202210710954 A CN 202210710954A CN 115033047 B CN115033047 B CN 115033047B
Authority
CN
China
Prior art keywords
trimming
signal
ripple
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210710954.6A
Other languages
English (en)
Other versions
CN115033047A (zh
Inventor
魏榕山
林方俊
赵固猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN202210710954.6A priority Critical patent/CN115033047B/zh
Publication of CN115033047A publication Critical patent/CN115033047A/zh
Application granted granted Critical
Publication of CN115033047B publication Critical patent/CN115033047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种具有单点校准的带隙基准电压源。利用纹波检测电路和斩波技术将运算放大器中的失配转换成纹波进行消除。而其余器件的失配由修调DAC进行单点修调，完成对工艺偏差的校准。这大大提高了带隙基准电压源输出电压的精度。该发明在高精度带隙基准电压源领域中，应用前景十分广阔。

Description

一种具有单点校准的带隙基准电压源
技术领域
本发明涉及一种具有单点校准的带隙基准电压源。
背景技术
随着集成电路产业的不断升级，芯片的使用早已深入人们的生活。不同于其它芯片，传感器和模数转换器芯片是自然界和电信号之间的桥梁，因此成为工业界和学术界研究的重中之重。而带隙基准源作为传感器和模数转换器芯片中重要的组成部分，以其结构简单的优势被普遍应用于集成系统之中。随着电子技术和工艺制造的快速发展，高精度模数转换器和传感器等芯片的设计渐渐成为集成电路领域的主流。而这些电路需要带隙基准源提供稳定的电压，这就使得工业界对带隙基准源芯片的性能提出了更高的要求。低功耗、低失配、低偏移量、高电源抑制比和快速响应的带隙基准源芯片逐渐成为研究的热点。
带隙基准电压源对工艺有着较高的要求，但芯片制造中出现的工艺偏差直接影响电路的性能。而这时常无法避免，所以输出电压的校准方案是带隙基准电压源设计的关键。
发明内容
本发明的目的在于提供一种具有单点校准的带隙基准电压源，大大提高了带隙基准电压源输出电压的精度。
为实现上述目的，本发明的技术方案是：一种具有单点校准的带隙基准电压源，包括：
纹波检测电路，用于检测带隙基准电压源的核心电路运算放大器输出失调电压信号中纹波的方向即核心电路运算放大器失配的方向；
状态机，用于将纹波检测电路输出信号转换为模拟电压信号；
两个修调DAC，用于将模拟电压信号转换为修调电压信号，并输出给核心电路运算放大器。
在本发明一实施例中，还包括用于产生各模块所需时钟信号和开关信号的时钟产生模块。
在本发明一实施例中，所述模拟电压信号为8位码流，两个修调DAC对8位码流进行转换，分别输出从高到低递减的修调电压Vtrim1和从低到高递增的修调电压Vtrim2。
在本发明一实施例中，所述纹波检测电路包括三级运算放大器组成的自调零系统、动态比较器；所述自调零系统包括依次连接的三个运算放大器，三个运算放大器的两个输入均连接有输入电容，三个运算放大器的第一输入与第一输出之间、第二输入与第二输出之间均连接有开关；当开关闭合时，三个运算放大器被接成缓冲器的结构，此时自调零系统处于复位状态；当开关断开时，自调零系统处于放大状态，将输入的失调电压信号中纹波进行放大。
在本发明一实施例中，所述动态比较器包括第四运算放大器和锁存器；第四运算放大器的结构是负阻放大器结构；锁存器由放电晶体管、用于开启/关闭上下通路的NMOS触发器、用于开启/关闭上下通路的PMOS触发器、PMOS预充电晶体管组成。
在本发明一实施例中，所述状态机由8位可逆计数器组成，纹波检测电路输出信号RP代表纹波的极性；RP作为8位计数器判断加减的信号，当RP为高电平时，8位计数器向上计数；当RP为低电平时，8位计数器向下计数；计数器输出8位的数字码码流通过两个修调DAC转换成修调电压。
相较于现有技术，本发明具有以下有益效果：本发明利用纹波检测电路将运算放大器中的失配转换成纹波进行消除。而其余器件的失配由修调DAC进行单点修调，完成对工艺偏差的校准。这大大提高了带隙基准电压源输出电压的精度。该发明在高精度带隙基准电压源领域中，应用前景十分广阔。
附图说明
图1为单点校准带隙基准电压源原理图。
图2为数字修调电压工作原理。
图3为纹波检测电路原理图。
图4为纹波检测时序图。
图5为比较器原理图。
图6为时钟产生电路和8位计数器。
图7为单点修调原理图；（a）存在工艺偏差的带隙基准源的输出电压；（b）带隙基准源修调后的输出电压。
具体实施方式
下面结合附图，对本发明的技术方案进行具体说明。
本发明一种具有单点校准的带隙基准电压源，包括：
纹波检测电路，用于检测带隙基准电压源的核心电路运算放大器输出失调电压信号中纹波的方向即核心电路运算放大器失配的方向；
状态机，用于将纹波检测电路输出信号转换为模拟电压信号；
两个修调DAC，用于将模拟电压信号转换为修调电压信号，并输出给核心电路运算放大器。
还包括用于产生各模块所需时钟信号和开关信号的时钟产生模块。
以下为本发明具体实现过程。
本发明提出了用于带隙基准电压源的校准方案，整体电路图如图1所示。本发明采用的技术方案为：首先将运算放大器的失配转换为纹波，再通过状态机将失配信息转换为模拟电压，最终反馈到运算放大器中，实现对失配的消除；其次，还通过单点修调的方法消除除运算放大器外的其他器件失配产生的影响。
如图1所示，核心电路运算放大器的输出信号VA是纹波检测环路的输入信号，且VA是带有纹波的信号。纹波检测环路检测到纹波的方向，也就是运放失配的方向。RP信号是纹波极性的信号代表了失配方向，高电平为正向，低电平为反向。RP控制后级的状态机输出8位码流。时钟产生模块产生各个模块所需的时钟信号和开关信号，控制纹波检测环路的纹波检测过程。两个DAC完成了对8位码流的转换，输出从高到低递减的修调电压Vtrim1和从低到高递增的修调电压Vtrim2。通过这两个修调电压使得核心电路的输出电压纹波得到降低，修调电压变化如图2所示。初始阶段修调电压Vtrim1 和Vtrim2的电压值都设置为Vo。若纹波检测电路检测到纹波为正向，则修调电压根据A方向变化，即Vtrim1上升而Vtrim2下降；若纹波检测电路检测到纹波为反向，则修调电压根据B方向变化，即Vtrim1下降而Vtrim2上升。由于系统时连续的，故根据以上工作原理，多个周期后可以将输出电压上的纹波幅度降至最低，并且之后的电路处于动态平衡之中。
如图3所示，纹波检测电路包含两个部分：三级运算放大器组成的自调零系统和动态比较器。SW是自调零系统开关的控制信号，高电平时开关闭合，运放被接成缓冲器的结构，此时系统处于复位状态；输出低电平时开关打开，自调零系统处于放大状态，将Vref中的纹波放大到比较器可以检测的程度。电容C1、C2和C3用于隔离直流量并且在自调零系统工作时存储运放的失调电压。当SW为高电平，开关闭合，运放的输出端和输入端短接，即为单位增益放大器。此时输入等于输出，失调电压被加在输入电容两侧。当信号进行放大时，电容上的电压与输入信号一起放大。由于这种电路结构的特性，失调电压可以被抵消。如图4所示，COMP_DFF是D触发器的时钟，控制比较信号的输出。CH是斩波信号，Clk是比较器的时钟，Clk高电平时比较器开始正常工作，可以比较输入端的信号。COMP_DFF和开关信号SW上升沿有一段延时t1，目的是在系统放大纹波之后，并且整体电路稳定之后再进行比较得到失配的方向。SW为低电平时，Clk为高电平，此时系统处于稳定的放大状态，比较器开始正常工作。COMP_DFF和斩波信号CH上升沿有一段延时t0。当CH为低电平时，比较器的输入端电压不等于共模电平，可以进行放大比较。
静态比较器不受到时钟控制，所以受到失调电压和其他非理想因素的影响相对较小。相反比较器中的另一种比较器，动态比较器受到时钟控制，静态功耗很小。因此比较器的总功耗相对较小。由于纹波检测电路并不需要每时每刻都在检测，所以本设计选择功耗相对较小的动态比较器。
如图5所示，比较器由两部分组成：运算放大器和锁存器。运算放大器的结构是负阻放大器结构，用于放大输入信号，使得M8和M11晶体管的工作电流大小不一样，从而控制锁存器的工作。锁存器由放电晶体管、用于开启关闭上下通路NMOS触发器、PMOS触发器和PMOS预充电晶体管组成。在漏区上被选通的触发器比在源区上被选通的触发器具有重新建立速度和失调电压方面的优势。由于在零衬底偏置的条件下的载流子迁移率几乎是在几伏衬底偏置条件下的两倍，因此触发器的重新建立速度比在漏极选通中更快。此外，由于开关晶体管将触发器与输出节点隔离，可以被视为触发器的负载器件，负载电容可以被视为PMOS触发器本身的栅电容。由沟道长度波动引起的失调电压比在零伏衬底偏置时低得多。因此，晶体管沟道长度会减少而加快触发速度。P触发器的输出节点与反相器连接。
比较器的动态过程可以分为复位阶段和比较阶段。在复位阶段，Clk处于低电平，转换晶体管M12和M13关闭。并且PMOS预充电晶体管M14和M17开启。从而由M15和M16形成的两个PMOS触发节点被充电到电源电压。并且由M9和M10形成的NMOS触发节点通过放电晶体管被放电到地。当Clk处于高电平，充电电流开始从PMOS触发晶体管流向NMOS触发器。电流的一部分通过M8和M11流到地。只要M8和M11的电流出现差值，导致M9和M10漏极电压超过阈值电压时，输出端会产生一个较大的电压差。当触发器达到单位增益以上时，电压差迅速放大。放大的电压差经过相当于共栅极放大器的开关管传递到PMOS触发器，并被放大到接近电源电压。
状态机主要是由8位可逆计数器组成，纹波检测电路输出信号RP代表了纹波的极性。RP作为8位计数器判断加减的信号，当RP为高电平时，8位计数器向上计数；当RP为低电平时，8位计数器向下计数。计数器的时钟信号是纹波检测电路中的开关信号SW。SW从低电平变为高电平代表了比较器比较结束，可以开始修调失配。开关信号SW的上升沿来时，计数器加一或者减一。计数器输出8位的数字码可以通过DAC转换成修调电压。如图6所示，COMP_DFF是比较器后端D触发器的时钟，D触发器输出纹波的比较结果。斩波时钟CH为COMP_DFF延时后的信号，Clkcnt是时钟产生模块的输出信号之一。
所述的单点修调工作原理如图7所示，当开关信号ctrl为低电平时，修调DAC关闭，此时不对输出基准电压进行修调。当开关信号ctrl为高电平时，修调DAC开启，此时对输出基准电压进行修调。修调过程在运放失调电压消除之后进行。DATA<0:5>是修调DAC的数字编码信号，输入6位的并行数字码可以调节带隙基准电压源的输出电压。图7（a）表示存在工艺偏差的带隙基准源的输出电压，每个芯片的输出都不一样。由于工艺偏差，带隙基准源的输出电压会出现随机的误差，所以需要考虑修调这部分的误差。假如温度为T0时的电压值为标准值，在这一温度下所有输出不等于标准值的带隙基准源都要进行修调，考虑到面积和功耗成本，设置修调DAC为6位，修调结果如图7（b）所示。
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

Claims (2)

1.一种具有单点校准的带隙基准电压源，其特征在于，包括：
纹波检测电路，用于检测带隙基准电压源的核心电路运算放大器输出失调电压信号中纹波的方向即核心电路运算放大器失配的方向；
状态机，用于将纹波检测电路输出信号转换为模拟电压信号；
两个修调DAC，用于将模拟电压信号转换为修调电压信号，并输出给核心电路运算放大器；
所述模拟电压信号为8位码流，两个修调DAC对8位码流进行转换，分别输出从高到低递减的修调电压Vtrim1和从低到高递增的修调电压Vtrim2；
所述状态机由8位可逆计数器组成，纹波检测电路输出信号RP代表纹波的极性；RP作为8位计数器判断加减的信号，当RP为高电平时，8位计数器向上计数；当RP为低电平时，8位计数器向下计数；计数器输出8位的数字码码流通过两个修调DAC转换成修调电压；
所述纹波检测电路包括三级运算放大器组成的自调零系统、动态比较器；所述自调零系统包括依次连接的三个运算放大器，三个运算放大器的两个输入均连接有输入电容，三个运算放大器的第一输入与第一输出之间、第二输入与第二输出之间均连接有开关；当开关闭合时，三个运算放大器被接成缓冲器的结构，此时自调零系统处于复位状态；当开关断开时，自调零系统处于放大状态，将输入的失调电压信号中纹波进行放大；所述动态比较器包括第四运算放大器和锁存器；第四运算放大器的结构是负阻放大器结构；锁存器由放电晶体管、用于开启/关闭上下通路的NMOS触发器、用于开启/关闭上下通路的PMOS触发器、PMOS预充电晶体管组成。
2.根据权利要求1所述的一种具有单点校准的带隙基准电压源，其特征在于，还包括用于产生各模块所需时钟信号和开关信号的时钟产生模块。
CN202210710954.6A 2022-06-22 2022-06-22 一种具有单点校准的带隙基准电压源 Active CN115033047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210710954.6A CN115033047B (zh) 2022-06-22 2022-06-22 一种具有单点校准的带隙基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210710954.6A CN115033047B (zh) 2022-06-22 2022-06-22 一种具有单点校准的带隙基准电压源

Publications (2)

Publication Number Publication Date
CN115033047A CN115033047A (zh) 2022-09-09
CN115033047B true CN115033047B (zh) 2023-07-07

Family

ID=83126584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210710954.6A Active CN115033047B (zh) 2022-06-22 2022-06-22 一种具有单点校准的带隙基准电压源

Country Status (1)

Country Link
CN (1) CN115033047B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115291665A (zh) * 2022-09-13 2022-11-04 南京大学 带失调消除的带隙基准电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466475C (zh) * 2006-06-01 2009-03-04 张海清 锁相环频率合成器开关电容的自动调节方法及电路
CN102394610A (zh) * 2011-11-24 2012-03-28 福州大学 一种高精度电压比较器及其设计方法
CN108718196B (zh) * 2018-08-01 2023-08-08 武汉韦尔半导体有限公司 一种应用于音圈马达驱动芯片的运放失调自校准电路
CN110995213B (zh) * 2019-11-27 2023-07-07 芯创智创新设计服务中心(宁波)有限公司 一种低失调高精度静态比较器
CN111654288B (zh) * 2020-07-18 2024-06-25 福州大学 一种用于sar adc的二级全动态比较器及其工作方法

Also Published As

Publication number Publication date
CN115033047A (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
US7683652B2 (en) Low-voltage detection circuit
US20240186962A1 (en) Systems and methods for driving semiconductor devices and sensing device parameters
US11962277B2 (en) Switched-capacitor amplifier and pipelined analog-to-digital converter comprising the same
US7190291B2 (en) Programmable error amplifier for sensing voltage error in the feedback path of digitially programmable voltage sources
CN115033047B (zh) 一种具有单点校准的带隙基准电压源
US6727839B2 (en) High speed, low power comparator
US7560991B2 (en) Dynamically compensated operational amplifier
Luu et al. A 12b 61dB SNDR 300MS/s SAR ADC with inverter-based preamplifier and common-mode-regulation DAC in 14nm CMOS FinFET
CN111030698B (zh) 具有离散增益之电压时间转换器
Wang et al. A 0.6-V 9-bit 1-MS/s charging sharing SAR ADC with judging-window switching logic and independent reset comparator for power-effective applications
Banik et al. A low power 1.8 V 4-bit 400-MHz flash ADC in 0.18/spl mu/digital CMOS
Trescases et al. Sensorless digital peak current controller for low-power DC-DC SMPS based on a bi-directional delay line
US20180097487A1 (en) Comparator having a high-speed amplifier and a low-noise amplifier
WO2023124119A1 (zh) 检测电路及包含该检测电路的电源管理系统
KR20150072972A (ko) 타이밍 켈리브레이션을 이용한 인터폴레이션을 위한 아날로그 디지털 변환기
Elkafrawy et al. A 10-bit 150MS/s current mode SAR ADC in 90nm CMOS
Xu et al. A low-offset dynamic comparator using bulk biasing technique in digital 65nm CMOS technology
Chen et al. A PVT-Invariant Front-End Ring Amplifier using Self-Stabilization Technique for SAR ADC
Restu et al. Low power and high speed CMOS current comparators
Elkafrawy et al. A 10-bit reference free current mode SAR ADC with 58.4 dB SFDR at 50 MS/s in 90 nm CMOS
Dietrich et al. A low power high-side current sense SAR ADC for automotive applications
JP4569286B2 (ja) バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ／ディジタル変換器
Satish et al. Design and Implementation of Energy Efficient SAR Analog to Digital Converter
Kuo et al. All digitally controlled linear voltage regulator with PMOS strength self-calibration for ripple reduction
Foong et al. A 0.8-μW window SAR ADC with offset cancellation for digital DC–DC converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant