CN115021721B - 一种张弛振荡器电路 - Google Patents

一种张弛振荡器电路 Download PDF

Info

Publication number
CN115021721B
CN115021721B CN202210381885.9A CN202210381885A CN115021721B CN 115021721 B CN115021721 B CN 115021721B CN 202210381885 A CN202210381885 A CN 202210381885A CN 115021721 B CN115021721 B CN 115021721B
Authority
CN
China
Prior art keywords
signal
capacitor
oscillator circuit
relaxation oscillator
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210381885.9A
Other languages
English (en)
Other versions
CN115021721A (zh
Inventor
邢晓萍
邢巍
何有志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Saiyuan Microelectronics Co ltd
Original Assignee
Shenzhen Saiyuan Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Saiyuan Microelectronics Co ltd filed Critical Shenzhen Saiyuan Microelectronics Co ltd
Priority to CN202210381885.9A priority Critical patent/CN115021721B/zh
Publication of CN115021721A publication Critical patent/CN115021721A/zh
Application granted granted Critical
Publication of CN115021721B publication Critical patent/CN115021721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037Bistable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/011Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明提供一种张弛振荡器电路,包括:第一振荡支路和第二振荡支路,用于交替产生半振荡周期信号作为第一输出信号和第二输出信号,第一输出信号和第二输出信号具有峰值;第一比较器和第二比较器,分别接收第一输出信号和第二输出信号,与设定信号比较后,输出第一比较信号和第二比较信号;触发器模块,用于接收第一比较信号和第二比较信号,并根据比较信号生成第一控制信号和第二控制信号,以控制振荡支路的通断;消延电路,用于在张弛振荡器电路上电后至稳态的过程中调节第一输出信号和第二输出信号的峰值至预设值,以消除比较器和触发器模块对张弛振荡器电路的振荡周期的延迟,并在张弛振荡器电路稳态运行时,保持峰值处于预设值。

Description

一种张弛振荡器电路
技术领域
本发明主要涉及集成电路领域,尤其涉及一种张弛振荡器电路。
背景技术
张弛振荡器是通过对电容进行充放电的方式,产生周期性波形信号的一种振荡器结构。RC(电阻-电容)型张弛振荡器(简称为Relax RC电路)具有低沉本、低功耗的特点,因而在集成电路领域得到广泛应用。与此同时,RC型张弛振荡器的参数性能的稳定性,亦是需要关注的课题。
发明内容
本发明要解决的技术问题是提供一种张弛振荡器电路,实现电路性能参数的精确性和稳定性。
为解决上述技术问题,本发明提供了一种张弛振荡器电路,包括:第一振荡支路和第二振荡支路,用于交替产生半振荡周期信号作为第一输出信号和第二输出信号,所述第一输出信号和第二输出信号具有峰值;第一比较器和第二比较器,分别接收第一输出信号和第二输出信号,与设定信号比较后,输出第一比较信号和第二比较信号;触发器模块,用于接收所述第一比较信号和第二比较信号,并根据所述第一比较信号和第二比较信号生成第一控制信号和第二控制信号,以控制所述第一振荡支路和第二振荡支路的通断;消延电路,用于在所述张弛振荡器电路上电后至稳态的过程中调节所述第一输出信号和第二输出信号的峰值至预设值,以消除所述第一比较器、第二比较器和所述触发器模块对所述张弛振荡器电路的振荡周期的延迟,并在所述张弛振荡器电路稳态运行时,保持所述峰值处于预设值。
在本发明的一实施例中,所述消延电路包括第一消延子模块和第二消延子模块,分别消除所述第一输出信号和第二输出信号的延迟;
所述第一消延子模块和第二消延子模块分别消除所述第一振荡支路和第二振荡支路在所述延迟期间的过充电,以调节所述第一输出信号和第二输出信号的峰值至预设值并保持,以消除所述第一比较器、第二比较器和所述触发器模块对所述张弛振荡器电路的振荡周期的延迟。
在本发明的一实施例中,所述第一振荡支路和第二振荡支路包括充电电容,所述第一消延子模块和第二消延子模块包括采样电容、保持电容和运算放大器,所述采样电容、保持电容和运算放大器在所述第一控制信号和第二控制信号的控制下,调节所述第一输出信号和第二输出信号的峰值至预设值并保持,其中,所述采样电容用于在第一控制信号或第二控制信号的控制下,在每一半振荡周期结束时对所述充电电容进行信号采样,所述预设值作为第一输入信号输入所述运算放大器。
在本发明的一实施例中,所述运算放大器具有第一输入端、第二输入端和输出端,所述预设值作为所述第一输入端的输入信号;
所述采样电容具有第一端和第二端,所述第一端通过两路开关分别连接至充电电容的第一端和所述运算放大器的第二输入端,所述采样电容的第二端接地,所述充电电容的第一端为非接地端;
所述保持电容具有第一端和第二端,所述第一端连接至所述运算放大器的第二输入端,所述第二端连接至所述运算放大器的输出端;
所述第一消延子模块和第二消延子模块中的运算放大器的输出端分别输出第一设定信号和第二设定信号至所述第一比较器和第二比较器。
在本发明的一实施例中,所述采样电容的第一端通过两路开关分别连接至充电电容的第一端和所述运算放大器的第二输入端包括:
在所述第一消延子模块中,所述采样电容的第一端通过第一控制开关与所述充电电容的第一端进行连接,所述采样电容的第一端通过第二控制开关与所述运算放大器的第二输入端进行连接;
在所述第二消延子模块中,所述采样电容的第一端通过第三控制开关与所述充电电容的第一端进行连接,所述采样电容的第一端通过第四控制开关与所述运算放大器的第二输入端进行连接;
其中,所述第一控制开关和第二控制开关分别通过第一控制信号和第二控制信号控制实现闭合与关断,所述第三控制开关和第四控制开关分别通过第二控制信号和第一控制信号控制实现闭合与关断。
在本发明的一实施例中,所述第二控制信号为所述第一控制信号的反相信号。
在本发明的一实施例中,所述第一振荡支路包括第一充电电阻和第一充电电容,所述第一充电电阻的第一端通过第五控制开关连接输入电压,所述第一充电电容的第一端与所述第一充电电阻的第二端连接,所述第一充电电容的第一端通过第六控制开关接地,所述第一充电电容的第二端接地;
所述第二振荡支路包括第二充电电阻和第二充电电容,所述第二充电电阻的第一端通过第七控制开关连接输入电压,所述第二充电电容的第一端与所述第二充电电阻的第二端连接,所述第二充电电容的第一端通过第八控制开关接地,所述第二充电电容的第二端接地;
其中,所述第五控制开关和第六控制开关分别受第一控制信号和第二控制信号控制实现闭合与关断,所述第七控制开关和第八控制开关分别受第二控制信号和第一控制信号控制实现闭合与关断。
在本发明的一实施例中,所述第一消延子模块和第二消延子模块中的采样电容的电容值相同,保持电容的电容值相同,运算放大器的运算特性相同。
在本发明的一实施例中,所述运算放大器的第一输入端为正极端,所述第二输入端为负极端。
在本发明的一实施例中,所述采样电容在对所述充电电容进行信号采样前,采样电容的电容值不置为零。
在本发明的一实施例中,所述采样电容的电容值CS和保持电容的电容值CH满足0<CS<2·CH
在本发明的一实施例中,所述触发器包括RS触发器,所述RS触发器的第一输入端和第二输入端分别接受第一比较信号和第二比较信号,所述RS触发器的第一输出端和第二输出端分别输出第一控制信号和第二控制信号。
与现有技术相比,本发明具有以下优点:本申请的张弛振荡器电路的技术方案,通过消延电路模块的设置和运用,实现张弛振荡器电路较好的精确性和稳定性,保证了张弛振荡器电路所在器件或设备的运行性能。
附图说明
附图是为提供对本申请进一步的理解,它们被收录并构成本申请的一部分,附图示出了本申请的实施例,并与本说明书一起起到解释本申请原理的作用。附图中:
图1是本申请一实施例的张弛振荡器电路的结构示意图。
图2是本申请一实施例的张弛振荡器电路的启动后的工作过程波形图。
图3是本申请一实施例的张弛振荡器电路的启动后到稳定运行的工作过程波形图。
图4是本申请一实施例的张弛振荡器电路的消延电路(EDE)对应的控制模型框图。
图5是本申请一实施例的张弛振荡器的采样电容和充电电容的电荷分配过程示意图。
图6是一种张弛振荡器电路的结构示意图。
图7是一种张弛振荡器电路的工作波形示意图。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地,下面描述中的附图仅仅是本申请的一些示例或实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明,图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其他的步骤或元素。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
此外,需要说明的是,使用“第一”、“第二”等词语来限定零部件,仅仅是为了便于对相应零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本申请保护范围的限制。此外,尽管本申请中所使用的术语是从公知公用的术语中选择的,但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的,其详细含义在本文的描述的相关部分中说明。此外,要求不仅仅通过所使用的实际术语,而是还要通过每个术语所蕴含的意义来理解本申请。
应当理解,当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时,它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件,或者可以存在插入部件。相比之下,当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时,不存在插入部件。同样的,当第一个部件被称为“电接触”或“电耦合于”第二个部件,在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件,甚至在导电部件之间没有直接接触。
本申请的实施例描述一种张弛振荡器电路。
图1是本申请一实施例的张弛振荡器电路的结构示意图。
本申请的张弛振荡器电路包括第一振荡支路、第二振荡支路、第一比较器、第二比较器、触发器模块和消延电路。
图2是本申请一实施例的张弛振荡器电路的启动后的工作过程波形图。图3是本申请一实施例的张弛振荡器电路的启动后到稳定运行的工作过程波形图。图2和图3中,横轴为时间(time)。
在一些实施例中,第一振荡支路和第二振荡支路用于交替产生半振荡周期信号作为第一输出信号和第二输出信号,所述第一输出信号和第二输出信号具有峰值。第一比较器和第二比较器分别接收第一输出信号和第二输出信号,与设定信号比较后,输出第一比较信号和第二比较信号。
触发器模块用于接收所述第一比较信号和第二比较信号,并根据所述第一比较信号和第二比较信号生成第一控制信号和第二控制信号,以控制所述第一振荡支路和第二振荡支路的通断。
消延电路(Eliminate delay effects,EDE电路)用于在所述张弛振荡器电路上电后至稳态的过程中调节所述第一输出信号和第二输出信号的峰值至预设值,以消除所述第一比较器、第二比较器和所述触发器模块对所述张弛振荡器电路的振荡周期的延迟,并在所述张弛振荡器电路稳态运行时,保持所述峰值处于预设值。
在一些实施例中,所述消延电路包括第一消延子模块和第二消延子模块,分别消除所述第一输出信号和第二输出信号的延迟td1和td2
所述第一消延子模块和第二消延子模块分别消除所述第一振荡支路和第二振荡支路在所述延迟期间的过充电,以调节所述第一输出信号和第二输出信号的峰值至预设值并保持,以消除所述第一比较器、第二比较器和所述触发器模块对所述张弛振荡器电路的振荡周期的延迟。
在一些实施例中,所述第一振荡支路和第二振荡支路包括充电电容,所述第一消延子模块和第二消延子模块包括采样电容、保持电容和运算放大器,所述采样电容、保持电容和运算放大器在所述第一控制信号和第二控制信号的控制下,调节所述第一输出信号和第二输出信号的峰值至预设值并保持。
参考图1至图3,张弛振荡器电路100包括第一振荡支路和第二振荡支路。第一振荡支路包括充电电容C1(也可称为第一充电电容)。第二振荡支路包括充电电容C2(也可称为第二充电电容)。
参考图2,张弛振荡器电路的振荡周期通过第一输出信号或第二输出信号的两个峰值之间对应的时间间隔来表征。
第一振荡支路和第二振荡支路用于交替产生半振荡周期信号作为第一输出信号Vc1和第二输出信号Vc2,所述半振荡周期信号(即第一输出信号Vc1和第二输出信号Vc2)具有峰值Vc_peak。第一输出信号Vc1和第二输出信号Vc2的峰值可分别为第一峰值Vc_peak1和第二峰值Vc_peak2。第一比较器CMP1和第二比较器CMP2分别接收第一输出信号Vc1和第二输出信号Vc2,与设定信号比较后,输出第一比较信号VCMP1和第二比较信号VCMP2
触发器模块用于接收所述第一比较信号VCMP1和第二比较信号VCMP2,并根据所述第一比较信号VCMP1和第二比较信号VCMP2生成第一控制信号Q1和第二控制信号Q2,以控制所述第一振荡支路和第二振荡支路的通断。
第一消延子模块和第二消延子模块包括采样电容、保持电容和运算放大器。具体地,第一消延子模块包括采样电容Cs1(或称为第一采样电容)、保持电容CH1(或称为第一保持电容)。第二消延子模块包括采样电容Cs2(或称为第二采样电容)、保持电容CH2(或称为第二保持电容)。第一消延子模块包括运算放大器OP1(或称为第一运算放大器)。第二消延子模块包括运算放大器OP2(或称为第二运算放大器)。采样电容、保持电容和运算放大器在第一控制信号Q1和第二控制信号Q2的控制下,调节所述半振荡周期信号的峰值Vc_peak至预设值并保持。
其中,所述采样电容Cs(包括第一采样电容Cs1和第二采样电容Cs2)用于在第一控制信号Q1或第二控制信号Q2的控制下,在每一半振荡周期结束时对所述充电电容C(包括第一充电电容C1和第二充电电容C2,具体为分别对应)进行信号采样,所述预设值VSET作为第一输入信号输入所述运算放大器。
参考图1至图3,在一些实施例中,所述运算放大器具有第一输入端、第二输入端和输出端,所述预设值VSET作为所述第一输入端的输入信号。
所述采样电容Cs(包括第一采样电容Cs1和第二采样电容Cs2)具有第一端和第二端,所述第一端通过两路开关分别连接至充电电容C(包括第一充电电容C1和第二充电电容C2,具体为分别对应)的第一端和所述运算放大器(包括第一运算放大器OP1和第二运算放大器OP2,具体为分别对应)的第二输入端,所述采样电容的第二端接地,所述充电电容的第一端为非接地端。
所述保持电容(包括第一保持电容CH1和第二保持电容CH2)具有第一端和第二端,所述第一端连接至所述运算放大器包括第一运算放大器OP1和第二运算放大器OP2,具体为分别对应)的第二输入端,所述第二端连接至所述运算放大器的输出端。
所述第一消延子模块和第二消延子模块中的运算放大器包括第一运算放大器OP1和第二运算放大器OP2,具体为分别对应)的输出端分别输出第一设定信号VTH1和第二设定信号VTH2至所述第一比较器CMP1和第二比较器CMP2。第一设定信号VTH1和第二设定信号VTH2可合并称为设定信号。
在一些实施例中,所述采样电容的第一端通过两路开关分别连接至充电电容的第一端和所述运算放大器的第二输入端包括:
在所述第一消延子模块中,第一采样电容Cs1的第一端通过第一控制开关与第一充电电容C1的第一端进行连接,第一采样电容Cs1的第一端还通过第二控制开关与第一运算放大器OP1的第二输入端进行连接。
在所述第二消延子模块中,第二采样电容Cs2的第一端通过第三控制开关与第二充电电容C2的第一端进行连接,第二采样电容Cs2的第一端还通过第四控制开关与第二运算放大器OP2的第二输入端进行连接。
其中,第一控制开关121和第二控制开关122分别通过第一控制信号Q1和第二控制信号Q2控制实现闭合与关断,第三控制开关123和第四控制开关124分别通过第二控制信号Q2和第一控制信号Q1控制实现闭合与关断。
在一些实施例中,所述第二控制信号Q2为所述第一控制信号Q1的反相信号。
继续参考图1,在一些实施例中,所述第一振荡支路包括第一充电电阻R1和第一充电电容C1,所述第一充电电阻的第一端通过第五控制开关125连接输入电压VDD,所述第一充电电容C1的第一端与所述第一充电电阻R1的第二端连接,所述第一充电电容C1的第一端通过第六控制开关126接地,所述第一充电电容的第二端接地。
所述第二振荡支路包括第二充电电阻R2和第二充电电容C2,所述第二充电电阻R2的第一端通过第七控制开关127连接输入电压,所述第二充电电容的第一端与所述第二充电电阻的第二端连接,所述第二充电电容的第一端通过第八控制开关128接地,所述第二充电电容的第二端接地。
其中,所述第五控制开关125和第六控制开关126分别受第一控制信号Q1和第二控制信号Q2控制实现闭合与关断,所述第七控制开关127和第八控制开关128分别受第二控制信号Q2和第一控制信号Q1控制实现闭合与关断。第一充电电阻R1和第二充电电阻R2可合并称为电阻R,第一充电电容C1和第二充电电容C2可合并称为充电电容C。
在一些实施例中,所述第一消延子模块和第二消延子模块中的采样电容的电容值相同,保持电容的电容值相同,运算放大器的运算特性相同。换言之,第一采样电容Cs1和第二采样电容Cs2的电容值相同。第一保持电容CH1和第二保持电容CH2的电容值相同。第一运算放大器OP1和第二运算放大器OP2的运算特性相同,包括其基于输入信号的极性和大小得到输出信号的计算方式相同。
在一些实施例中,所述运算放大器的第一输入端为正极端(或称为正极输入端),所述第二输入端为负极端(或称为负极输入端)。
在一些实施例中,所述触发器包括RS触发器,所述RS触发器的第一输入端和第二输入端分别接受第一比较信号和第二比较信号,所述RS触发器的第一输出端和第二输出端分别输出第一控制信号和第二控制信号。
参考图1,述RS触发器的第一输入端R和第二输入端S分别接受第一比较信号VCOMP1和第二比较信号VCOMP2,所述RS触发器的第一输出端Q和第二输出端QB分别输出第一控制信号Q1和第二控制信号Q2。
图2中,在张弛振荡器电路启动时,由于比较器(包括第一比较器和第二比较器)和触发器模块的固有延迟td的存在,VC1/VC2会被充电到VC_PEAK,高于比较器的比较阈值VTH(包括第一比较阈值VTH1和第二比较阈值VTH2,第一比较阈值和第二比较阈值分别即为前述的第一设定信号和第二设定信号)。
此时,振荡周期TOSC的可以公式表示为:
Figure BDA0003592167480000101
其中
Figure BDA0003592167480000102
可以看出,振荡器频率的稳定性主要取决于VC_PEAK的与预设值的偏差和稳定性及电阻R对温度的特性。
参考图1至图3,对于采用消延(EDE)电路的张弛振荡器电路,来抑制由于延迟td而造成半振荡周期信号VC1/VC2(即第一输出信号或第二输出信号)的过冲,在每个半周期中,充电电容C1/C2被充电,当半振荡周期信号VC1/VC2的值达到阈值电压VTH1/VTH2时,比较器在一定的延迟后,改变其输出状态,结束该半周期。
在半周期结束时,半振荡周期信号VC1/VC2的峰值电压VC_PEAK1/VC_PEAK2(即第一峰值VC_PEAK1或第二峰值VC_PEAK2)被采样电容CS1/CS2采样,然后被接入到消延电路中运算放大器OP1/OP2的负极输入端。
对于运算放大器,将其设置为满足虚短特性,则由于运算放大器的虚短特性,采样电容CS1/CS2上的电压下降到预设值VSET,并且多余的电荷被转移到保持电容CH1/CH2上,这就使得在接下来的振荡周期中,比较阈值VTH(即前述的设定信号的值)会减小。那么VC_PEAK-VSET就会由于保持电容CH的作用而动态调整比较阈值VTH(包括第一比较阈值VTH1和第二比较阈值VTH2)的电压,而使得峰值VC_PEAK1/VC_PEAK2的电压最终等于预设值VSET的电压。
具体的,在图3中,张弛振荡器电路在刚上电(即启动)到逐渐稳定(即稳态运行)的过程中,充电电容的尖峰电压VC_PEAK逐渐下降,最后等于预设值VSET;比较阈值VTH也逐渐下降,最后趋于稳定。
图4是本申请一实施例的张弛振荡器电路的消延电路(EDE)对应的控制模型框图,亦可称为传递函数框图。fosc表示振荡频率,其为振荡周期Tosc的倒数。n为振荡周期的序数。
其中,td在固定温度(例如为室温)下,例如为一个常量。
图1的张弛振荡器电路中消延电路对应的传递函数经过推导可表示如下:
Figure BDA0003592167480000111
其中,I是振荡支路的充电电流,CS为采样电容,CH为保持电容。充电电流例如通过输入电压VDD和电阻R的值得到。
对于该传递函数,计算其保持稳定的判定式为:
Figure BDA0003592167480000112
推导得出采样电容和保持电容满足关系式,0<CS<2·CH
在一些实施例中,所述采样电容的电容值CS和保持电容的电容值CH满足0<CS<2·CH
在一些实施例中,所述采样电容在对所述充电电容进行信号采样前,采样电容的电容值不置为零。
图5是本申请一实施例的张弛振荡器的采样电容和充电电容的电荷分配过程示意图。图5中,横轴为时间(time),纵轴为电压(或电势,Voltage)值示意。
参考图1至图5,在消延电路在每个振荡周期操作结束后,采样电容CS的电压等于预设值VSET,然后在充电阶段,采样电容CS通过控制开关被并联接入到充电电容C。
在t1期间,CS与C进行电荷重新分配,由于采样电容CS较之充电电容C小很多,这就使得采样电容CS两端的电压
Figure BDA0003592167480000113
迅速下降。在t1和t2期间,VDD通过电阻R对CS和C进行充电。那么t1+t2期间的充电电量为:
Q=VSET·(C+CS)-VSET·CS=VSET·C
因此,其充电时间为:
Figure BDA0003592167480000121
其中/>
Figure BDA0003592167480000122
从前述推导出的公式可以看出,采样电容CS对与振荡周期并不产生影响。
通过在张弛振荡器电路中设置消延电路,峰值电压VC_PEAK被锁定在VSET电压,VSET电压可以通过输入电压VDD到接地点GND之间的电阻分压来实现。振荡周期的公式如下:
Figure BDA0003592167480000123
其中/>
Figure BDA0003592167480000124
从前述的公式可以看出,本申请的张弛振荡器电路消除了td的影响,此时,TOSC的温度系数主要取决于R和C的温度系数,由于R和C的温度系数比较小,因而,提高了RC型张弛振荡器电路的精度,即参数性能的精确性和稳定性。
图6是一种张弛振荡器电路的结构示意图。图7是图6所示的张弛振荡器电路的工作波形示意图。
图6所示的张弛振荡器电路不包括消延电路模块。
图6的张弛振荡器电路,其周期公式为:
Figure BDA0003592167480000125
其中:
Figure BDA0003592167480000126
td是比较器及RS触发器的延迟时间。
在低频工作情形中,如果td远远小于RC型张弛振荡器电路的时钟周期TOSC,td对TOSC的影响很小,就数量级而是可忽略不计。但在高频工作情形时,由于比较器和触发器中的逻辑门固有延迟(delay)td会随着温度的变化而变化,这就造成了RC型张弛振荡器电路在高频输出频率的稳定性较差。
图7所示的电路工作波形中,VERR=VSET1-VSET,标示实际峰值与预设值的偏差。EN为电路使能信号,控制电路的启动和停止。
当输出频率超过几十MHz时,那么,不包括消延电路模块的RC型张弛振荡器电路的设计就会不可避免的消耗过多的功耗,以减小td对整个时钟周期TOSC的影响。因电路功耗大,比较器的比较速度(即计算响应速度)就会快,td就对应于比较器和触发器的响应速度,td减小,那么td/TOSC的占比就会减小,因此,对于时钟周期TOSC的影响就会减小,因此需要更多的运行资源,运行功耗也就增大,以争取将延迟设计在可接受的范围内,从而争取获得可用的频率稳定性。
而本申请的张弛振荡器电路的技术方案,通过消延电路模块的设置和运用,实现以较小成本使张弛振荡器电路的振荡周期参数,实现较好的精确性和稳定性,保证了张弛振荡器电路所在器件或设备的运行性能。
本申请的张弛振荡器电路例如设置于可穿戴设备、无线传感器网络等器件或设备中。
上文已对基本概念做了描述,显然,对于本领域技术人员来说,上述发明披露仅仅作为示例,而并不构成对本申请的限定。虽然此处并没有明确说明,本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议,所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时,本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此,应强调并注意的是,本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外,本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
本申请的一些方面可以完全由硬件执行、可以完全由软件(包括固件、常驻软件、微码等)执行、也可以由硬件和软件组合执行。以上硬件或软件均可被称为“数据块”、“模块”、“引擎”、“单元”、“组件”或“系统”。处理器可以是一个或多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DAPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器或者其组合。此外,本申请的各方面可能表现为位于一个或多个计算机可读介质中的计算机产品,该产品包括计算机可读程序编码。例如,计算机可读介质可包括,但不限于,磁性存储设备(例如,硬盘、软盘、磁带……)、光盘(例如,压缩盘CD、数字多功能盘DVD……)、智能卡以及闪存设备(例如,卡、棒、键驱动器……)。
虽然本申请已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本申请,在没有脱离本申请精神的情况下还可作出各种等效的变化或替换,因此,只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (11)

1.一种张弛振荡器电路,包括:
第一振荡支路和第二振荡支路,用于交替产生半振荡周期信号作为第一输出信号和第二输出信号,所述第一输出信号和第二输出信号具有峰值;
第一比较器和第二比较器,分别接收第一输出信号和第二输出信号,与设定信号比较后,输出第一比较信号和第二比较信号;
触发器模块,用于接收所述第一比较信号和第二比较信号,并根据所述第一比较信号和第二比较信号生成第一控制信号和第二控制信号,以控制所述第一振荡支路和第二振荡支路的通断;
消延电路,用于在所述张弛振荡器电路上电后至稳态的过程中调节所述第一输出信号和第二输出信号的峰值至预设值,以消除所述第一比较器、第二比较器和所述触发器模块对所述张弛振荡器电路的振荡周期的延迟,并在所述张弛振荡器电路稳态运行时,保持所述峰值处于预设值;
其中,所述消延电路包括第一消延子模块和第二消延子模块,分别消除所述第一输出信号和第二输出信号的延迟;所述第一消延子模块和第二消延子模块分别消除所述第一振荡支路和第二振荡支路在延迟期间的过充电,以调节所述第一输出信号和第二输出信号的峰值至预设值并保持,以消除所述第一比较器、第二比较器和所述触发器模块对所述张弛振荡器电路的振荡周期的延迟。
2.根据权利要求1所述的张弛振荡器电路,其特征在于,所述第一振荡支路和第二振荡支路包括充电电容,所述第一消延子模块和第二消延子模块包括采样电容、保持电容和运算放大器,所述采样电容、保持电容和运算放大器在所述第一控制信号和第二控制信号的控制下,调节所述第一输出信号和第二输出信号的峰值至预设值并保持,
其中,所述采样电容用于在第一控制信号或第二控制信号的控制下,在每一半振荡周期结束时对所述充电电容进行信号采样,所述预设值作为第一输入信号输入所述运算放大器。
3.根据权利要求2所述的张弛振荡器电路,其特征在于,所述运算放大器具有第一输入端、第二输入端和输出端,所述预设值作为所述第一输入端的输入信号;
所述采样电容具有第一端和第二端,所述第一端通过两路开关分别连接至充电电容的第一端和所述运算放大器的第二输入端,所述采样电容的第二端接地,所述充电电容的第一端为非接地端;
所述保持电容具有第一端和第二端,所述第一端连接至所述运算放大器的第二输入端,所述第二端连接至所述运算放大器的输出端;
所述第一消延子模块和第二消延子模块中的运算放大器的输出端分别输出第一设定信号和第二设定信号至所述第一比较器和第二比较器。
4.根据权利要求3所述的张弛振荡器电路,其特征在于,所述采样电容的第一端通过两路开关分别连接至充电电容的第一端和所述运算放大器的第二输入端包括:
在所述第一消延子模块中,所述采样电容的第一端通过第一控制开关与所述充电电容的第一端进行连接,所述采样电容的第一端通过第二控制开关与所述运算放大器的第二输入端进行连接;
在所述第二消延子模块中,所述采样电容的第一端通过第三控制开关与所述充电电容的第一端进行连接,所述采样电容的第一端通过第四控制开关与所述运算放大器的第二输入端进行连接;
其中,所述第一控制开关和第二控制开关分别通过第一控制信号和第二控制信号控制实现闭合与关断,所述第三控制开关和第四控制开关分别通过第二控制信号和第一控制信号控制实现闭合与关断。
5.根据权利要求1所述的张弛振荡器电路,其特征在于,所述第二控制信号为所述第一控制信号的反相信号。
6.根据权利要求1所述的张弛振荡器电路,其特征在于,所述第一振荡支路包括第一充电电阻和第一充电电容,所述第一充电电阻的第一端通过第五控制开关连接输入电压,所述第一充电电容的第一端与所述第一充电电阻的第二端连接,所述第一充电电容的第一端通过第六控制开关接地,所述第一充电电容的第二端接地;
所述第二振荡支路包括第二充电电阻和第二充电电容,所述第二充电电阻的第一端通过第七控制开关连接输入电压,所述第二充电电容的第一端与所述第二充电电阻的第二端连接,所述第二充电电容的第一端通过第八控制开关接地,所述第二充电电容的第二端接地;
其中,所述第五控制开关和第六控制开关分别受第一控制信号和第二控制信号控制实现闭合与关断,所述第七控制开关和第八控制开关分别受第二控制信号和第一控制信号控制实现闭合与关断。
7.根据权利要求2所述的张弛振荡器电路,其特征在于,所述第一消延子模块和第二消延子模块中的采样电容的电容值相同,保持电容的电容值相同,运算放大器的运算特性相同。
8.根据权利要求3所述的张弛振荡器电路,其特征在于,所述运算放大器的第一输入端为正极端,所述第二输入端为负极端。
9.根据权利要求2所述的张弛振荡器电路,其特征在于,所述采样电容在对所述充电电容进行信号采样前,采样电容的电容值不置为零。
10.根据权利要求2所述的张弛振荡器电路,其特征在于,所述采样电容的电容值CS和保持电容的电容值CH满足0<CS<2·CH
11.根据权利要求1所述的张弛振荡器电路,其特征在于,所述触发器包括RS触发器,所述RS触发器的第一输入端和第二输入端分别接受第一比较信号和第二比较信号,所述RS触发器的第一输出端和第二输出端分别输出第一控制信号和第二控制信号。
CN202210381885.9A 2022-04-12 2022-04-12 一种张弛振荡器电路 Active CN115021721B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210381885.9A CN115021721B (zh) 2022-04-12 2022-04-12 一种张弛振荡器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210381885.9A CN115021721B (zh) 2022-04-12 2022-04-12 一种张弛振荡器电路

Publications (2)

Publication Number Publication Date
CN115021721A CN115021721A (zh) 2022-09-06
CN115021721B true CN115021721B (zh) 2023-03-28

Family

ID=83068054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210381885.9A Active CN115021721B (zh) 2022-04-12 2022-04-12 一种张弛振荡器电路

Country Status (1)

Country Link
CN (1) CN115021721B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997317A (zh) * 2014-05-21 2014-08-20 东南大学 一种显著提高控制电流—输出频率线性度的张弛振荡器
CN112929009A (zh) * 2021-01-22 2021-06-08 深圳市汇顶科技股份有限公司 一种rc张弛振荡器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659362B2 (en) * 2011-06-15 2014-02-25 Cadence Ams Design India Private Limited Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation
CN113824429B (zh) * 2021-09-09 2022-07-08 北京思凌科半导体技术有限公司 振荡电路、控制方法以及电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103997317A (zh) * 2014-05-21 2014-08-20 东南大学 一种显著提高控制电流—输出频率线性度的张弛振荡器
CN112929009A (zh) * 2021-01-22 2021-06-08 深圳市汇顶科技股份有限公司 一种rc张弛振荡器

Also Published As

Publication number Publication date
CN115021721A (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
CN101379687B (zh) 比较器方式直流对直流变换器
US10256797B2 (en) Oscillator
WO2021097673A1 (zh) 振荡电路、芯片、电子设备
US10931292B1 (en) High resolution successive approximation register analog to digital converter with factoring and background clock calibration
CN112929009B (zh) 一种rc张弛振荡器
CN108574410A (zh) 实现自适应斜坡补偿快速高精度的电路及方法
US20240039384A1 (en) Current detection circuit and controller for switching converter circuit
CN115021721B (zh) 一种张弛振荡器电路
CN110785931B (zh) 具有比较器延迟消除的振荡器电路
TWI674492B (zh) 線性恒流電路
CN107094333B (zh) 自适应快速响应电路、快速响应方法及led驱动电路
CN106026719B (zh) P-sshi有源整流电路及自供电电子设备
CN114204918A (zh) 一种振荡器
Radić et al. Synchronized Zero-Crossing-Based Self-Tuning Capacitor Time-Constant Estimator for Low-Power Digitally Controlled DC–DC Converters
JP2014207569A (ja) ランプ波生成回路
CN109116086B (zh) 一种负载电流检测电路
IT201900002959A1 (it) Procedimento per la rilevazione di segnali, circuito, dispositivo e sistema corrispondenti
Lam et al. Integrated 0.9 V charge-control switching converter with self-biased current sensor
CN112514262A (zh) 处理电路
Tiwari et al. A DC-DC boost converter with soft start function and DPEA technique using 180nm technology
CN116979933B (zh) 一种与温度和电源无关的高频张弛振荡器及其振荡方法
CN117335750B (zh) 一种消除比较器延时影响的rc振荡器电路
CN111884591A (zh) 一种高精度低温漂的振荡器
Chen et al. A fast-transient-response buck converter with split-type III compensation and charge-pump circuit technique
KR20210068905A (ko) 완화 발진기 및 완화 발진기의 제어 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: B610, Zhongdi building, industry university research base, China University of Geosciences, No.8, Yuexing Third Road, South District, high tech Zone, Nanshan District, Shenzhen, Guangdong 518000

Applicant after: Shenzhen Saiyuan Microelectronics Co.,Ltd.

Address before: 518057 b610, Zhongdi building, industry university research base, China University of Geosciences, No. 8, Yuexing Third Road, South District, high tech Zone, Nanshan District, Shenzhen, Guangdong Province

Applicant before: SHENZHEN SINONE CHIP ELECTRONIC Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant