CN115001477A - 一种用于正负电压输入的信号接口电路 - Google Patents

一种用于正负电压输入的信号接口电路 Download PDF

Info

Publication number
CN115001477A
CN115001477A CN202210845627.1A CN202210845627A CN115001477A CN 115001477 A CN115001477 A CN 115001477A CN 202210845627 A CN202210845627 A CN 202210845627A CN 115001477 A CN115001477 A CN 115001477A
Authority
CN
China
Prior art keywords
voltage
switching tube
circuit
substrate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210845627.1A
Other languages
English (en)
Other versions
CN115001477B (zh
Inventor
吴飞权
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xiner Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xiner Semiconductor Technology Co Ltd filed Critical Shenzhen Xiner Semiconductor Technology Co Ltd
Priority to CN202210845627.1A priority Critical patent/CN115001477B/zh
Publication of CN115001477A publication Critical patent/CN115001477A/zh
Application granted granted Critical
Publication of CN115001477B publication Critical patent/CN115001477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00323Delay compensation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种用于正负电压输入的信号接口电路,涉及电子技术领域,该电路的栅极电位控制电路的第一输入端用于输入外部电压信号,第二输入端连接衬底电压生成电路的输出端,输出端连接第一开关管的控制端;衬底电压生成电路的输入端用于输入外部电压信号;第一开关管的输入端用于输入外部电压信号,输出端连接第一电阻的一端,第一电阻的另一端接地,第一开关管的衬底端连接衬底电压生成电路的输出端,以通过控制衬底电压为零或负电压实现第一开关管的源极和漏极互换;电压输出电路的输入端连接第一开关管的输出端,输出端用于根据第一开关管的输出电压输出转换电压;该电路使用开关管搭建,电路传递电压信号的延迟较低。

Description

一种用于正负电压输入的信号接口电路
技术领域
本发明涉及电子技术领域,特别涉及一种用于正负电压输入的信号接口电路。
背景技术
信号接口电路能够将带有逻辑信息的小摆幅波形(TTL逻辑)或大摆幅波形(正负电压)的输入信号转换为固定摆幅的方波信号。由于芯片内部电源电压往往较低,高压器件因其阈值电压较高,不能满足信号接口电路较低的输入阈值电压要求(兼容TTL逻辑),因此一般在芯片的信号输入端口使用低压器件来实现。而在输入信号为正负电压的信号接口电路中,输入信号的逻辑高电平为正电压,输入信号的逻辑低电平为负电压,正负电压都很高,有时可达几十伏。为了防止输入信号的正负电压对芯片内部低压器件造成损坏,需要有一个信号接口电路把输入信号的电压转换到内部低压器件的工作电压范围内。
现有的正负电压接口电路中,例如在专利申请号:201710040936.0,专利名称为:用于正负电压信号输入的信号接口及其信号接口电路的专利申请中,通过电阻和钳位电路把输入的电压信号输入到后端的逻辑电路,从而输出转换电压;由于大电阻在信号传播的通路上,导致电路传递电压信号的延迟较高。
发明内容
基于此,有必要针对上述技术问题,提供一种用于正负电压输入的信号接口电路,以解决现有的接口电路由于大电阻在信号传播的通路上,导致电路的延迟较高的问题。
基于上述目的,一种用于正负电压输入的信号接口电路,包括:
栅极电位控制电路,所述栅极电位控制电路的第一输入端用于输入外部电压信号,所述栅极电位控制电路的第二输入端用于输入衬底电压,所述栅极电位控制电路的输出端用于根据所述外部电压信号和所述衬底电压输出栅极控制电压;
衬底电压生成电路,所述衬底电压生成电路的输入端用于输入外部电压信号,所述衬底电压生成电路的输出端连接所述栅极电位控制电路的第二输入端,以向所述栅极电位控制电路输出衬底电压;
第一开关管和第一电阻,所述第一开关管的输入端用于输入外部电压信号,所述第一开关管的输出端连接所述第一电阻的一端,所述第一电阻的另一端接地,所述第一开关管的控制端连接所述栅极电位控制电路的输出端,以通过所述栅极控制电压控制所述第一开关管的通断,所述第一开关管的衬底端连接所述衬底电压生成电路的输出端,以通过控制所述衬底电压为零或负电压实现所述第一开关管的源极和漏极互换;当所述第一开关管的输入端用作源极时,所述开关管的输出端用作漏极;当所述开关管的输入端用作漏极时,所述开关管的输出端用作源极;
电压输出电路,所述电压输出电路的输入端连接所述第一开关管的输出端,所述电压输出电路的输出端用于根据所述第一开关管的输出电压输出转换电压。
上述方案具有以下有益效果:
本发明的用于正负电压输入的信号接口电路,根据外部电压信号的大小自动控制第一开关管的导通或者关断,来传递输入信号至电压输出电路;当外部电压信号为负时,衬底电压生成电路输出负电压,栅极电位控制电路控制第一开关管关断且第一开关管的源极和漏极互换,第一开关管的输出端输出低电平电压;当外部电压信号为正电压时,衬底电压生成电路输出地电压,栅极电位控制电路控制第一开关管导通,第一开关管输出高电平电压;电压输出电路根据第一开关管输出的电压大小输出对应的转换电压;用于正负电压输入的信号接口电路使用开关管搭建,电路传递电压信号的延迟较低。
可选的,所述栅极电位控制电路包括:
第一分支电路和第二分支电路,所述第一分支电路的第一输入端用于输入外部电压信号,所述第一分支电路的第二输入端连接所述第二分支电路的第一输入端和所述衬底电压生成电路的输出端,以通过所述衬底电压控制所述第一分支电路中的开关管和第二分支电路中的开关管处于反偏状态;所述第一分支电路的第一输出端连接所述第二分支电路的控制端,所述第一分支电路的第二输出端连接所述第二分支电路的输出端和所述第一开关管的控制端,以通过所述栅极控制电压控制所述第一开关管的通断。
可选的,所述第一分支电路包括:
第二开关管、第三开关管和第四开关管,所述第一开关管的输入端用于输入外部电压信号,所述第二开关管的输出端连接所述第二分支电路的控制端,所述第二开关管的控制端接地,所述第一开关管的衬底端连接所述衬底电压生成电路的输出端;
所述第三开关管的输入端用于输入外部电压信号,所述第三开关管的输入端与衬底端相连,所述第三开关管的输出端连接所述第二开关管的输出端,所述第三开关管的控制端接地;
所述第四开关管的输入端用于输入外部电压信号,所述第四开关管的输出端连接所述第一开关管的控制端,所述第四开关管的控制端接地,所述第四开关管的衬底端连接所述衬底电压生成电路的输出端。
可选的,所述第二开关管和所述第四开关管为N型MOS管,所述第三开关管为P型MOS管。
可选的,所述第二分支电路包括:
第五开关管和第二电阻,所述第五开关管的输入端连接电源和所述第二电阻的一端,所述第五开关管的输出端连接所述第二电阻的另一端和第一开关管的控制端,所述第五开关管的控制端连接所述第一分支电路的第一输出端,所述第五开关管的衬底端连接所述衬底电压生成电路的输出端。
可选的,所述第五开关管为N型MOS管。
可选的,所述衬底电压生成电路包括:
第六开关管和第七开关管,所述第六开关管的输入端用于输入外部电压信号,所述第六开关管的输入端连接所述第七开关管的控制端,所述第六开关管的输出端连接所述第七开关管的输入端,所述第六开关管的控制端接地,所述第六开关管的衬底端连接所述第七开关管的输入端和衬底端,所述第七开关管的输出端接地;所述第六开关管的衬底端作为所述衬底电压生成电路的输出端,以输出所述衬底电压。
可选的,所述第六开关管和所述第七开关管均为N型MOS管。
可选的,所述电压输出电路包括:
施密特触发器,所述施密特触发器的输入端连接所述第一开关管的输出端,所述施密特触发器的电源端连接电源,所述施密特触发器的接地端接地,所述施密特触发器的输出端用于根据所述第一开关管的输出电压输出转换电压。
可选的,所述第一开关管为N型MOS管。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例中提供的一种用于正负电压输入的信号接口电路原理图;
图2是本发明一实施例中提供的另一种用于正负电压输入的信号接口电路原理图;
符号说明如下:
1、栅极电位控制电路;11、第一分支电路;12、第二分支电路;2、衬底电压生成电路;3、电压输出电路;U1、施密特触发器;VDD、电源;VIN、外部电压信号;VOUT、转换电压。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。
在一实施例中,提供一种如图1所示的用于正负电压输入的信号接口电路,该用于正负电压输入的信号接口电路包括:栅极电位控制电路1、衬底电压生成电路2、电压输出电路3、开关管M3和电阻R2;其中,栅极电位控制电路1的第一输入端用于输入外部电压信号VIN,栅极电位控制电路1的第二输入端用于输入衬底电压;当外部电压信号VIN为正电压时,该衬底电压为地电压,以使栅极电位控制电路1中的开关管处于反偏状态,防止开关管漏电;当外部电压信号VIN为负电压时,该衬底电压为负电压,以使栅极电位控制电路1中的开关管处于反偏状态,防止开关管漏电;栅极电位控制电路1的输出端用于根据外部电压信号VIN和衬底电压输出栅极控制电压。
衬底电压生成电路2的输入端用于输入外部电压信号VIN,衬底电压生成电路2的输出端连接栅极电位控制电路1的第二输入端,以向栅极电位控制电路1输出衬底电压,当外部电压信号VIN为正电压时,该衬底电压为地电压,当外部电压信号VIN为负电压时,该衬底电压为负电压。
开关管M3的输入端用于输入外部电压信号VIN,开关管M3的输出端连接电阻R2的一端,电阻R2的另一端接地,开关管M3的控制端连接栅极电位控制电路1的输出端,以通过栅极控制电压控制开关管M3的通断,开关管M3的衬底端连接衬底电压生成电路2的输出端,以通过控制衬底电压为负电压实现开关管M3的源极和漏极互换;当开关管M3的输入端用作源极时,开关管M3的输出端用作漏极;当开关管M3的输入端用作漏极时,开关管M3的输出端用作源极。
电压输出电路3的输入端连接开关管M3的输出端,电压输出电路3的输出端用于根据开关管M3的输出电压输出转换电压VOUT。
上述用于正负电压输入的信号接口电路的工作过程:
(1)外部电压信号VIN为负电压
当上述用于正负电压输入的信号接口电路的输入端输入负的外部电压信号VIN时,衬底电压生成电路2的输出端输出负电平电压,此时,开关管M3的衬底端的电压为负电压,栅极电位控制电路1的第二输入端输入负电压,使得栅极电位控制电路1中的开关管处于反偏状态,同时,栅极电位控制电路1的输出端输出的电压小于开关管M3的开启电压,使得开关管M3关断;此时,开关管M3的源极和漏极互换,由于在开关管M3的输出端连接有下拉电阻R2,使得开关管M3的输出电压为地电压,电压输出电路3根据输入的地电压输出低电平转换电压VOUT。
(2)外部电压信号VIN为正电压
当上述用于正负电压输入的信号接口电路的输入端输入正的外部电压信号VIN时,衬底电压生成电路2的输出端输出地电压,此时,开关管M3的衬底端的电压为地电压,栅极电位控制电路1的第二输入端输入地电压,使得栅极电位控制电路1中的开关管处于反偏状态,同时,栅极电位控制电路1的输出端输出的电压大于开关管M3的开启电压,使得开关管M3导通;此时,开关管M3输出高电平的电压,电压输出电路3根据输入的高电平电压输出高电平转换电压VOUT。
本实施例的用于正负电压输入的信号接口电路,根据外部电压信号的正负自动控制开关管的导通或者关断,来传递输入信号至电压输出电路;当外部电压信号为负时,衬底电压生成电路输出负电压,栅极电位控制电路控制开关管关断且开关管的源极和漏极互换,开关管的输出端由于下拉电阻的作用,输出低电平电压;当外部电压信号为正电压时,衬底电压生成电路输出地电压,栅极电位控制电路控制开关管导通,开关管输出高电平电压;电压输出电路根据开关管输出的电压大小输出对应的转换电压;用于正负电压输入的信号接口电路使用开关管搭建,电路传递电压信号的延迟较低。
在一实施例中,提供一种如图2所示的用于正负电压输入的信号接口电路,该用于正负电压输入的信号接口电路包括:栅极电位控制电路1、衬底电压生成电路2、电压输出电路3、开关管M3和电阻R2;其中,栅极电位控制电路1、衬底电压生成电路2、电压输出电路3、开关管M3和电阻R2的连接方式与图1中的栅极电位控制电路1、衬底电压生成电路2、电压输出电路3、开关管M3和电阻R2的连接方式相同,在此不在赘述。
本实施例中,栅极电位控制电路1包括第一分支电路11和第二分支电路12,其中,第一分支电路11的第一输入端IN1用于输入外部电压信号VIN,第一分支电路11的第二输入端IN2连接第二分支电路12的第一输入端IN3和衬底电压生成电路2的输出端OUT3,以通过衬底电压控制第一分支电路11中的开关管和第二分支电路12中的开关管处于反偏状态;第一分支电路11的第一输出端OUT1连接第二分支电路12的控制端K1,第一分支电路11的第二输出端OUT2连接第二分支电路12的输出端OUT3和开关管M3的控制端,以通过栅极电位控制电路1输出的栅极控制电压控制开关管M3的通断;第二分支电路12的第二输入端连接电源VDD。
本实施例中,第一分支电路11包括:开关管M5、开关管M6和开关管M7;其中,开关管M5的输入端用于输入外部电压信号VIN,开关管M5的输出端连接第二分支电路12的控制端K1,开关管M5的控制端接地,开关管M5的衬底端连接衬底电压生成电路2的输出端OUT3,以接收衬底电压,使得开关管M5处于反偏状态。
开关管M6的输入端用于输入外部电压信号VIN,开关管M6的输入端与衬底端连接,开关管M6的输出端连接开关管M5的输出端,开关管M6的控制端接地。
开关管M7的输入端用于输入外部电压信号VIN,开关管M7的输出端连接第二分支电路12的输出端OUT3和开关管M3的控制端,开关管M7的控制端接地,开关管M7的衬底端连接第二分支电路12的第一输入端IN3和衬底电压生成电路2的输出端OUT3,以接收衬底电压,使得开关管M7处于反偏状态。
开关管M5、开关管M6和开关管M7的输入端相连,并作为第一分支电路11的第一输入端IN1;开关管M5的衬底端与开关管M7的衬底端相连,并作为第一分支电路11的第二输入端IN2;开关管M5的输出端作为第一分支电路11的第一输出端OUT1;开关管M7的输出端作为第一分支电路11的第二输出端OUT2。
本实施例中,第二分支电路12包括开关管M4和电阻R1;其中,开关管M4的输入端连接电源VDD和电阻R1的一端,开关管M4的输出端连接电阻R1的另一端,开关管M4的控制端连接开关管M5的输出端,开关管M4的衬底端连接衬底电压生成电路2的输出端OUT3,以接收衬底电压,使得开关管M4处于反偏状态;开关管M4的控制端作为第二分支电路12的控制端K1,开关管M4的衬底端作为第二分支电路12的第一输入端IN3,开关管M4的输入端作为第二分支电路12的第二输入端连接电源VDD,开关管M4的输出端作为第二分支电路12的输出端OUT3。
本实施例中,衬底电压生成电路2包括开关管M1和开关管M2,其中,开关管M1的输入端用于输入外部电压信号VIN,开关管M1的输入端连接开关管M2的控制端,开关管M1的输出端连接开关管M2的输入端,开关管M1的控制端接地,开关管M1的衬底端连接开关管M2的输入端和衬底端,开关管M2的输出端接地;开关管M1的输入端作为衬底电压生成电路2的输入端IN4,开关管M1的衬底端作为衬底电压生成电路2的输出端OUT3,以输出衬底电压。
本实施例中,电压输出电路3包括施密特触发器U1,施密特触发器U1的输入端连接开关管M3的输出端,施密特触发器U1的电源端连接电源VDD,施密特触发器U1的接地端接地,施密特触发器U1的输出端用于根据开关管M3输出的电压输出转换电压VOUT。
本实施例中,开关管M1、开关管M2、开关管M3、开关管M4、开关管M5和开关管M7均为N型MOS管;开关管M6为P型MOS管。
上述用于正负电压输入的信号接口电路的工作过程:
(1)外部电压信号VIN为负电压
当上述用于正负电压输入的信号接口电路的输入端输入负的外部电压信号VIN时,衬底电压生成电路2中的开关管M1导通,开关管M2关断,衬底电压生成电路2的输出端OUT3即B点的电压为负电压;
由于第一分支电路11中的开关管M5和开关管M7的控制端接地,栅极电位等于B点电压为负电压,因此,在外部电压信号VIN为负电压时,开关管M5和开关管M7导通,开关管M6为P型MOS管,处于关断状态,此时,第一分支电路11的第一输出端OUT1输出负电压,使得第二分支电路12中的开关管M4关断;
开关管M7和电阻R1构成通路,通过具有较大电阻值的电阻R1和具有较小的导通电阻的NMOS管M7,使得开关管M3的栅源电压差小于NMOS管的开启电压VTH,进而使开关管M3关断;此时,开关管M3的衬底为负电压,开关管M3的源极和漏极互换,漏极变为A点,源极变为输入的外部电压信号VIN,由于A点有下拉电阻R2,因此,电路中A点的电压为地电压,低于施密特触发器U1的负向阈值电压,最终施密特触发器U1输出低电平的转换电压VOUT。
(2)外部电压信号VIN为正电压
当上述用于正负电压输入的信号接口电路的输入端输入正的外部电压信号VIN时,衬底电压生成电路2中的开关管M1关断,开关管M2导通,衬底电压生成电路2的输出端OUT3即B点的电压为地电压;
由于第一分支电路11中的开关管M5和开关管M7的控制端接地,栅极电位等于B点电压为地电压,因此,在外部电压信号VIN为正电压时,开关管M5和开关管M7关断,开关管M6为P型MOS管,处于导通状态,此时,第一分支电路11的第一输出端OUT1输出正电压,使得第二分支电路12中的开关管M4导通,电路中C点的电压在开关管M4和电阻R1的共同作用下,上升至电源VDD的电压,控制开关管M3导通;由于开关管M3的栅极电压为电源VDD,因此,开关管M3的源极电压即A点的电压不高于VDD-VTH,开关管M3将在输入电压高于VDD-VTH时进入饱和区或亚阈值区工作;
由于开关管M3的衬底电压为地电压,开关管M3的源极和漏极不变,漏极输入外部电压信号VIN,源极为A点,即A点电压为正电压,高于施密特触发器U1的正向阈值电压,最终施密特触发器U1输出高电平的转换电压VOUT。
本实施例的用于正负电压输入的信号接口电路具有以下特点:
(1)根据外部电压信号的正负自动控制开关管的导通或者关断,来传递输入信号至电压输出电路,电路传递外部电压信号的延迟较低;
(2)当外部电压信号为负时,衬底电压生成电路输出负电压,栅极电位控制电路控制开关管关断且开关管的源极和漏极互换;当外部电压信号为正电压时,衬底电压生成电路输出地电压,能够保证电路中的开关管始终处于反偏状态,防止开关管发生漏电危险;
(3)用于正负电压输入的信号接口电路使用开关管搭建,在没有外部电压信号输入的时候,电路整体功耗较低。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种用于正负电压输入的信号接口电路,其特征在于,包括:
栅极电位控制电路,所述栅极电位控制电路的第一输入端用于输入外部电压信号,所述栅极电位控制电路的第二输入端用于输入衬底电压,所述栅极电位控制电路的输出端用于根据所述外部电压信号和所述衬底电压输出栅极控制电压;
衬底电压生成电路,所述衬底电压生成电路的输入端用于输入外部电压信号,所述衬底电压生成电路的输出端连接所述栅极电位控制电路的第二输入端,以向所述栅极电位控制电路输出衬底电压;
第一开关管和第一电阻,所述第一开关管的输入端用于输入外部电压信号,所述第一开关管的输出端连接所述第一电阻的一端,所述第一电阻的另一端接地,所述第一开关管的控制端连接所述栅极电位控制电路的输出端,以通过所述栅极控制电压控制所述第一开关管的通断,所述第一开关管的衬底端连接所述衬底电压生成电路的输出端,以通过控制所述衬底电压为负电压实现所述第一开关管的源极和漏极互换;当所述第一开关管的输入端用作源极时,所述开关管的输出端用作漏极;当所述开关管的输入端用作漏极时,所述开关管的输出端用作源极;
电压输出电路,所述电压输出电路的输入端连接所述第一开关管的输出端,所述电压输出电路的输出端用于根据所述第一开关管的输出电压输出转换电压。
2.根据权利要求1所述的用于正负电压输入的信号接口电路,其特征在于,所述栅极电位控制电路包括:
第一分支电路和第二分支电路,所述第一分支电路的第一输入端用于输入外部电压信号,所述第一分支电路的第二输入端连接所述第二分支电路的第一输入端和所述衬底电压生成电路的输出端,以通过所述衬底电压控制所述第一分支电路中的开关管和第二分支电路中的开关管处于反偏状态;所述第一分支电路的第一输出端连接所述第二分支电路的控制端,所述第一分支电路的第二输出端连接所述第二分支电路的输出端和所述第一开关管的控制端,以通过所述栅极控制电压控制所述第一开关管的通断。
3.根据权利要求2所述的用于正负电压输入的信号接口电路,其特征在于,所述第一分支电路包括:
第二开关管、第三开关管和第四开关管,所述第一开关管的输入端用于输入外部电压信号,所述第二开关管的输出端连接所述第二分支电路的控制端,所述第二开关管的控制端接地,所述第一开关管的衬底端连接所述衬底电压生成电路的输出端;
所述第三开关管的输入端用于输入外部电压信号,所述第三开关管的输入端与衬底端相连,所述第三开关管的输出端连接所述第二开关管的输出端,所述第三开关管的控制端接地;
所述第四开关管的输入端用于输入外部电压信号,所述第四开关管的输出端连接所述第一开关管的控制端,所述第四开关管的控制端接地,所述第四开关管的衬底端连接所述衬底电压生成电路的输出端。
4.根据权利要求3所述的用于正负电压输入的信号接口电路,其特征在于,所述第二开关管和所述第四开关管为N型MOS管,所述第三开关管为P型MOS管。
5.根据权利要求2所述的用于正负电压输入的信号接口电路,其特征在于,所述第二分支电路包括:
第五开关管和第二电阻,所述第五开关管的输入端连接电源和所述第二电阻的一端,所述第五开关管的输出端连接所述第二电阻的另一端和第一开关管的控制端,所述第五开关管的控制端连接所述第一分支电路的第一输出端,所述第五开关管的衬底端连接所述衬底电压生成电路的输出端。
6.根据权利要求5所述的用于正负电压输入的信号接口电路,其特征在于,所述第五开关管为N型MOS管。
7.根据权利要求1所述的用于正负电压输入的信号接口电路,其特征在于,所述衬底电压生成电路包括:
第六开关管和第七开关管,所述第六开关管的输入端用于输入外部电压信号,所述第六开关管的输入端连接所述第七开关管的控制端,所述第六开关管的输出端连接所述第七开关管的输入端,所述第六开关管的控制端接地,所述第六开关管的衬底端连接所述第七开关管的输入端和衬底端,所述第七开关管的输出端接地;所述第六开关管的衬底端作为所述衬底电压生成电路的输出端,以输出所述衬底电压。
8.根据权利要求7所述的用于正负电压输入的信号接口电路,其特征在于,所述第六开关管和所述第七开关管均为N型MOS管。
9.根据权利要求1所述的用于正负电压输入的信号接口电路,其特征在于,所述电压输出电路包括:
施密特触发器,所述施密特触发器的输入端连接所述第一开关管的输出端,所述施密特触发器的电源端连接电源,所述施密特触发器的接地端接地,所述施密特触发器的输出端用于根据所述第一开关管的输出电压输出转换电压。
10.根据权利要求1所述的用于正负电压输入的信号接口电路,其特征在于,所述第一开关管为N型MOS管。
CN202210845627.1A 2022-07-19 2022-07-19 一种用于正负电压输入的信号接口电路 Active CN115001477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210845627.1A CN115001477B (zh) 2022-07-19 2022-07-19 一种用于正负电压输入的信号接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210845627.1A CN115001477B (zh) 2022-07-19 2022-07-19 一种用于正负电压输入的信号接口电路

Publications (2)

Publication Number Publication Date
CN115001477A true CN115001477A (zh) 2022-09-02
CN115001477B CN115001477B (zh) 2022-11-04

Family

ID=83021541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210845627.1A Active CN115001477B (zh) 2022-07-19 2022-07-19 一种用于正负电压输入的信号接口电路

Country Status (1)

Country Link
CN (1) CN115001477B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000339047A (ja) * 1999-05-27 2000-12-08 Hitachi Ltd 半導体集積回路装置
US20120002821A1 (en) * 2010-07-01 2012-01-05 Conexant Systems, Inc. Grounding switch method and apparatus
CN103312309A (zh) * 2013-05-14 2013-09-18 无锡华润矽科微电子有限公司 模拟开关控制电路结构
CN106253890A (zh) * 2016-08-08 2016-12-21 成都华微电子科技有限公司 衬偏电压调整稳定输入翻转电平的接收器
CN108322208A (zh) * 2017-01-17 2018-07-24 上海贝岭股份有限公司 用于正负电压信号输入的信号接口及其信号接口电路
WO2022100728A1 (zh) * 2020-11-16 2022-05-19 上海唯捷创芯电子技术有限公司 一种正负电压电荷泵电路、芯片及通信终端

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000339047A (ja) * 1999-05-27 2000-12-08 Hitachi Ltd 半導体集積回路装置
US20120002821A1 (en) * 2010-07-01 2012-01-05 Conexant Systems, Inc. Grounding switch method and apparatus
CN103312309A (zh) * 2013-05-14 2013-09-18 无锡华润矽科微电子有限公司 模拟开关控制电路结构
CN106253890A (zh) * 2016-08-08 2016-12-21 成都华微电子科技有限公司 衬偏电压调整稳定输入翻转电平的接收器
CN108322208A (zh) * 2017-01-17 2018-07-24 上海贝岭股份有限公司 用于正负电压信号输入的信号接口及其信号接口电路
WO2022100728A1 (zh) * 2020-11-16 2022-05-19 上海唯捷创芯电子技术有限公司 一种正负电压电荷泵电路、芯片及通信终端

Also Published As

Publication number Publication date
CN115001477B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
US5440249A (en) Voltage level translator circuit with cascoded output transistors
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
US7088167B2 (en) Level conversion for use in semiconductor device
US6791391B2 (en) Level shifting circuit
CN111313878B (zh) 一种模拟开关电路
US20110316505A1 (en) Output Buffer With Improved Output Signal Quality
CN112073054A (zh) 电平转换器
CN112671393A (zh) 电平转换电路
CN110830027B (zh) 转压器
US20180287615A1 (en) Level shifter and level shifting method
CN110098830B (zh) 一种晶体管的衬底切换电路和电平转换电路
CN209748522U (zh) 电压电平移位器
CN114598315A (zh) 电平转换电路
KR100308208B1 (ko) 반도체집적회로장치의입력회로
CA2089429C (en) Low power noise rejecting ttl to cmos input buffer
CN111294042B (zh) 电平移位电路
CN115001477B (zh) 一种用于正负电压输入的信号接口电路
CN203193605U (zh) 用于驱动高压器件的驱动电路
US7133487B2 (en) Level shifter
CN213152036U (zh) 电平移位电路以及集成电路
CN110518903B (zh) 一种电平移位电路
CN110545098B (zh) 一种cmos电平转换器、运行方法、装置、设备
JP2002344303A (ja) レベルシフト回路
CN116827333B (zh) 一种电平位移电路
CN217693293U (zh) 电平转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20220902

Assignee: Suzhou Heyu Finance Leasing Co.,Ltd.

Assignor: SHENZHEN XINER SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Contract record no.: X2023980042308

Denomination of invention: A Signal Interface Circuit for Positive and Negative Voltage Input

Granted publication date: 20221104

License type: Exclusive License

Record date: 20230925

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Signal Interface Circuit for Positive and Negative Voltage Input

Effective date of registration: 20230927

Granted publication date: 20221104

Pledgee: Suzhou Heyu Finance Leasing Co.,Ltd.

Pledgor: SHENZHEN XINER SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Registration number: Y2023980059341