CN115001058A - 电子设备、供电方法及计算机存储介质 - Google Patents

电子设备、供电方法及计算机存储介质 Download PDF

Info

Publication number
CN115001058A
CN115001058A CN202111600694.9A CN202111600694A CN115001058A CN 115001058 A CN115001058 A CN 115001058A CN 202111600694 A CN202111600694 A CN 202111600694A CN 115001058 A CN115001058 A CN 115001058A
Authority
CN
China
Prior art keywords
circuit
pulse signal
frequency dividing
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111600694.9A
Other languages
English (en)
Other versions
CN115001058B (zh
Inventor
肖朋超
安奇
孙霓
黄松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honor Device Co Ltd
Original Assignee
Honor Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honor Device Co Ltd filed Critical Honor Device Co Ltd
Priority to CN202111600694.9A priority Critical patent/CN115001058B/zh
Publication of CN115001058A publication Critical patent/CN115001058A/zh
Application granted granted Critical
Publication of CN115001058B publication Critical patent/CN115001058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种电子设备、供电方法及计算机存储介质，电子设备包括：显示驱动电路、显示屏、信号处理电路和电源管理集成电路；显示驱动电路与显示屏连接；信号处理电路的输入端连接显示驱动电路的输出端，信号处理电路的输出端连接电源管理集成电路的输入端，信号处理电路的输入端接收显示驱动电路生成的第一脉冲信号，输出第二脉冲信号；电源管理集成电路的输出端连接显示屏，向显示屏供电。电源管理集成电路接收到的第二脉冲信号的信号参数在其可识别范围内，电源管理集成电路可以准确识别第二脉冲信号，准确地向显示屏供电。并且第二脉冲信号由显示驱动电路和电源管理集成电路之间的信号处理电路处理得到，提高对脉冲信号的调整自由度。

Description

电子设备、供电方法及计算机存储介质
技术领域
本申请涉及供电技术领域，尤其涉及一种电子设备、供电方法及计算机存储介质。
背景技术
电子设备包括显示屏、电源管理集成电路(Power Management IC，PMIC)和显示驱动电路(Display Driver Integrated Circuit，DDIC)，DDIC可以向PMIC发送电压控制信号(简称为swire信号)，PMIC基于swire信号确定显示屏所需电压，然后PMIC基于显示屏所需电压，控制自身的电压输出，以由PMIC向显示屏供电。但是PMIC无法识别电压控制信号时，PMIC无法向显示屏供电。
发明内容
本申请提供了一种电子设备、供电方法及计算机存储介质，用以解决PMIC无法识别swire信号时，PMIC无法向显示屏供电的问题。
为了实现上述目的，本申请提供了以下技术方案：
第一方面，本申请提供一种电子设备，电子设备包括：显示驱动电路、显示屏、信号处理电路和电源管理集成电路；显示驱动电路与显示屏连接；信号处理电路的输入端连接显示驱动电路的输出端，信号处理电路的输出端连接电源管理集成电路的输入端，信号处理电路的输入端接收显示驱动电路生成的第一脉冲信号，第一脉冲信号用于指示显示屏所需电压，信号处理电路的输出端输出第二脉冲信号，第一脉冲信号和第二脉冲信号的信号参数不同，且第二脉冲信号的信号参数在电源管理集成电路的识别范围内；电源管理集成电路的输出端连接显示屏，电源管理集成电路的输出端向显示屏供电。因为电源管理集成电路接收到的第二脉冲信号的信号参数在其可识别范围内，所以电源管理集成电路可以准确识别接收到的第二脉冲信号，确定出显示屏所需电压，从而电源管理集成电路可以准确地向显示屏供电。并且在使用过程中可参照显示驱动电路生成的第一脉冲信号和电源管理集成电路可识别脉冲信号之间的信号差异，在显示驱动电路和电源管理集成电路之间设置一个信号处理能力与信号差异匹配的信号处理电路，信号处理能力用于指示信号处理电路可对第一脉冲信号进行处理，得到一个信号参数位于电源管理集成电路的识别范围内的第二脉冲信号，提高对脉冲信号的调整自由度。
可选的，信号处理电路包括分频电路和电平匹配电路；分频电路的输入端连接显示驱动电路的输出端，分频电路的输出端连接电平匹配电路的输入端，电平匹配电路的输出端连接电源管理集成电路的输入端；分频电路的输入端接收显示驱动电路生成的第一脉冲信号，分频电路的输出端输出第二脉冲信号，第二脉冲信号的低电平时长与第一脉冲信号的低电平时长不同，第二脉冲信号的低电平时长大于或等于述电源管理集成电路可识别脉冲信号中低电平的最小时长，第二脉冲信号的幅值小于第一脉冲信号的幅值；电平匹配电路向电源管理集成电路输入幅值与第一脉冲信号的幅值相同的第二脉冲信号。因为电源管理集成电路接收到的第二脉冲信号的低电平时长大于或等于其可识别脉冲信号中低电平的最小时长，所以电源管理集成电路可以准确识别接收到的第二脉冲信号，确定出显示屏所需电压，从而电源管理集成电路可以准确地向显示屏供电。并且在使用过程中可参照显示驱动电路生成的第一脉冲信号的低电平时长和电源管理集成电路可识别脉冲信号中低电平的最小时长之间的时长差异，在显示驱动电路和电源管理集成电路之间设置一个放大能力与时长差异匹配的信号处理电路，提高对脉冲信号的调整自由度。其中匹配是指放大后脉冲信号的低电平时长不小于电源管理集成电路可识别脉冲中低电平的最小时长。并且通过电平匹配电路调整后，第二脉冲信号的幅值与第一脉冲信号的幅值，避免第二脉冲信号的幅值过大或者过小，从而降低对电源管理集成电路的损害。
可选的，信号处理电路包括多个分频电路和控制电路；多个分频电路中的第一个分频电路的输入端连接显示驱动电路的输出端，相邻两个分频电路中前一个分频电路的输出作为后一个分频电路的输入，由后一个分频子电路对前一个分频电路的输出进行分频处理，后一个分频电路的第二处理系数根据后一个分频电路的分频系数和位于后一个分频电路之前的分频电路的分频系数得到；所有分频电路中的最后一个分频电路的第二处理系数作为信号处理电路的第一处理系数；控制电路的控制端与每个分频电路的输出端连接，在控制端的作用下多个分频电路中的一个分频电路输出第二脉冲信号，第二脉冲信号的幅值小于第一脉冲信号的幅值，第二脉冲信号的低电平时长与第一脉冲信号的低电平时长不同，第二脉冲信号的低电平时长大于或等于述电源管理集成电路可识别脉冲信号中低电平的最小时长。在电子设备过程中，信号处理电路可以根据当前连接的显示驱动电路和电源管理集成电路，使用信号处理电路中的至少部分分频电路，以尽可能满足较多的显示驱动电路和电源管理集成电路的使用，提高自由度和灵活度。
可选的，信号处理电路还包括第一开关电路；每个分频电路的输出端和信号处理电路的电平匹配电路的输入端之间分别设置有一个第一开关电路；第一开关电路的状态包括关闭状态和开启状态，在关闭状态下分频电路的输出端和电平匹配电路的输入端处于连通状态，在开启状态下分频电路的输出端和电平匹配电路的输入端处于断开状态。在本实施例中，信号处理电路中设置有第一开关电路，通过第一开关电路的状态变化控制分频电路的输出，灵活度得到提高。并且在适配不同的显示驱动电路和电源管理集成电路时，信号处理电路可以根据当前连接的显示驱动电路和电源管理集成电路，由控制电路改变不同第一开关电路的状态，以适配当前连接的显示驱动电路和电源管理集成电路，提高调整自由度。
可选的，相邻两个分频电路之间设置有第一开关电路，第一开关电路的第一端连接相邻两个分频电路中的前一个分频电路的输出端，第一开关电路的第二端连接相邻两个分频电路中的后一个分频电路的输入端；电平匹配电路的输入端连接第一开关电路的第二端，第一端和第二端之间的状态包括关闭状态和开启状态。相邻两个分频电路之间、分频电路和电平匹配电路之间可以共用一个第一开关电路，节省成本和空间。
可选的，相邻两个分频电路之间设置有一个第二开关电路；第二开关电路的状态包括关闭状态和开启状态，在关闭状态下相邻两个分频电路中前一个分频电路的输出端和后一个分频电路的输入端处于连通状态，在开启状态下相邻两个分频电路中前一个分频电路的输出端和后一个分频电路的输入端处于断开状态。
可选的，每个分频电路的输出端连接一个电平匹配电路，每个电平匹配电路的输出端连接电源管理集成电路的输入端，除最后一个电平匹配电路之外的电平匹配电路的输出端还连接下一个分频电路的输入端；在控制端的作用下，所有电平匹配电路中的一个电平匹配电路输出第二脉冲信号，第二脉冲信号的幅值与第一脉冲信号的幅值相同。经过分频电路后脉冲信号的幅值变小，在输入其他分频电路后，其他分频电路可能无法识别脉冲信号，导致分频处理被中断，因此在经过一个分频电路后可通过电平匹配电路调整电平，使得向下一个分频电路输入的脉冲信号与接收到的脉冲信号的幅值一致，防止出现脉冲信号的幅值过小的问题。
可选的，每个电平匹配电路的输出端与信号处理电路的输出端之间设置有第三开关电路；第三开关电路的状态包括关闭状态和开启状态，在关闭状态下电平匹配电路的输出端和信号处理电路的输出端处于连通状态，在开启状态下电平匹配电路的输出端和信号处理电路的输出端处于断开状态。在本实施例中，信号处理电路中设置有第三开关电路，通过第三开关电路的状态变化控制分频电路的输出，灵活度得到提高。并且在适配不同的显示驱动电路和电源管理集成电路时，信号处理电路可以根据当前连接的显示驱动电路和电源管理集成电路，由控制电路改变不同第三开关电路的状态，以适配当前连接的显示驱动电路和电源管理集成电路，提高调整自由度。
可选的，相邻的电平匹配电路和分频电路之间设置有第四开关电路，相邻的电平匹配电路和分频电路中电平匹配电路向分频电路输入脉冲信号；第四开关电路的状态包括关闭状态和开启状态，在关闭状态下相邻的电平匹配电路和分频电路中，电平匹配电路的输出端和分频电路的输入端处于连通状态，在开启状态下相邻的电平匹配电路和分频电路中，电平匹配电路的输出端和分频电路的输入端处于断开状态。
可选的，分频电路和电平匹配电路由多种类型的分立器件组成。如多种类型的分立器件可以包括二极管、三极管和电阻等元器件，这些元器件的成本明显小于集成器件的成本，从而可以降低成本。
第二方面，本申请提供一种电子设备，电子设备包括显示驱动电路、显示屏、信号处理电路和电源管理集成电路；显示驱动电路用于根据显示屏所需电压，生成第一脉冲信号；信号处理电路用于接收显示驱动电路输出的第一脉冲信号，对第一脉冲信号的信号参数进行调整，得到第二脉冲信号，第二脉冲信号的信号参数在电源管理集成电路的识别范围内；电源管理集成电路用于接收第二脉冲信号，根据第二脉冲信号中低电平个数或高电平个数，确定显示屏所需电压；根据显示屏所需电压，向显示屏供电。因为电源管理集成电路接收到的第二脉冲信号的信号参数在其可识别范围内，所以电源管理集成电路可以准确识别接收到的第二脉冲信号，确定出显示屏所需电压，从而电源管理集成电路可以准确地向显示屏供电。并且在使用过程中可参照显示驱动电路生成的第一脉冲信号和电源管理集成电路可识别脉冲信号之间的信号差异，在显示驱动电路和电源管理集成电路之间设置一个信号处理能力与信号差异匹配的信号处理电路，信号处理能力用于指示信号处理电路可对第一脉冲信号进行处理，得到一个信号参数位于电源管理集成电路的识别范围内的第二脉冲信号，提高对脉冲信号的调整自由度。
可选的，信号处理电路，用于根据第一脉冲信号的低电平时长和电源管理集成电路可识别脉冲信号中低电平的最小时长，调整第一脉冲信号的低电平时长，得到第二脉冲信号，第二脉冲信号的低电平时长大于或等于最小时长。因为电源管理集成电路接收到的第二脉冲信号的低电平时长大于或等于其可识别脉冲信号中低电平的最小时长，所以电源管理集成电路可以准确识别接收到的第二脉冲信号，确定出显示屏所需电压，从而电源管理集成电路可以准确地向显示屏供电。并且在使用过程中可参照显示驱动电路生成的第一脉冲信号的低电平时长和电源管理集成电路可识别脉冲信号中低电平的最小时长之间的时长差异，在显示驱动电路和电源管理集成电路之间设置一个放大能力与时长差异匹配的信号处理电路，提高对脉冲信号的调整自由度。其中匹配是指放大后脉冲信号的低电平时长不小于电源管理集成电路可识别脉冲中低电平的最小时长。
可选的，信号处理电路，用于确定最小时长相对第一脉冲信号的低电平时长的倍数，基于倍数，确定第二脉冲信号的电平反转时机；信号处理电路，根据电平反转时机，控制第二脉冲信号在第一脉冲信号每经过(倍数/2)个周期反转一次电平，实现通过电平反转控制达到对低电平时长的调整。
可选的，信号处理电路在得到第二脉冲信号后，信号处理电路对第二脉冲信号的幅值进行调整，输出调整后的第二脉冲信号，调整后的第二脉冲信号的幅值与第一脉冲信号的幅值相同。通过电平匹配电路调整后，第二脉冲信号的幅值与第一脉冲信号的幅值，避免第二脉冲信号的幅值过大或者过小，从而降低对电源管理集成电路的损害。
可选的，信号处理电路包括分频电路和电平匹配电路；分频电路，用于对第一脉冲信号进行分频处理，得到第二脉冲信号，分频处理使第二脉冲信号的低电平时长大于或等于最小时长，最小时长是电源管理集成电路可识别脉冲信号中低电平的最小时长；电平匹配电路，用于对第二脉冲信号的幅值进行调整，向电源管理集成电路输出调整后的第二脉冲信号，调整后的第二脉冲信号的幅值与第一脉冲信号的幅值相同。
可选的，分频电路的分频系数大于或等于第一倍数，第一倍数是最小时长相对第一脉冲信号的低电平时长的倍数，这样通过分频电路输出的第二脉冲信号的低电平时长大于或等于最小时长。
可选的，信号处理电路具有第一处理系数，第一处理系数包括多个第二处理系数；信号处理电路，用于根据第一脉冲信号的低电平时长和电源管理集成电路可识别脉冲信号中低电平的最小时长，从多个第二处理系数中确定目标处理系数；根据目标处理系数对第一脉冲信号的低电平时长进行调整，得到第二脉冲信号。在本实施例中，信号处理电路具有一个较大的第一处理系数，在使用过程中可以根据当前连接的显示驱动电路和电源管理集成电路，使用部分第二处理系数对第一脉冲信号进行调整，这样信号处理电路可以根据不同的显示驱动电路和电源管理集成电路选择匹配的第二处理系数，以尽可能满足较多的显示驱动电路和电源管理集成电路的使用，提高自由度和灵活度。
可选的，信号处理电路包括多个分频电路和控制电路；相邻两个分频电路中前一个分频电路的输出作为后一个分频电路的输入，由后一个分频子电路对前一个分频电路的输出进行分频处理，后一个分频电路的第二处理系数根据后一个分频电路的分频系数和位于后一个分频电路之前的分频电路的分频系数得到；所有分频电路中的最后一个分频电路的第二处理系数作为第一处理系数；控制电路，用于根据第一脉冲信号的低电平时长和最小时长，从多个第二处理系数中确定目标处理系数，第一脉冲信号从多个分频电路中的第一个分频电路输入，由第一个分频电路至具有目标处理系数的分频电路进行处理，并由具有目标处理系数的分频电路输出第二脉冲信号。在电子设备过程中，信号处理电路可以根据当前连接的显示驱动电路和电源管理集成电路，使用信号处理电路中的至少部分分频电路，以尽可能满足较多的显示驱动电路和电源管理集成电路的使用，提高自由度和灵活度。
可选的，信号处理电路还包括电平匹配电路；控制电路，控制具有目标处理系数的分频电路向电平匹配电路输出第二脉冲信号；电平匹配电路，对第二脉冲信号的幅值进行调整，向电源管理集成电路输出调整后的第二脉冲信号，调整后的第二脉冲信号的幅值与第一脉冲信号的幅值相同。电平匹配电路，用于对第二脉冲信号的幅值进行调整，向电源管理集成电路输出调整后的第二脉冲信号，调整后的第二脉冲信号的幅值与第一脉冲信号的幅值相同。
可选的，信号处理电路还包括第一开关电路；每个分频电路的输出端和电平匹配电路的输入端之间分别设置有一个第一开关电路；控制电路，控制具有目标处理系数的分频电路和电平匹配电路之间的第一开关电路处于闭合状态，闭合状态使具有目标处理系数的分频电路的输出端和电平匹配电路的输入端处于连通状态；控制多个分频电路中的其他分频电路和电平匹配电路之间的第一开关电路处于开启状态，开启状态使其他分频电路的输出端和电平匹配电路的输入端处于断开状态。在本实施例中，信号处理电路中设置有第一开关电路，通过第一开关电路的状态变化控制分频电路的输出，灵活度得到提高。并且在适配不同的显示驱动电路和电源管理集成电路时，信号处理电路可以根据当前连接的显示驱动电路和电源管理集成电路，由控制电路改变不同第一开关电路的状态，以适配当前连接的显示驱动电路和电源管理集成电路，提高调整自由度。
可选的，相邻两个分频电路之间设置有第一开关电路，第一开关电路的第一端连接相邻两个分频电路中的前一个分频电路的输出端，第一开关电路的第二端连接相邻两个分频电路中的后一个分频电路的输入端；电平匹配电路的输入端连接第一开关电路的第二端；第一端和第二端之间的状态包括关闭状态和开启状态，控制电路，用于控制第一端和第二端之间的状态处于关闭状态或开启状态。相邻两个分频电路之间、分频电路和电平匹配电路之间可以共用一个第一开关电路，节省成本和空间。
可选的，相邻两个分频电路之间设置有一个第二开关电路；控制电路，控制具有目标处理系数的分频电路和位于具有目标处理系数的分频电路之前的分频电路之间的第二开关电路处于闭合状态，闭合状态使相邻两个分频电路之间处于连通状态；控制多个分频电路中的其他分频电路之间的第二开关电路处于开启状态，开启状态使其他分频电路之间处于断开状态。
可选的，每个分频电路的输出端连接一个电平匹配电路；电平匹配电路，接收与电平匹配电路连接的分频电路输出的脉冲信号，对分频电路输出的脉冲信号的幅值进行调整，调整后的脉冲信号输入给分频电路的下一个分频电路；第二脉冲信号由具有目标处理系数的分频电路连接的电平匹配电路输出，电平匹配电路输出的第二脉冲信号的幅值与第一脉冲信号的幅值相同。经过分频电路后脉冲信号的幅值变小，在输入其他分频电路后，其他分频电路可能无法识别脉冲信号，导致分频处理被中断，因此在经过一个分频电路后可通过电平匹配电路调整电平，使得向下一个分频电路输入的脉冲信号与接收到的脉冲信号的幅值一致，防止出现脉冲信号的幅值过小的问题。
可选的，每个电平匹配电路的输出端与信号处理电路的输出端之间设置有第三开关电路；控制电路，控制目标电平匹配电路的输出端与信号处理电路的输出端之间的第二开关电路处于闭合状态，闭合状态使具有目标电平匹配电路的输出端和信号处理电路的输出端处于连通状态；控制其他电平匹配电路的输出端与信号处理电路的输出端之间的第二开关电路处于开启状态，开启状态使其他电平匹配电路的输出端与信号处理电路的输出端处于断开状态；目标电平匹配电路是与具有目标处理系数的分频电路连接的电平匹配电路。在本实施例中，信号处理电路中设置有第三开关电路，通过第三开关电路的状态变化控制分频电路的输出，灵活度得到提高。并且在适配不同的显示驱动电路和电源管理集成电路时，信号处理电路可以根据当前连接的显示驱动电路和电源管理集成电路，由控制电路改变不同第三开关电路的状态，以适配当前连接的显示驱动电路和电源管理集成电路，提高调整自由度。
可选的，相邻的电平匹配电路和分频电路之间设置有第四开关电路，相邻的电平匹配电路和分频电路中电平匹配电路向分频电路输入脉冲信号；控制电路，控制具有目标电平匹配电路之前的第四开关电路处于闭合状态，控制目标电平匹配电路之后的第四开关电路处于开启状态，目标电平匹配电路是与具有目标处理系数的分频电路连接的电平匹配电路。
可选的，分频电路和电平匹配电路由多种类型的分立器件组成。如多种类型的分立器件可以包括二极管、三极管和电阻等元器件，这些元器件的成本明显小于集成器件的成本，从而可以降低成本。
第三方面，本申请提供一种电子设备，电子设备包括显示驱动电路、显示屏信号处理电路和电源管理集成电路，电源管理集成电路包括信号调整电路和供电电路，信号处理电路的输出端连接电源调整电路的输入端；信号处理电路的输入端连接显示驱动电路的输出端；显示驱动电路用于根据显示屏所需电压，生成第一脉冲信号；信号处理电路用于接收显示驱动电路输出的第一脉冲信号，对第一脉冲信号的信号参数进行调整；电源调整电路用于接收调整后的第一脉冲信号，对调整后的第一脉冲信号进行再次调整，得到第二脉冲信号，第二脉冲信号的信号参数在电源管理集成电路的识别范围内；供电电路根据第二脉冲信号中低电平个数或高电平个数，确定显示屏所需电压；根据显示屏所需电压，向显示屏供电，在充分利用电源管理集成电路中的电路基础上降低信号处理电路的组成，例如减少分频电路的数量，从而降低成本。
第四方面，本申请提供一种供电方法，应用于电子设备中，方法包括：获得电子设备中的显示驱动电路生成的第一脉冲信号；利用电子设备中的信号处理电路对第一脉冲信号的信号参数进行调整，得到第二脉冲信号，第二脉冲信号的信号参数在电子设备中的电源管理集成电路的识别范围内；利用电源管理集成电路根据第二脉冲信号中低电平个数或高电平个数，确定电子设备的显示屏所需电压；利用电源管理集成电路根据显示屏所需电压，向显示屏供电。因为电源管理集成电路接收到的第二脉冲信号的信号参数在其可识别范围内，所以电源管理集成电路可以准确识别接收到的第二脉冲信号，确定出显示屏所需电压，从而电源管理集成电路可以准确地向显示屏供电。并且在使用过程中可参照显示驱动电路生成的第一脉冲信号和电源管理集成电路可识别脉冲信号之间的信号差异，在显示驱动电路和电源管理集成电路之间设置一个信号处理能力与信号差异匹配的信号处理电路，信号处理能力用于指示信号处理电路可对第一脉冲信号进行处理，得到一个信号参数位于电源管理集成电路的识别范围内的第二脉冲信号，提高对脉冲信号的调整自由度。
可选的，对第一脉冲信号的信号参数进行调整，得到第二脉冲信号包括：根据第一脉冲信号的低电平时长和电源管理集成电路可识别脉冲信号中低电平的最小时长，调整第一脉冲信号的低电平时长，得到第二脉冲信号，第二脉冲信号的低电平时长大于或等于最小时长。因为电源管理集成电路接收到的第二脉冲信号的低电平时长大于或等于其可识别脉冲信号中低电平的最小时长，所以电源管理集成电路可以准确识别接收到的第二脉冲信号，确定出显示屏所需电压，从而电源管理集成电路可以准确地向显示屏供电。并且在使用过程中可参照显示驱动电路生成的第一脉冲信号的低电平时长和电源管理集成电路可识别脉冲信号中低电平的最小时长之间的时长差异，在显示驱动电路和电源管理集成电路之间设置一个放大能力与时长差异匹配的信号处理电路，提高对脉冲信号的调整自由度。其中匹配是指放大后脉冲信号的低电平时长不小于电源管理集成电路可识别脉冲中低电平的最小时长。
可选的，根据第一脉冲信号的低电平时长和电源管理集成电路可识别脉冲信号中低电平的最小时长，调整第一脉冲信号的低电平时长包括：确定最小时长相对第一脉冲信号的低电平时长的倍数，基于倍数，确定第二脉冲信号的电平反转时机；根据电平反转时机，控制第二脉冲信号在第一脉冲信号每经过(倍数/2)个周期反转一次电平，实现通过电平反转控制达到对低电平时长的调整。
可选的，对第一脉冲信号的信号参数进行调整，得到第二脉冲信号之前，根据第二脉冲信号中低电平个数或高电平个数，确定电子设备的显示屏所需电压之后，方法还包括：利用电子设备中的电平匹配电路对第二脉冲信号的幅值进行调整，输出调整后的第二脉冲信号，调整后的第二脉冲信号的幅值与第一脉冲信号的幅值相同，这样向电源管理集成电路输出调整后的第二脉冲信号，调整后的第二脉冲信号的幅值与第一脉冲信号的幅值相同。
可选的，对第一脉冲信号的信号参数进行调整，得到第二脉冲信号包括：根据第一脉冲信号的低电平时长和电源管理集成电路可识别脉冲信号中低电平的最小时长，从信号处理电路的多个第二处理系数中确定目标处理系数；利用信号处理电路根据目标处理系数对第一脉冲信号的低电平时长进行调整，得到第二脉冲信号。
第五方面，本申请提供一种计算机存储介质，计算机存储介质包括计算机指令，当计算机指令在电子设备上运行时，使得电子设备执行上述供电方法。
附图说明
图1为本申请提供的一种电子设备的结构图；
图2为本申请提供的一种信号处理电路的结构图；
图3为本申请提供的另一种信号处理电路的结构图；
图4为本申请提供的一种信号处理电路的工作流程图；
图5为本申请提供的一种信号处理电路的电路图；
图6为本申请提供的信号处理电路中脉冲变化的示意图；
图7为本申请提供的再一种信号处理电路的结构图；
图8为本申请提供的再一种信号处理电路的结构图；
图9为本申请提供的再一种信号处理电路的结构图；
图10为本申请提供的再一种信号处理电路的结构图；
图11为本申请提供的再一种信号处理电路的结构图；
图12为本申请提供的一种供电方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。还应当理解，在本申请实施例中，“一个或多个”是指一个、两个或两个以上；“和/或”，描述关联对象的关联关系，表示可以存在三种关系；例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A、B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
本申请实施例涉及的多个，是指大于或等于两个。需要说明的是，在本申请实施例的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。
在本申请实施例中，电子设备中的显示屏可以配合DDIC和PMIC使用，如图1所示。电子设备包括显示屏、第一电路板和第二电路板，DDIC设置在第一电路板中，PMIC设置在第二电路板中，第一电路板和第二电路板之间设置有连接器，例如第一电路板和第二电路板之间可以设置有信号线等。
DDIC可以通过信号线向PMIC发送脉冲信号，脉冲信号是swire信号的一种形式，脉冲信号的波形可以是方形、脉冲信号的占空比可以是50％。PMIC根据脉冲信号中低电平(TL)数量或高电平(TH)数量，确定显示屏所需电压。PMIC基于显示屏所需电压控制自身的电压输出，以通过PMIC向显示屏供电。但是DDIC生成的脉冲信号与PMIC可识别脉冲信号之间存在差异，脉冲信号的差异可以是一个周期内TL时长差异或一个周期内TH时长差异。如图1中DDIC生成的脉冲信号中TL时长为3.5微秒(μs)，PMIC可识别脉冲信号中TL的最小时长为5μs。
PMIC在接收到DDIC发送的脉冲信号后，PMIC中的集成电路将脉冲信号的周期放大/拉长，即放大/拉长脉冲信号的TL和TH的时长。例如TL时长为3.5μs的脉冲信号，经过集成电路的2倍放大后，TL时长从3.5μs拉长至7μs，TL时长在PMIC可识别脉冲信号的范围，PMIC可以基于脉冲信号中TL数量，确定显示屏所需电压。一般情况下，集成电路的放大倍数有限，如放大倍数为[2,4]，[2,4]是一个放大倍数的取值区间，集成电路可以在2至4倍之间放大脉冲信号，不能满足一些极端情况下使用。其中一种极端情况可以是：DDIC生成的脉冲信号经过最大放大倍数(如4倍)放大后，TL时长小于PMIC可识别脉冲信号中TL的最小时长，对于这种极端情况，PMIC无法识别脉冲信号，进而无法确定显示屏所需电压，不能向显示屏供电。
针对这一问题，本申请提供一种信号处理电路，连接在DDIC和PMIC之间。信号处理电路的输入端连接DDIC的输出端，信号处理电路的输出端连接PMIC的输入端。信号处理电路接收DDIC生成的脉冲信号，信号处理电路至少对DDIC生成的脉冲信号进行处理，通过处理放大/拉长脉冲信号的TL时长，使脉冲信号的TL时长大于或等于PMIC可识别脉冲信号中TL的最小时长。信号处理电路将处理后的脉冲信号发送给PMIC，因为PMIC接收到的脉冲信号的TL时长大于或等于其可识别脉冲信号中TL的最小时长，所以PMIC可以准确识别接收到的脉冲信号，确定出显示屏所需电压，从而PMIC可以准确地向显示屏供电。并且在使用过程中可参照DDIC生成的脉冲信号的TL时长和PMIC可识别脉冲信号中TL的最小时长之间的时长差异，在DDIC和PMIC之间设置一个放大能力与时长差异匹配的信号处理电路，提高对脉冲信号的调整自由度。其中匹配是指放大后脉冲信号的TL时长不小于PMIC可识别脉冲中TL的最小时长。
下面结合附图对本实施例提供的信号处理电路对TL时长进行放大为例进行说明。信号处理电路也可以对TH时长进行放大，如在放大TL时长的同时可以放大TH时长，使TH时长随TL时长的放大而放大。处理后的脉冲信号的占空比仍为50％。PMIC可以基于脉冲信号中TH数量确定电压，其过程与基于脉冲信号中TL数量确定电压相似，不再对其进行详述。
信号处理电路的一种可选结构如图2所示，信号处理电路可以包括分频电路10和电平匹配电路20。分频电路10的输入端为信号处理电路的输入端，分频电路10的输出端与电平匹配电路20的输入端相连，电平匹配电路20的输出端可以为信号处理电路的输出端。分频电路10用于接收DDIC发送的脉冲信号，通过对脉冲信号的分频来放大脉冲信号的TL时长。脉冲信号在经过分频电路10的分频处理后，脉冲信号的TL时长可以满足一个时长条件：脉冲信号的TL时长大于或等于PMIC可识别脉冲信号中TL的最小时长。
为了满足该时长条件，分频电路10的分频系数满足条件：
Figure BDA0003433005330000091
其中N为分频系数，TDDIC为DDIC生成的脉冲信号的TL时长，TPMIC-min为PMIC可识别脉冲信号中TL的最小时长，
Figure BDA0003433005330000092
表示向上取整。例如TPMIC-min/TDDIC＝3.4，通过向上取整后N＝4，对DDIC生成的脉冲信号进行四分频，相当于对DDIC生成的脉冲信号的TL进行四倍放大，TL时长放大了四倍，TL放大后脉冲信号的TL时长＝4×TDDIC，大于TPMIC-min。在信号处理电路使用中，信号处理电路可根据上述分频系数所满足的时长条件设置分频电路10，使分频电路10将脉冲信号的TL时长拉长/放大至PMIC可识别范围内，PMIC可识别范围以TL的最小时长表示。
电平匹配电路20的作用是在维持脉冲信号的TL时长不变的情况下，改变脉冲信号的幅值。电平匹配电路20接收分频电路10放大后的脉冲信号，调整放大后的脉冲信号的幅值与放大前的脉冲信号的幅值一致。调整电平的原因是脉冲信号经过分频电路10后，分频电路10损耗脉冲信号的幅值，脉冲信号的幅值发生变化，如脉冲信号的幅值变大或者变小。脉冲信号的幅值变化可能导致PMIC侧的电流发生变化，PMIC侧的电流过大或者过小会损害PMIC，因此在脉冲信号的幅值发生变化后，通过电平匹配电路20调整放大后的脉冲信号的幅值至放大前的脉冲信号的幅值，以降低对PMIC的损害。本实施例中放大后的脉冲信号指的是TL时长经过信号处理电路放大后的脉冲信号，放大前的脉冲信号指的是TL时长没有经过信号处理电路放大的脉冲信号。
在本实施例中，分频电路10可以由分立器件组成，分频电路10的分频系数可以为偶数分频或奇数分频，偶数分频可以是二分频、四分频、八分频等中的一个，奇数分频可以是三分频、五分频和七分频等中的一个。以二分频为例，对分频电路10和电平匹配电路20的电路图、工作流程进行说明。
分频电路10的一种可选结构如图3所示，分频电路10可以包括第一微分电路101、第二微分电路102、第一二极管103、第二二极管104和由分立器件组成的双稳态电路105，双稳态电路105具有第一控制端和第二控制端，第一控制端和第二控制端用于控制双稳态电路105输出电平的反转。分频电路10中各组成的连接关系如下：
第一微分电路101的输出端连接第一二极管103的负极、第一二极管103的正极连接第一控制端，第二微分电路102的输出端连接第二二极管104的负极，第二二极管104的正极连接第二控制端。
双稳态电路105的输出端连接电平匹配电路20的输入端，由电平匹配电路20调整电平。
分频电路10和电平匹配电路20的工作流程如图4所示，其中第一微分电路101和第二微分电路102分别接收DDIC生成的脉冲信号，第一微分电路101和第二微分电路102分别对脉冲信号进行微分运算产生微分信号，微分信号相对于脉冲信号来说，波形发生变化，且微分信号在脉冲信号的一个上升沿产生向上脉冲，在相邻的下降沿产生向下脉冲。第一微分电路101生成的微分信号经过第一二极管103作用在第一控制端，第二微分电路102生成的微分信号经过第二二极管104作用在第二控制端，在两个微分信号的二极管的单向导通特性的作用下，双稳态电路105的输出电平在微分信号的每个向下脉冲处发生反转，双稳态电路105的输出电平反转两次产生一个脉冲信号。双稳态电路105的输出电平反转两次时，第一微分电路101和第二微分电路102接收到两个脉冲，因此DDIC的两个脉冲下双稳态电路105产生一个脉冲，实现对DDIC生成的脉冲信号的二分频，相当于将DDIC的脉冲信号的TL时长放大两倍。双稳态电路105的电平反转是从高电平到低电平的反转或者从低电平到高电平的反转，输出的脉冲信号仍是一个方形脉冲，与DDIC生成的脉冲信号的波形相同但TL时长放大两倍。
双稳态电路105输出的脉冲信号的幅值与DDIC生成的脉冲信号的幅值不一致，如果直接输出给PMIC可能会损害PMIC，为此双稳态电路105输出的脉冲信号发送给电平匹配电路20，由电平匹配电路20调整脉冲信号的幅值，输出一个波形为方形、电平与DDIC生成的脉冲信号的幅值一致、TL时长放大两倍的脉冲信号给PMIC。
分频电路10和电平匹配电路20的一种可选电路图如图5所示，其中第一微分电路101包括第一电阻(R1)和第一电容(C1)；第二微分电路102包括第二电阻(R2)和第二电容(C2)；双稳态电路105包括第一NPN三极管(Q11)、第二NPN三极管(Q12)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)和第八电阻(R8)；电平匹配电路20包括第三NPN三极管(Q13)、第九电阻(R9)和第十电阻(R10)。在图5中第一二极管103记为D11、第二二极管104记为D12，DDIC生成的脉冲信号以VIN表示。各电路中器件连接关系如下：
R1和C1串联，R2和C2串联，C1和C2连接，且DDIC生成的脉冲信号(输入给C1和C2。R1通过R3与Q11的基极连接，Q11的发射极接地，Q11的集电极依次通过串联在一起的R4和R5与Q12的集电极连接，Q12的发射极接地，Q12的基极通过R6与Q11的集电极连接，R4和R5的连接点接入VIN。R7的一端连接Q12的基极，另一端接地。R8的一端连接Q11的基极，另一端接地。D11的正极连接Q12的基极，D11的负极连接R1和C1的连接点。D12的正极连接Q11的基极，D12的负极连接R2和C2的连接点。Q12的集电极记为Q-，Q11的集电极记为Q，且Q为分频电路10的输出。R9的一端连接Q11的集电极，R9的另一端连接Q13的基极，Q13的发射极接地，Q13的集电极通过R10与VIN连接，Q13的集电极作为电平匹配电路20的输出(图中的VOUT)。
第一微分电路通过R1和C1对接收到的脉冲信号(方波)进行微分运算，得到微分信号，同样的第二微分电路通过R2和C2对接收到的脉冲信号进行微分运算，得到微分信号。波形变化如图6所示，两个微分电路接收到的是一个方波信号，经过第一微分电路和第二微分电路后，方波转换为尖脉冲波，且尖脉冲波的波形只反映方波的突变部分，即只有输入波形发生突变的瞬间有输出，恒定部分没有输出。其中方波的突变部分包括低电平到高电平、高电平到低电平。在方波从低电平到高电平变化时，两个微分电路生成一个向上的脉冲，在方波从高电平到低电平的变化时，两个微分电路生成一个向下的脉冲。
在本实施例中，双稳态电路105中的Q11和Q12只能有一个导通，假设Q12导通，因为VIN输入的第一个脉冲是从低电平到高电平，所以Q-电平为低电平，Q11基极电压为0，处于关断状态，Q的电平为高电平；当VIN上升沿(从低电平到高电平)变化时，第一微分电路和第二微分电路分别输出一个向上的脉冲，由于二极管的单向导通特性，向上的脉冲对Q12的基极电压没有影响，Q的电平不变化；当VIN呈下降沿(从高电平到低电平)变化时，第一微分电路和第二微分电路分别输出向下的脉冲，Q12的基极电压被拉低，Q12关断，Q-电压为高电平，使Q11基极电压升高，Q11开通，Q电平反转，此时，Q电平变为低电平；当下个脉冲来临时，原理相似，Q电平将会再次反转；这样，输入信号每经过两个脉冲，分频电路的Q输出一个脉冲，波形如图6中所示，分频电路的输出的方波信号相对于其接收到的脉冲信号，TL时长放大了两倍，实现对接收到的脉冲信号的二分频。
由于分频电路中电阻分压作用，Q输出的脉冲信号的幅值小于其接收到的脉冲信号的幅值，经过电平匹配电路20后，将Q输出的脉冲信号的幅值调整至与接收到的脉冲信号的幅值一致，且没有改变电平匹配电路20接收到的脉冲信号的TL时长。
上面图3至图6示出了经过分频电路对DDIC生成的脉冲信号进行二分频，然后由电平匹配电路对其进行电平调整，使得发送给PMIC的脉冲信号仍是一个方波、电平没有变化但TL时长放大了两倍。二分频是一个示例，信号处理电路可通过分频电路对接收到的脉冲信号进行四分频、八分频等等。如果对接收到的脉冲信号进行四分频，可以在电平匹配电路之后增加一个二分频电路，如增加图5所示二分频电路，第一个二分频电路中Q输出作为第二个二分频电路中的VIN，然后第二个二分频电路中Q输出经过电平匹配电路调整后输出。
如果对接收到的脉冲信号进行八分频，可以在图5所示二分频电路基础上，增加两个图5所示二分频电路，前一个二分频电路中Q输出作为后一个二分频电路中的VIN，最后一个二分频电路中Q输出经过电平匹配电路调整后输出；以此类推，如果对接收到的脉冲信号进行2n的分频，则信号处理电路可以包括n个分频电路10和一个电平匹配电路20，每个分频电路和电平匹配电路的电路图可参照图5所示，且n个分频电路之间的连接关系是：前一个二分频电路中Q输出作为后一个二分频电路中的VIN，最后一个二分频电路中Q输出经过电平匹配电路调整后输出，n为大于等于1的整数。
信号处理电路除了对接收到的脉冲信号进行偶数分频之外，还可以进行奇数分频。在对脉冲信号进行奇数分频的场景中，信号处理电路中的分频电路的分频系数为奇数，分频电路可以通过分立器件组成，对此本实施例不再阐述。除了通过分立器件组成分频电路之外，还可以通过代码实现，例如将具有分频功能的代码烧录到芯片中，该芯片可以作为信号处理电路，或者若存在电平损耗，信号处理电路可以包括具有分频功能的代码的芯片和电平匹配电路。
在本实施例中，一个信号处理电路可以包括一个分频电路。对于不同类型的DDIC来说，DDIC生成的脉冲信号的TL时长不同，不同类型的PMIC可识别脉冲信号中TL的最小时长也可以不同，因此为了满足不同类型的DDIC和PMIC的需求，可以设计多个信号处理电路，不同信号处理电路中分频电路的分频系数可以不同，分频电路的分频系数可作为信号处理电路的分频系数。
在DDIC和PMIC使用过程中，根据DDIC生成的脉冲信号的TL时长和PMIC可识别脉冲信号中TL的最小时长，确定匹配的分频系数(匹配的分频系数可以将TL时长拉长至不小于TL的最小时长)，从多个信号处理电路中选择匹配的分频系数，将具有该分频系统的信号处理电路设置在DDIC和PMIC之间，相对于以PMIC中的集成电路拉长来说，实现自由选择信号处理电路，提高对脉冲信号的调整自由度。也可以在DDIC和PMIC之间设置多个信号处理电路，根据DDIC生成的脉冲信号的TL时长和PMIC可识别脉冲信号中TL的最小时长，从多个信号处理电路中选择匹配的信号处理电路。
此外，一个PMIC可借助不同分频系数的信号处理电路，对DDIC生成的脉冲信号进行不同倍数的拉长，将不同DDIC生成的脉冲信号的TL时长分别拉长至大于或等于PMIC可识别脉冲信号中TL的最小时长，满足不同DDIC的需求，从而提高PMIC的兼容性。分立器件组成的分频电路可以应用到显示屏所需的DDIC上，相对于集成电路来说为解决显示屏供电问题提供一条思路。并且分立器件可以是二极管、三极管和电阻等元器件，这些元器件的成本明显小于集成器件的成本，从而可以降低成本。
图7示出了本申请提供的另一种信号处理电路的可选结构。信号处理电路包括分频电路10、电平匹配电路20和控制电路30，电平匹配电路20的输出端作为信号处理电路的输出端。其中分频电路10包括多个分频子电路40，第一个分频子电路40的输入端为信号处理电路的输入端，接收DDIC生成的脉冲信号。每个分频子电路40具有一个分频系数，相邻两个分频子电路40中前一个分频子电路40的输出作为后一个分频子电路40的输入，由后一个分频子电路40对前一个分频子电路40的输出继续进行分频处理，后一个分频子电路40的分频系数根据该分频子电路40和位于该分频子电路之前的分频子电路而定。所有分频子电路40中的最后一个分频子电路40的分频系数作为分频电路10的分频系数。
以二分频为例，分频电路10中的第一个分频子电路的分频系数为二分频，第二个分频子电路在第一分频子电路的二分频基础上再次进行二分频，则第二个分频子电路的分频系数为四分频，第三个分频子电路在第二个分频子电路的四分频基础上再次进行二分频，则第三个分频子电路的分频系数为八分频，依次类推，第n个分频子电路的分频系数为2n分频。第i个分频子电路对脉冲信号的处理是指脉冲信号从第一个分频子电路接收，依次由第一个分频子电路至第i个分频子电路进行分频处理。
每个分频子电路40的输出分别通过一个开关电路50与电平匹配电路20相连，开关电路50用于控制分频子电路40与电平匹配电路20之间的通路状态。一种示例中，开关电路50可以控制分频子电路40与电平匹配电路20之间的通路处于连通状态，则该通路中的分频子电路40输出的脉冲信号发送给电平匹配电路20，由电平匹配电路20输出给PMIC；如果开关电路50控制分频子电路40与电平匹配电路20之间的通路处于断开状态，则该通路中的分频子电路40输出的脉冲信号不能发送给电平匹配电路20。
开关电路50对分频子电路40与电平匹配电路20之间的通路处于连通状态时，开关电路50的输入和输出处于连通状态；开关电路50对分频子电路40与电平匹配电路20之间的通路处于断开状态时，开关电路50的输入和输出处于截断状态。一种示例中，开关电路50可以是开关，开关设置在分频子电路40和电平匹配电路20的通路上。在开关闭合时，开关的输入和输出连通，此时开关所在通路处于连通状态；在开关开启时，开关的输入和输出截断，此时开关所在通路处于断开状态。在另一种示例中，开关电路可以包括二极管和/或三极管，通过二极管和/或三极管的导通和截止控制通路的状态，此处不再详述。
控制电路30，用于控制开关电路50的状态。例如，控制电路30根据DDIC生产的脉冲的TL时长和PMIC可识别脉冲信号中TL的最小时长，确定匹配的分频系数，控制匹配的分频系数所属分频子电路40与电平匹配电路20之间的通路处于连通状态，其他分频子电路40与电平匹配电路20之间的通路处于断开状态。
电平匹配电路20可以从通路处于连通状态的分频子电路中接收脉冲信号，调整该脉冲信号的幅值与DDIC生成的脉冲信号的幅值一致/相同。DDIC生成的脉冲信号在被通路处于连通状态的分频子电路及位于该分频子电路前的分频子电路处理后，脉冲信号的TL时长不小于PMIC可识别脉冲信号中TL的最小时长，因此PMIC接收到脉冲信号后可准确识别脉冲信号，提高识别的准确度。电平匹配电路20调整脉冲信号的幅值与DDIC生成的脉冲信号的幅值一致/相同，有效防止电平过小或过大，降低对PMIC的损害。
在本实施例中，相邻两个分频子电路之间也具有一个通路，该通路是前一个分频子电路的输出到后一个分频子电路的输入。假设相邻两个分频子电路之间的通路为第一通路，分频子电路与电平匹配电路之间的通路为第二通路，第一通路和第二通路的关系可以是：
第一种关系、第一通路和第二通路是相互独立的两个通路，第二通路的状态变化不会影响第一通路的状态变化。一些示例中，在第一种关系下，第一通路可以持续处于连通状态，无论从哪个分频子电路输出脉冲信号至电平匹配电路，所有分频子电路对脉冲信号进行分频处理，存在一些无用的分频处理。另一些示例中，在第一种关系下，第一通路的状态包括连通状态和断开状态，第一通路的状态也可以由控制电路30根据DDIC生产的脉冲的TL时长和PMIC可识别脉冲信号中TL的最小时长确定。如控制电路30根据DDIC生产的脉冲的TL时长和PMIC可识别脉冲信号中TL的最小时长，确定匹配的分频系数，控制第一个分频子电路至匹配的分频系数所属分频子电路40之间的第一通路处于连通状态，其他第一通路处于断开状态，这样除了第一个分频子电路至匹配的分频系数所属分频子电路40对脉冲信号进行分频处理之后，其他分频子电路可处于空闲/非工作状态，避免无用的分频处理。
第二种关系、第一通路和第二通路共用部分路径，共用部分路径可以是从分频子电路40至开关器件50的输入端之间的路径，开关器件50的输出端可连接下一个分频子电路40的输入和电平匹配电路20的输入，通过一个开关器件控制第一通路和第二通路的状态，节省成本，但是存在一个无用的分频处理。
下面以多个二分频的分频子电路组成分频电路为例进行说明，图8所述信号处理电路的分频电路是一个八分频电路，八分频电路由三个二分频的分频子电路组成，相邻分频子电路之间的第一通路持续处于连通状态，每个分频子电路和电平匹配电路之间具有一个第二通路，且每个第二通路上设置一个开关。
假设PMIC可识别脉冲中TL的最小时长为10μs，DDIC生成的脉冲信号的TL时长为6μs，(6×2)＞10，则图8所示信号处理电路接收到TL时长为6μs的脉冲信号后，分频电路对脉冲信号进行二分频处理，那么第一个分频子电路对应的第二通路上的开关闭合，第一个分频子电路对应的第二通路处于连通状态，第一个分频子电路输出脉冲信号至电平匹配电路。
如果DDIC生成的脉冲信号的TL时长为3.5μs，(3.5×4)＞10，则图8所示信号处理电路接收到TL时长为3.5μs的脉冲信号后，分频电路对脉冲信号进行四分频处理，那么第二个分频子电路对应的第二通路上的开关闭合，第二个分频子电路对应的第二通路处于连通状态，第二个分频子电路输出脉冲信号至电平匹配电路。
但是上述图8所示信号处理电路，在第一个分频子电路输出脉冲信号时，第二个分频子电路和第三个分频子电路仍会对脉冲信号进行分频处理；同样的在第二个分频子电路输出脉冲信号时，第三个分频子电路仍会对脉冲信号进行分频处理，存在无用的分频处理，占用资源和增大消耗。
为此，信号处理电路还可以采用图9或图10所示方式，在图9中相邻的两个分频子电路之间的第一通路上也设置有开关电路，第一通路和第二通路上的开关电路由信号处理电路控制；如果DDIC生成的脉冲信号的TL时长为6μs，第一个分频子电路输出脉冲信号至电平匹配电路，除了第一个分频子电路的第二通路处于连通状态之外，其他通路处于断开状态，从而可通过第一个分频子电路对脉冲信号进行分频处理，第二个分频子电路和第三个分频子电路没有信号输入，无需工作，但是开关电路的数量增多，增加成本。
在图10中第一通路和第二通路共用开关器件，如果DDIC生成的脉冲信号的TL时长为3.5μs，第二个分频子电路输出脉冲信号至电平匹配电路，除了第二个分频子电路的第二通路处于连通状态之外，第一个分频子电路和第二个分频子电路之间的第一通路、第二个分频子电路和第三个分频子电路之间的第一通路也处于连通状态，其他通路处于断开状态，可通过第一个分频子电路至第三个分频子电路对脉冲信号进行分频处理，但脉冲信号从第二个分频子电路输出，第三个分频子电路的分频处理是无用的分频处理，存在一定的资源和消耗的增加，但是开关电路的数量减少，降低成本。
在本实施例中，信号处理电路中可设置一个分频系数较大的分频电路，在使用过程中可根据当前连接的DDIC和PMIC，使用分频电路中的至少部分分频子电路，以通过分频系数较大的分频电路尽可能满足较多的DDIC和PMIC的使用。
图11示出了本申请提供的另一种信号处理电路的可选结构。信号处理电路可以包括控制电路30和多个基准电路60，一个基准电路60包括一个分频电路和一个电平匹配电路，基准电路60中分频电路的输入端为基准电路60的输入端，基准电路60中电平匹配电路的输出端为基准电路60的输出端。
第一个基准电路60的输入端接收DDIC生成的脉冲信号，相邻两个基准电路60中前一个基准电路60的输出作为后一个基准电路的输入。每个基准电路60的输出端与信号处理电路的输出端之间的通路上连接有开关电路50，控制电路30控制开关电路50，以控制基准电路60的输出端与信号处理电路的输出端之间的通路状态，具体可参见实施例二中控制电路和开关电路的说明。此外相邻两个基准电路之间的通路上也可以设置开关电路50，其说明可参见实施例二中分频子电路之间的开关电路的说明。
分频电路的分频系数可以是偶数也可以是奇数，每个分频电路的分频系数可以相同也可以不同，例如每个分频电路可采用上述图5所示二分频电路图，例如分频电路的分频实现方式可以是由分立器件组成分频电路，或者通过代码形式编写分频程序等，对于分频电路的分频系数和分频实现方式，本实施例不进行限定。
信号处理电路可设置多个基准电路，信号处理电路可根据当前连接的DDIC和PMIC，使用至少部分基准电路，以通过多个基准电路尽可能满足较多的DDIC和PMIC的使用。虽然相对于实施例二来说，增加电平匹配电路的数量，在一定程度上增加成本，但是相对于实施例二来说，具有如下优点：
经过分频电路后脉冲信号的幅值变小，在输入其他分频电路后，其他分频电路可能无法识别脉冲信号，导致分频处理被中断，因此在经过一个分频电路后可通过电平匹配电路调整电平，使得向下一个分频电路输入的脉冲信号与接收到的脉冲信号的幅值一致，防止出现脉冲信号的幅值过小的问题。
在上述实施例中，信号处理电路输出脉冲信号给PMIC，PMIC可以根据脉冲信号确定显示屏所需电压，脉冲信号没有经过PMIC中的集成电路进行调整，在一定程度上造成资源浪费。基于此，本实施例提供另一种信号处理电路，上述图2至图11中任意一种结构为信号处理电路中的部分结构，信号处理电路还可以包括PMIC中的集成电路。
DDIC生成的脉冲信号输入到信号处理电路中的分频电路中，由分频电路对脉冲信号进行分频处理，然后由电平匹配电路调整脉冲信号的幅值，向PMIC中的集成电路输入一个波形为方波的脉冲信号、电平与DDIC生产的脉冲信号相同，但TL时长可能小于PMIC可识别脉冲信号中TL的最小时长。该脉冲信号可被PMIC中的集成电路进行处理，将脉冲信号的TL时长再次拉长，如拉长至大于或等于PMIC可识别脉冲信号中TL的最小时长。
也就是说，DDIC生成的脉冲信号依次经过上述图2至图11中任意一种结构、PMIC中的集成电路(或称为信号调整电路)，由上述图2至图11中任意一种结构和PMIC中的集成电路对脉冲信号进行调整，在充分利用PMIC中的集成电路基础上可以降低图2至图11中任意一种结构的组成，如减少分频电路的数量，从而降低成本。此外，信号处理电路可根据PMIC中的集成电路的放大倍数，从上述图2至图11中任意一种结构中选择匹配的结构，以适配更多的DDIC，从而提高调整自由度。
本申请的一些实施例还提供了一种电子设备，该电子设备可以包括：DDIC、PMIC和上述实施例中的信号处理电路，信号处理电路的输入端连接DDIC，信号处理电路的输出端连接PMIC，对于信号处理电路的结构请参见上述实施例中的说明。
图12示出了本申请提供的一种供电方法的流程图，供电方法应用于电子设备中，可以包括以下步骤：
S101、获得电子设备中的DDIC生成的第一脉冲信号。
S102、利用电子设备中的信号处理电路对第一脉冲信号的信号参数进行调整，得到第二脉冲信号，第二脉冲信号的信号参数在电子设备中的PMIC的识别范围内。
S103、利用电子设备中的PMIC根据第二脉冲信号中低电平个数或高电平个数，确定电子设备的显示屏所需电压。
S104、利用PMIC根据显示屏所需电压，向显示屏供电。
因为PMIC接收到的第二脉冲信号的信号参数在其可识别范围内，所以PMIC可以准确识别接收到的第二脉冲信号，确定出显示屏所需电压，从而PMIC可以准确地向显示屏供电。并且在使用过程中可参照DDIC生成的第一脉冲信号和PMIC可识别脉冲信号之间的信号差异，在DDIC和PMIC之间设置一个信号处理能力与信号差异匹配的信号处理电路，信号处理能力用于指示信号处理电路可对第一脉冲信号进行处理，得到一个信号参数位于PMIC的识别范围内的第二脉冲信号，提高对脉冲信号的调整自由度。
在一些示例中，对第一脉冲信号的信号参数进行调整，得到第二脉冲信号包括：根据第一脉冲信号的低电平时长和PMIC可识别脉冲信号中低电平的最小时长，调整第一脉冲信号的低电平时长，得到第二脉冲信号，第二脉冲信号的低电平时长大于或等于最小时长。
因为PMIC接收到的第二脉冲信号的低电平时长大于或等于其可识别脉冲信号中低电平的最小时长，所以PMIC可以准确识别接收到的第二脉冲信号，确定出显示屏所需电压，从而PMIC可以准确地向显示屏供电。并且在使用过程中可参照DDIC生成的第一脉冲信号的低电平时长和PMIC可识别脉冲信号中低电平的最小时长之间的时长差异，在DDIC和PMIC之间设置一个放大能力与时长差异匹配的信号处理电路，提高对脉冲信号的调整自由度。其中匹配是指放大后脉冲信号的低电平时长不小于PMIC可识别脉冲中低电平的最小时长。
在一些示例中，根据第一脉冲信号的低电平时长和PMIC可识别脉冲信号中低电平的最小时长，调整第一脉冲信号的低电平时长包括：确定最小时长相对第一脉冲信号的低电平时长的倍数，基于倍数，确定第二脉冲信号的电平反转时机；根据电平反转时机，控制第二脉冲信号在第一脉冲信号每经过(倍数/2)个周期反转一次电平，实现通过电平反转控制达到对低电平时长的调整。
在一些示例中，对第一脉冲信号的信号参数进行调整，得到第二脉冲信号之前，根据第二脉冲信号中低电平个数或高电平个数，确定电子设备的显示屏所需电压之后，方法还包括：利用电子设备中的电平匹配电路对第二脉冲信号的幅值进行调整，输出调整后的第二脉冲信号，调整后的第二脉冲信号的幅值与第一脉冲信号的幅值相同，这样向PMIC输出调整后的第二脉冲信号，调整后的第二脉冲信号的幅值与第一脉冲信号的幅值相同。
在一些示例中，对第一脉冲信号的信号参数进行调整，得到第二脉冲信号包括：根据第一脉冲信号的低电平时长和PMIC可识别脉冲信号中低电平的最小时长，从信号处理电路的多个第二处理系数中确定目标处理系数；利用信号处理电路根据目标处理系数对第一脉冲信号的低电平时长进行调整，得到第二脉冲信号。
此外，本申请还提供一种计算机存储介质，计算机存储介质包括计算机指令，当计算机指令在电子设备上运行时，使得电子设备执行上述供电方法。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (22)

1.一种电子设备，其特征在于，所述电子设备包括：显示驱动电路、显示屏、信号处理电路和电源管理集成电路；
所述显示驱动电路与所述显示屏连接；
所述信号处理电路的输入端连接所述显示驱动电路的输出端，所述信号处理电路的输出端连接所述电源管理集成电路的输入端，所述信号处理电路的输入端接收所述显示驱动电路生成的第一脉冲信号，所述第一脉冲信号用于指示所述显示屏所需电压，所述信号处理电路的输出端输出第二脉冲信号，所述第一脉冲信号和所述第二脉冲信号的信号参数不同，且所述第二脉冲信号的信号参数在所述电源管理集成电路的识别范围内；
所述电源管理集成电路的输出端连接所述显示屏，所述电源管理集成电路的输出端向所述显示屏供电。
2.根据权利要求1所述的电子设备，其特征在于，所述信号处理电路包括分频电路和电平匹配电路；所述分频电路的输入端连接所述显示驱动电路的输出端，所述分频电路的输出端连接所述电平匹配电路的输入端，所述电平匹配电路的输出端连接所述电源管理集成电路的输入端；
所述分频电路的输入端接收所述显示驱动电路生成的第一脉冲信号，所述分频电路的输出端输出所述第二脉冲信号，所述第二脉冲信号的低电平时长与所述第一脉冲信号的低电平时长不同，所述第二脉冲信号的低电平时长大于或等于述电源管理集成电路可识别脉冲信号中低电平的最小时长，所述第二脉冲信号的幅值小于所述第一脉冲信号的幅值；
所述电平匹配电路向所述电源管理集成电路输入幅值与所述第一脉冲信号的幅值相同的所述第二脉冲信号。
3.根据权利要求1或2所述的电子设备，其特征在于，所述信号处理电路包括多个分频电路和控制电路；所述多个分频电路中的第一个分频电路的输入端连接所述显示驱动电路的输出端，相邻两个所述分频电路中前一个分频电路的输出作为后一个分频电路的输入，由后一个分频子电路对前一个分频电路的输出进行分频处理，所述后一个分频电路的第二处理系数根据所述后一个分频电路的分频系数和位于所述后一个分频电路之前的分频电路的分频系数得到；所有分频电路中的最后一个分频电路的第二处理系数作为所述信号处理电路的第一处理系数；
所述控制电路的控制端与每个所述分频电路的输出端连接，在所述控制端的作用下所述多个分频电路中的一个分频电路输出所述第二脉冲信号，所述第二脉冲信号的幅值小于所述第一脉冲信号的幅值。
4.根据权利要求3所述的电子设备，其特征在于，所述信号处理电路还包括第一开关电路；每个所述分频电路的输出端和所述信号处理电路的电平匹配电路的输入端之间分别设置有一个所述第一开关电路；
所述第一开关电路的状态包括关闭状态和开启状态，在所述关闭状态下所述分频电路的输出端和所述电平匹配电路的输入端处于连通状态，在所述开启状态下所述分频电路的输出端和所述电平匹配电路的输入端处于断开状态。
5.根据权利要求4所述的电子设备，其特征在于，所述相邻两个所述分频电路之间设置有所述第一开关电路，所述第一开关电路的第一端连接相邻两个所述分频电路中的前一个分频电路的输出端，所述第一开关电路的第二端连接相邻两个所述分频电路中的后一个分频电路的输入端；所述电平匹配电路的输入端连接所述第一开关电路的第二端，所述第一端和所述第二端之间的状态包括所述关闭状态和所述开启状态。
6.根据权利要求3所述的电子设备，其特征在于，每个所述分频电路的输出端连接一个电平匹配电路，每个所述电平匹配电路的输出端连接所述电源管理集成电路的输入端，除最后一个电平匹配电路之外的电平匹配电路的输出端还连接下一个所述分频电路的输入端；
在所述控制端的作用下，所有所述电平匹配电路中的一个所述电平匹配电路输出所述第二脉冲信号，所述第二脉冲信号的幅值与所述第一脉冲信号的幅值相同。
7.根据权利要求6所述的电子设备，其特征在于，每个所述电平匹配电路的输出端与所述信号处理电路的输出端之间设置有第三开关电路；
所述第三开关电路的状态包括关闭状态和开启状态，在所述关闭状态下所述电平匹配电路的输出端和所述信号处理电路的输出端处于连通状态，在所述开启状态下所述电平匹配电路的输出端和所述信号处理电路的输出端处于断开状态。
8.根据权利要求7所述的电子设备，其特征在于，相邻的所述电平匹配电路和所述分频电路之间设置有第四开关电路，所述相邻的所述电平匹配电路和所述分频电路中所述电平匹配电路向所述分频电路输入脉冲信号；
所述第四开关电路的状态包括关闭状态和开启状态，在所述关闭状态下所述相邻的电平匹配电路和所述分频电路中，所述电平匹配电路的输出端和所述分频电路的输入端处于连通状态，在所述开启状态下所述相邻的电平匹配电路和所述分频电路中，所述电平匹配电路的输出端和所述分频电路的输入端处于断开状态。
9.一种电子设备，其特征在于，所述电子设备包括显示驱动电路、显示屏、信号处理电路和电源管理集成电路；
所述显示驱动电路用于根据所述显示屏所需电压，生成第一脉冲信号；
所述信号处理电路用于接收所述显示驱动电路输出的第一脉冲信号，对所述第一脉冲信号的信号参数进行调整，得到第二脉冲信号，所述第二脉冲信号的信号参数在所述电源管理集成电路的识别范围内；
所述电源管理集成电路用于接收所述第二脉冲信号，根据所述第二脉冲信号中低电平个数或高电平个数，确定所述显示屏所需电压；根据所述显示屏所需电压，向所述显示屏供电。
10.根据权利要求9所述的电子设备，其特征在于，所述信号处理电路，用于根据所述第一脉冲信号的低电平时长和所述电源管理集成电路可识别脉冲信号中低电平的最小时长，调整所述第一脉冲信号的低电平时长，得到所述第二脉冲信号，所述第二脉冲信号的低电平时长大于或等于所述最小时长。
11.根据权利要求10所述的电子设备，其特征在于，所述信号处理电路，用于确定所述最小时长相对所述第一脉冲信号的低电平时长的倍数，基于所述倍数，确定所述第二脉冲信号的电平反转时机；
所述信号处理电路，根据所述电平反转时机，控制所述第二脉冲信号在所述第一脉冲信号每经过(倍数/2)个周期反转一次电平。
12.根据权利要求9至11中任意一项所述的电子设备，其特征在于，所述信号处理电路在得到所述第二脉冲信号后，所述信号处理电路对所述第二脉冲信号的幅值进行调整，输出调整后的所述第二脉冲信号，调整后的所述第二脉冲信号的幅值与所述第一脉冲信号的幅值相同。
13.根据权利要求9至12中任意一项所述的电子设备，其特征在于，所述信号处理电路具有第一处理系数，所述第一处理系数包括多个第二处理系数；
所述信号处理电路，用于根据所述第一脉冲信号的低电平时长和所述电源管理集成电路可识别脉冲信号中低电平的最小时长，从所述多个第二处理系数中确定目标处理系数；根据所述目标处理系数对所述第一脉冲信号的低电平时长进行调整，得到所述第二脉冲信号。
14.根据权利要求13所述的电子设备，其特征在于，所述信号处理电路包括多个分频电路和控制电路；相邻两个所述分频电路中前一个分频电路的输出作为后一个分频电路的输入，由后一个分频子电路对前一个分频电路的输出进行分频处理，所述后一个分频电路的第二处理系数根据所述后一个分频电路的分频系数和位于所述后一个分频电路之前的分频电路的分频系数得到；所有分频电路中的最后一个分频电路的第二处理系数作为所述第一处理系数；
所述控制电路，用于根据所述第一脉冲信号的低电平时长和所述最小时长，从所述多个第二处理系数中确定所述目标处理系数，所述第一脉冲信号从所述多个分频电路中的第一个分频电路输入，由所述第一个分频电路至具有所述目标处理系数的分频电路进行处理，并由具有所述目标处理系数的分频电路输出所述第二脉冲信号。
15.根据权利要求14所述的电子设备，其特征在于，所述信号处理电路还包括电平匹配电路；
所述控制电路，控制具有所述目标处理系数的分频电路向所述电平匹配电路输出所述第二脉冲信号；
所述电平匹配电路，对所述第二脉冲信号的幅值进行调整，向所述电源管理集成电路输出调整后的所述第二脉冲信号，调整后的所述第二脉冲信号的幅值与所述第一脉冲信号的幅值相同。
16.根据权利要求15所述的电子设备，其特征在于，每个所述分频电路的输出端连接一个电平匹配电路；所述电平匹配电路，接收与所述电平匹配电路连接的所述分频电路输出的脉冲信号，对所述分频电路输出的脉冲信号的幅值进行调整，调整后的脉冲信号输入给所述分频电路的下一个分频电路；
所述第二脉冲信号由具有所述目标处理系数的分频电路连接的电平匹配电路输出，所述电平匹配电路输出的所述第二脉冲信号的幅值与所述第一脉冲信号的幅值相同。
17.一种供电方法，其特征在于，应用于电子设备块中，所述方法包括：
获得所述电子设备中的显示驱动电路生成的第一脉冲信号；
利用所述电子设备中的信号处理电路对所述第一脉冲信号的信号参数进行调整，得到第二脉冲信号，所述第二脉冲信号的信号参数在所述电子设备中的电源管理集成电路的识别范围内；
利用所述电源管理集成电路根据所述第二脉冲信号中低电平个数或高电平个数，确定所述电子设备的显示屏所需电压；
利用所述电源管理集成电路根据所述显示屏所需电压，向所述显示屏供电。
18.根据权利要求17所述的方法，其特征在于，所述对所述第一脉冲信号的信号参数进行调整，得到第二脉冲信号包括：
根据所述第一脉冲信号的低电平时长和所述电源管理集成电路可识别脉冲信号中低电平的最小时长，调整所述第一脉冲信号的低电平时长，得到所述第二脉冲信号，所述第二脉冲信号的低电平时长大于或等于所述最小时长。
19.根据权利要求18所述的方法，其特征在于，所述根据所述第一脉冲信号的低电平时长和所述电源管理集成电路可识别脉冲信号中低电平的最小时长，调整所述第一脉冲信号的低电平时长包括：
确定所述最小时长相对所述第一脉冲信号的低电平时长的倍数，基于所述倍数，确定所述第二脉冲信号的电平反转时机；
根据所述电平反转时机，控制所述第二脉冲信号在所述第一脉冲信号每经过(倍数/2)个周期反转一次电平。
20.根据权利要求17至19中任意一项所述的方法，其特征在于，对所述第一脉冲信号的信号参数进行调整，得到第二脉冲信号之前，根据所述第二脉冲信号中低电平个数或高电平个数，确定所述电子设备的显示屏所需电压之后，所述方法还包括：
利用所述电子设备中的电平匹配电路对所述第二脉冲信号的幅值进行调整，输出调整后的所述第二脉冲信号，调整后的所述第二脉冲信号的幅值与所述第一脉冲信号的幅值相同。
21.根据权利要求17至20中任意一项所述的方法，其特征在于，所述对所述第一脉冲信号的信号参数进行调整，得到第二脉冲信号包括：
根据所述第一脉冲信号的低电平时长和所述电源管理集成电路可识别脉冲信号中低电平的最小时长，从所述信号处理电路的多个第二处理系数中确定目标处理系数；
利用所述信号处理电路根据所述目标处理系数对所述第一脉冲信号的低电平时长进行调整，得到所述第二脉冲信号。
22.一种计算机存储介质，其特征在于，所述计算机存储介质包括计算机指令，当所述计算机指令在电子设备上运行时，使得所述电子设备中的供电模块执行如权利要求17至21中任意一项所述的供电方法。
CN202111600694.9A 2021-12-24 2021-12-24 电子设备、供电方法及计算机存储介质 Active CN115001058B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111600694.9A CN115001058B (zh) 2021-12-24 2021-12-24 电子设备、供电方法及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111600694.9A CN115001058B (zh) 2021-12-24 2021-12-24 电子设备、供电方法及计算机存储介质

Publications (2)

Publication Number Publication Date
CN115001058A true CN115001058A (zh) 2022-09-02
CN115001058B CN115001058B (zh) 2023-04-11

Family

ID=83017915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111600694.9A Active CN115001058B (zh) 2021-12-24 2021-12-24 电子设备、供电方法及计算机存储介质

Country Status (1)

Country Link
CN (1) CN115001058B (zh)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130703A (en) * 1989-06-30 1992-07-14 Poqet Computer Corp. Power system and scan method for liquid crystal display
JPH08160904A (ja) * 1994-12-09 1996-06-21 Nec Corp 映像表示装置の駆動方法及び駆動回路
US5959372A (en) * 1997-07-21 1999-09-28 Emerson Electric Co. Power management circuit
US20040145557A1 (en) * 2003-01-27 2004-07-29 Tamaki Harano Image display device and image display panel
KR100803363B1 (ko) * 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로
CN101901578A (zh) * 2010-08-19 2010-12-01 深圳市明微电子股份有限公司 显示控制的方法及装置
CN102376249A (zh) * 2010-08-20 2012-03-14 三星移动显示器株式会社 显示装置及显示装置的电源供给方法
CN102637417A (zh) * 2011-02-14 2012-08-15 三星电子株式会社 驱动显示装置的系统和方法
US20120229045A1 (en) * 2011-03-08 2012-09-13 Rohm Co., Ltd. Control circuit of switching power supply for driving light emitting elements, and light emitting device and electronic apparatus using the same
US20130221752A1 (en) * 2012-02-24 2013-08-29 Kabushiki Kaisha Toshiba Multilevel power supply
CN103559872A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 一种供电系统
CN105390091A (zh) * 2015-11-04 2016-03-09 深圳市绿源半导体技术有限公司 Led显示使能信号控制系统、led显示系统及显示驱动方法
CN107222102A (zh) * 2016-03-21 2017-09-29 矽力杰半导体技术(杭州)有限公司 一种开关控制电路及控制方法
CN210403144U (zh) * 2019-11-13 2020-04-24 昆山龙腾光电股份有限公司 驱动芯片、背光源及液晶显示装置
CN211128334U (zh) * 2019-08-19 2020-07-28 北京天远三维科技股份有限公司 一种灯板驱动电路
CN111583868A (zh) * 2019-02-18 2020-08-25 华为技术有限公司 一种基于显示驱动电路的终端设备
CN113556035A (zh) * 2021-06-18 2021-10-26 华为技术有限公司 一种cot并联电路以及电源设备
CN113573435A (zh) * 2021-07-06 2021-10-29 Tcl通力电子（惠州）有限公司 一种指示灯显示电路、指示灯及电子设备

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130703A (en) * 1989-06-30 1992-07-14 Poqet Computer Corp. Power system and scan method for liquid crystal display
JPH08160904A (ja) * 1994-12-09 1996-06-21 Nec Corp 映像表示装置の駆動方法及び駆動回路
US5959372A (en) * 1997-07-21 1999-09-28 Emerson Electric Co. Power management circuit
US20040145557A1 (en) * 2003-01-27 2004-07-29 Tamaki Harano Image display device and image display panel
KR100803363B1 (ko) * 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로
CN101901578A (zh) * 2010-08-19 2010-12-01 深圳市明微电子股份有限公司 显示控制的方法及装置
CN102376249A (zh) * 2010-08-20 2012-03-14 三星移动显示器株式会社 显示装置及显示装置的电源供给方法
CN102637417A (zh) * 2011-02-14 2012-08-15 三星电子株式会社 驱动显示装置的系统和方法
US20120229045A1 (en) * 2011-03-08 2012-09-13 Rohm Co., Ltd. Control circuit of switching power supply for driving light emitting elements, and light emitting device and electronic apparatus using the same
US20130221752A1 (en) * 2012-02-24 2013-08-29 Kabushiki Kaisha Toshiba Multilevel power supply
CN103559872A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 一种供电系统
CN105390091A (zh) * 2015-11-04 2016-03-09 深圳市绿源半导体技术有限公司 Led显示使能信号控制系统、led显示系统及显示驱动方法
CN107222102A (zh) * 2016-03-21 2017-09-29 矽力杰半导体技术(杭州)有限公司 一种开关控制电路及控制方法
CN111583868A (zh) * 2019-02-18 2020-08-25 华为技术有限公司 一种基于显示驱动电路的终端设备
CN211128334U (zh) * 2019-08-19 2020-07-28 北京天远三维科技股份有限公司 一种灯板驱动电路
CN210403144U (zh) * 2019-11-13 2020-04-24 昆山龙腾光电股份有限公司 驱动芯片、背光源及液晶显示装置
CN113556035A (zh) * 2021-06-18 2021-10-26 华为技术有限公司 一种cot并联电路以及电源设备
CN113573435A (zh) * 2021-07-06 2021-10-29 Tcl通力电子（惠州）有限公司 一种指示灯显示电路、指示灯及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MENG ZHIYONG: "Design Principle of the Pricision Digital Control Reference Voltage Source", 《THE EIGHTH INTERNATIONAL CONFERENCE ON ELECTRONIC MEASUREMENT AND INSTRUMENT》 *
汤鹏: "基于FPGA的高精密可程控电压源的研究与设计", 《中国优秀硕士学位论文全文库》 *

Also Published As

Publication number Publication date
CN115001058B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
US20030052654A1 (en) Boosting and step-down switching regulator controlling circuit and boosting and step-down switching regulator for use in the same
US7609103B2 (en) Delay circuit with reference pulse generator to reduce variation in delay time
US20060152271A1 (en) Interface system between controller IC and driver IC, and IC suitable for such interface system
US7552353B2 (en) Controlling circuit for automatically adjusting clock frequency of a central processing unit
CN1980027A (zh) 开关式稳压器
US20150295738A1 (en) Communication system
CN115001058B (zh) 电子设备、供电方法及计算机存储介质
CN105824350A (zh) 电流驱动器电路
CN105490522A (zh) 稳压电荷泵装置及其控制方法
CN109828242B (zh) 一种发射机控制保护系统
US10243445B2 (en) Semiconductor device and control method thereof
US20160190928A1 (en) Voltage Division Circuit, Circuit for Controlling Operation Voltage and Storage Device
CN112821751A (zh) 一种电源管理芯片自适应升压方法、系统及电路
US7298186B2 (en) Control circuit for command signals of clock generator
US5243456A (en) Semiconductor device
JP6219600B2 (ja) スイッチ制御回路、スイッチング電源装置、電子機器
JP2022085364A (ja) スイッチング電源の制御装置
US20060186923A1 (en) Interface circuit
CN109981085B (zh) 时钟监控电路
US6801584B1 (en) Using a differential signal in adjusting a slice voltage for a single-ended signal
CN110581688A (zh) 震荡器电路
CN215895452U (zh) 一种双线盲插通信电路和电子设备
EP0184402B1 (en) A driver circuit
US10658357B2 (en) Driver for driving a capacitive load
CN218772053U (zh) 电平转换电路、电平转换设备及电机设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant