CN115000156A - Ligbt器件及其制备方法 - Google Patents

Ligbt器件及其制备方法 Download PDF

Info

Publication number
CN115000156A
CN115000156A CN202210670829.7A CN202210670829A CN115000156A CN 115000156 A CN115000156 A CN 115000156A CN 202210670829 A CN202210670829 A CN 202210670829A CN 115000156 A CN115000156 A CN 115000156A
Authority
CN
China
Prior art keywords
region
collector
buffer
layer
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210670829.7A
Other languages
English (en)
Inventor
吕伟杰
陈天
肖莉
王黎
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202210670829.7A priority Critical patent/CN115000156A/zh
Publication of CN115000156A publication Critical patent/CN115000156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种LIGBT器件及其制备方法，所述方法包括：提供一具有阱区及漂移区的SOI衬底，所述SOI衬底由底部衬底层、中间埋氧层及顶部半导体层叠加而成，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；于所述漂移区内形成集电区，所述集电区形成于所述阱区的一侧，包括缓冲区，形成于所述缓冲区表层中的集电极引出区及形成于所述缓冲区远离所述阱区一侧的集电极注入区。通过本发明解决了现有的LIGBT器件抗ESD能力较弱的问题。

Description

LIGBT器件及其制备方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种LIGBT器件及其制备方法。
背景技术
绝缘栅双极型晶体管(IGBT)具有MOSFET场效应管输入阻抗高和驱动简单的优点，并兼具BJT器件电流密度高和低导通压降的优点，因此，已成为现代电力电子电路应用中的核心电子元器件之一。而SOI(Silicon on Insulator)指绝缘体上硅技术，其是一种全介质隔离技术，该技术彻底消除了传统体硅工艺的闩锁效应，寄生电容小，具有高速、低功耗、高集成度以及高可靠性的优点。SOI-LIGBT集成了SOI与IGBT的优势，同时能够良好的兼容CMOS工艺，使得SOI-LIGBT成为单片功率集成芯片的核心元器件。
然而，如图1所示，目前常规的功率LIGBT器件采用的是平面型栅极分布，仅具有单一的沟道，电流密度无法得到提升。再者，传统的LIGBT器件的漂移区的表面形成的是二氧化硅层，而器件的耐压及热载流子效应(HCI)可靠性对二氧化硅层的质量及厚度非常敏感，从而不利于大规模生产控制。而且，传统的LIGBT器件的抗ESD能力较弱，在运输、封测、装机过程中不可避免的会遭受到ESD损害，从而导致器件失效。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LIGBT器件及其制备方法，用于解决现有的LIGBT器件抗ESD能力较弱的问题。
为实现上述目的及其他相关目的，本发明提供一种LIGBT器件的制备方法，所述方法包括：
提供一具有阱区及漂移区的SOI衬底，所述SOI衬底由底部衬底层、中间埋氧层及顶部半导体层叠加而成，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；
于所述漂移区内形成集电区，所述集电区形成于所述阱区的一侧，包括缓冲区，形成于所述缓冲区表层中的集电极引出区及形成于所述缓冲区远离所述阱区一侧的集电极注入区；
于所述阱区的表层中形成至少一个发射极接触区。
可选地，于所述漂移区内形成所述集电区的方法包括：
通过离子注入工艺形成所述缓冲区、所述集电极引出区及所述集电极注入区。
可选地，所述集电极引出区的离子掺杂类型与所述集电极注入区的离子掺杂类型相反。
可选地，所述缓冲区包括第一缓冲区及第二缓冲区，所述第一缓冲区通过离子注入工艺形成于所述漂移区内，所述第二缓冲区通过离子注入工艺形成于所述第一缓冲区内且具有与所述第一缓冲区相反类型的离子掺杂。
可选地，通过离子注入工艺形成所述发射极接触区，且所述发射极接触区的离子掺杂类型与所述集电极注入区的离子掺杂类型相同。
可选地，在形成所述集电区之前，所述方法还包括于所述漂移区内形成第一沟槽栅极及第二沟槽栅极的步骤，其中，所述第一沟槽栅极形成于所述集电区与所述阱区之间并与所述阱区相贴设置，所述第二沟槽栅极形成于所述阱区远离所述集电区的一侧并与所述阱区相贴设置。
可选地，所述方法还包括通过离子注入工艺于所述阱区的表层中形成体区引出区的步骤，此时，若所述发射极接触区的数目至少为2，所述体区引出区形成于所述发射极接触区之间，且所述体区引出区的离子掺杂类型与所述发射极接触区的离子掺杂类型相反。
可选地，所述方法还包括通过离子注入工艺于所述阱区的下方形成载流子存储层的步骤，其中，所述载流子存储层的离子掺杂类型与所述发射极接触区的离子掺杂类型相同。
本发明还提供了一种LIGBT器件，所述器件包括：
SOI衬底，所述SOI衬底由底部衬底层、中间埋氧层以及顶部半导体层叠加而成；
漂移区及阱区，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；
集电区，形成于所述阱区的一侧，包括缓冲区、集电极引出区及集电极注入区；
至少一个发射极接触区，形成于所述阱区的表层中。
可选地，所述缓冲区包括第一缓冲区及第二缓冲区，所述第一缓冲区形成于所述漂移区内，所述第二缓冲区形成于所述第一缓冲区内。
可选地，第一沟槽栅极和第二沟槽栅极，所述第一沟槽栅极形成于所述集电区与所述阱区之间，所述第二沟槽栅极形成于所述阱区远离所述集电区的一侧。
可选地，载流子存储层，形成于所述阱区的下方。
可选地，所述器件还包括体区引出区，形成于所述阱区的表层中，且与所述发射极接触区相贴设置，若所述发射极接触区的数目大于等于2，所述体区引出区设于所述发射极接触区之间。
如上所述，本发明的LIGBT器件及其制备方法，通过在集电区设置集电极注入区，使得电子在LIGBT器件关断时能够被高速抽取出，从而解决LIGBT长拖尾电流问题，提升LIGBT器件的关断速度；而且，所形成的集电极注入区与阱区、发射极接触区形成三极管结构，相同面积下增加了ESD泄放通道，ESD泄放能力增强，从而提升LIGBT的抗ESD能力。
元件标号说明
100 SOI衬底
101 底部衬底层
102 中间埋氧层
103 顶部半导体层
110 阱区
111 发射极接触区
112 体区引出区
120 漂移区
200 集电区
210 缓冲区
211 第一缓冲区
212 第二缓冲区
220 集电极引出区
230 集电极注入区
310 第一沟槽栅极
311 第一沟槽
320 第二沟槽栅极
321 第二沟槽
400 氧化层
500 栅氧化层
600 多晶硅层
700 载流子存储层
800 SIPOS钝化层
900 金属层
附图说明
图1显示为现有的一种LIGBT器件结构示意图。
图2显示为本发明的LIGBT器件制备方法流程图。
图3～图12显示为本发明的LIGBT器件制备过程的剖面结构的示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图2所示，本实施例提供了一种LIGBT器件的制备方法，所述方法包括：
提供一具有阱区110及漂移区120的SOI衬底100，所述SOI衬底100由底部衬底层101、中间埋氧层102及顶部半导体层103叠加而成；所述漂移区120形成于所述顶部半导体层103内，所述阱区110形成于所述漂移区120的表层中；
于所述漂移区120内形成集电区200，所述集电区200形成于所述阱区110的一侧，包括缓冲区210，形成于所述缓冲区210表层中的集电极引出区220及形成于所述缓冲区210远离所述阱区110一侧的集电极注入区230；
于所述阱区110的表层中形成至少一个发射极接触区111。
下面结合图3至图12对LIGBT器件的制备方法进行说明。
如图3及图4所示，提供一具有阱区110及漂移区120的SOI衬底100，所述SOI衬底100由底部衬底层101、中间埋氧层102及顶部半导体层103叠加而成；所述漂移区120形成于所述顶部半导体层103内，所述阱区110形成于所述漂移区120的表层中。
如图3所示，本实施例中，所述底部衬底层101为N型衬底，所述中间埋氧层102为二氧化硅层，所述顶部半导体层103为硅层。所述中间埋氧层102可用于承担LIGBT器件的纵向耐压，且可根据耐压需求确定所述中间埋氧层102的厚度。
如图4所示，本实施例中，通过离子注入工艺在所述顶部半导体层103内进行离子注入以形成所述漂移区120，所述漂移区120内注入的掺杂离子为第一导电类型；通过离子注入工艺于所述漂移区120的表层中进行离子注入以形成所述阱区110，所述阱区110内注入的掺杂离子为第二导电类型。本实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
具体的，在形成所述集电区200之前，所述方法还包括于所述漂移区120内形成第一沟槽栅极310及第二沟槽栅极320的步骤，其中，所述第一沟槽栅极310形成于所述集电区200与所述阱区110之间并与所述阱区110相贴设置，所述第二沟槽栅极320形成于所述阱区110远离所述集电区200的一侧并与所述阱区相贴设置。
如图5至图9所示，本实施例中，形成所述第一沟槽栅极310及所述第二沟槽栅极320的具体方法包括：刻蚀预设深度的所述顶部半导体层103以于所述阱区110的两侧形成第一沟槽311及第二沟槽321，且所述第一沟槽311的宽度大于所述第二沟槽32l的宽度(如图5所示)。再于所述第一沟槽311及所述第二沟槽321内填充氧化层400(如图6所示)。之后，去除所述第一沟槽311内预设宽度的所述氧化层400，并漏出所述第一沟槽311靠近所述阱区110一侧的侧壁，且在其底部预留预设厚度的所述氧化层400，与此同时，去除所述第二沟槽321内的所述氧化层400(如图7所示)；再对所述第二沟槽321下方的所述顶部半导体层103继续进行刻蚀直至漏出所述中间埋氧层102；通过炉管热氧化工艺于所述第一沟槽311所漏出的侧壁及其内未被去除的所述氧化层400表面形成所述栅氧化层500并于所述第二沟槽321内填充所述多晶硅层600，同时于所述第二沟槽321的底部及侧壁形成栅氧化层500并于所述第二沟槽321内填充多晶硅层600(如图8及图9所示)。
本实施例中，所述第一沟槽311内的所述氧化层400的预留宽度(未被去除的所述氧化层400的宽度)与所述LIGBT的耐压规格有关，可根据不同器件耐压需求对所述氧化层400的预留宽度进行定义以使其适用于各种LIGBT器件。本实施例通过设置两个沟槽栅极(第一沟槽栅极310及第二沟槽栅极320)使得LIGBT器件具有两条纵向的导电沟道，电流导通电阻减小，器件电流密度增加，从而提升器件的性能。
如图10及图11所示，于所述漂移区120内形成集电区200，所述集电区200形成于所述阱区110的一侧，包括缓冲区210，形成于所述缓冲区210表层中的集电极引出区220及形成于所述缓冲区210远离所述阱区110一侧的集电极注入区230。
具体的，于所述漂移区120内形成所述集电区200的方法包括：通过离子注入工艺形成所述缓冲区210、所述集电极引出区220及所述集电极注入区230。
作为示例，所述集电极引出区220的离子掺杂类型与所述集电极注入区230的离子掺杂类型相反。本实施例中，所述集电极引出区220通过注入第二导电类型的掺杂离子而形成，所述集电极注入区230通过注入第一导电类型的掺杂离子而形成。所述第一导电类型为N型，所述第二导电类型为P型。
作为示例，所述缓冲区210包括第一缓冲区211及第二缓冲区212，所述第一缓冲区211通过离子注入工艺形成于所述漂移区120内，所述第二缓冲区212通过离子注入工艺形成于所述第一缓冲区211内且具有与所述第一缓冲区211相反类型的离子掺杂。
本实施例中，所述第一缓冲区211是通过注入第一导电类型的掺杂离子而形成；所述第二缓冲区212是通过注入第二导电类型的掺杂离子而形成，且所述第一缓冲区211内的离子掺杂浓度大于所述漂移区120内的离子掺杂浓度，所述第二缓冲区212内的离子掺杂浓度小于所述集电极引出区220内的离子掺杂浓度。本实施例中，所述第一缓冲区211内的离子浓度大于所述漂移区120内的离子浓度的情况下，在给器件施加电压时，器件所产生的电场将会停在所述第一缓冲层211，从而使得LIGBT器件的耐压性能得到增强。而所述第二缓冲区212的存在可避免高浓度掺杂的所述集电极引出区220与所述第一缓冲区211直接接触，进而避免器件性能降低。
本实施例通过在所述集电区200形成所述集电极注入区230使得LIGBT器件关断时电子能够通过所述集电极注入区230被高速抽取出，从而解决LIGBT器件长拖尾电流的问题，以提升LIGBT器件的关断速度。
如图11所示，于所述阱区110的表层中形成至少一个发射极接触区111。
具体的，通过离子注入工艺形成所述发射极接触区111，且所述发射极接触区111的离子掺杂类型与所述集电极注入区230的离子掺杂类型相同。本实施例中，通过离子注入第一导电类型的掺杂离子以于所述阱区110的表层中形成所述发射极接触区111，且在具备制备时可与所述集电极注入区230利用同一掩膜版同步进行制备。本实施例所述第一导电类型为N型。所述发射极接触区111与所述阱区110及所述集电极注入区230形成三极管结构，增强ESD泄放能力，从而提高LIGBT器件的抗ESD能力。
具体的，所述方法还包括通过离子注入工艺于所述阱区110的表层中形成体区引出区112的步骤，此时，若所述发射极接触区111的数目至少为2，所述体区引出区112形成于所述发射极接触区111之间，且所述体区引出区112的离子掺杂类型与所述发射极接触区111的离子掺杂类型相反。
本实施例中，所述发射极接触区111的数目设为2，且分别与所述第一沟槽栅极310及所述第二沟槽栅极320相贴设置，此时，所述体区引出区112形成于2个所述发射极接触区111之间，并与所述发射极接触区111相贴。所述体区引出区112通过离子注入第二导电类型的离子掺杂以形成于所述阱区110的表层中，所述第二导电类型为P型。
具体的，所述方法还包括通过离子注入工艺于所述阱区110的下方形成载流子存储层700的步骤，其中，所述载流子存储层700的离子掺杂类型与所述发射极接触区111的离子掺杂类型相同。
如图11所示，本实施例中，所述载流子存储层700的离子掺杂浓度小于所述发射极接触区111内的离子掺杂浓度。本实施例中所述载流子存储层700的数目设为2，并与所述发射极接触区111对应设置，在具体制备时可利用同一掩膜版同时进行制备。所述载流子存储层700能够降低器件的导通压降即通态压降。
作为示例，所述方法还包括于所述漂移区120的表面形成SIPOS钝化层800的步骤。
如图12所示，本实施例中利用沉积工艺于所述第一沟槽栅极310与所述集电区200之间的漂移区120的表面形成所述SIPOS钝化层800，并将其延伸至部分所述集电区200的上方。所述SIPOS钝化层800的材质为半绝缘多晶硅，可有效屏蔽外电场，保护硅衬底的表面能态，提升器件耐压。而且，采用半绝缘多晶硅SIPOS技术受工艺波动影响小，利于工艺控制，器件的稳定性与可靠性得到保证。
如图12所示，进一步地，所述方法还包括于所述第一沟槽栅极310、第二沟槽栅极320、发射极接触区111及体区引出区112表面形成所述金属层900的步骤。本实施例中，所述第一沟槽栅极310及所述第二沟槽栅极320的表面形成的所述金属层900作为栅极，所述第一沟槽栅极310与所述第二沟槽栅极320通过接触孔连接到所述栅极，并通过金属连线工艺并联引出；所述发射极接触区111及所述体区引出区112的表面形成金属层900作为发射极，所述发射极接触区111及所述体区引出区112通过接触孔连接到所述发射极，并通过金属连线工艺引出。
相应地，本实施例还提供了一种LIGBT器件，所述器件包括：
SOI衬底100，所述SOI衬底100由底部衬底层101、中间埋氧层102以及顶部半导体层103叠加而成；
漂移区120及阱区110，所述漂移区120形成于所述顶部半导体层103内，所述阱区110形成于所述漂移区120的表层中；
集电区200，形成于所述阱区110的一侧，包括缓冲区210、集电极引出区220及集电极注入区230；
至少一个发射极接触区111，形成于所述阱区110的表层中。
具体的，所述缓冲区210包括第一缓冲区211及第二缓冲区212，所述第一缓冲区211形成于所述漂移区120内，所述第二缓冲区212形成于所述第一缓冲区211内。
具体的，第一沟槽栅极310和第二沟槽栅极320，所述第一沟槽栅极310形成于所述集电区200与所述阱区110之间，所述第二沟槽栅极320形成于所述阱区110远离所述集电区200的一侧。
本实施例中，所述第一沟槽栅极310包括第一沟槽311、氧化层400、栅氧化层500及多晶硅层600，所述氧化层400形成于所述第一沟槽311的底部及其远离所述阱区110一侧的侧壁；所述栅氧化层500形成于所述第一沟槽311靠近所述阱区110一侧的侧壁及其内的所述氧化层400的表面；所述多晶硅层600填充于所述第一沟槽311内。所述第二沟槽栅极320包括第二沟槽321，所述栅氧化层500及所述多晶硅层600，栅氧化层500形成于所述第二沟槽321底部及侧壁，所述多晶硅层600填充于所述第二沟槽321内。
具体的，载流子存储层700，形成于所述阱区110的下方。本实施例中，所述载流子存储层700的数目为2，并间隔设于所述阱区110的下方。
具体的，所述器件还包括体区引出区112，形成于所述阱区110的表层中，且与所述发射极接触区111相贴设置，若所述发射极接触区111的数目大于等于2，所述体区引出区112设于所述发射极接触区111之间。
进一步地，所述器件还包括SIPOS钝化层800。本实施例中所述SIPOS钝化层800形成于所述第一沟槽栅极310与所述集电区200之间的所述漂移区120的表面，并延伸至部分所述集电区200的上方。
综上所述，本发明的LIGBT器件及其制备方法，通过在集电区设置集电极注入区，使得电子在LIGBT器件关断时能够被高速抽取出，从而解决LIGBT长拖尾电流问题，提升LIGBT器件的关断速度；而且，所形成的集电极注入区与阱区、发射极接触区形成三极管结构，相同面积下增加了ESD泄放通道，ESD泄放能力增强，从而提升LIGBT的抗ESD能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种LIGBT器件的制备方法，其特征在于，所述方法包括：
提供一具有阱区及漂移区的SOI衬底，所述SOI衬底由底部衬底层、中间埋氧层及顶部半导体层叠加而成，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；
于所述漂移区内形成集电区，所述集电区形成于所述阱区的一侧，包括缓冲区，形成于所述缓冲区表层中的集电极引出区及形成于所述缓冲区远离所述阱区一侧的集电极注入区；
于所述阱区的表层中形成至少一个发射极接触区。
2.根据权利要求1所述的LIGBT器件的制备方法，其特征在于，于所述漂移区内形成所述集电区的方法包括：
通过离子注入工艺形成所述缓冲区、所述集电极引出区及所述集电极注入区。
3.根据权利要求2所述的LIGBT器件的制备方法，其特征在于，所述集电极引出区的离子掺杂类型与所述集电极注入区的离子掺杂类型相反。
4.根据权利要求1～3任一项所述的LIGBT器件的制备方法，其特征在于，所述缓冲区包括第一缓冲区及第二缓冲区，所述第一缓冲区通过离子注入工艺形成于所述漂移区内，所述第二缓冲区通过离子注入工艺形成于所述第一缓冲区内且与具有与所述第一缓冲区相反类型的离子掺杂。
5.根据权利要求1所述的LIGBT器件的制备方法，其特征在于，通过离子注入工艺形成所述发射极接触区，且所述发射极接触区的离子掺杂类型与所述集电极注入区的离子掺杂类型相同。
6.根据权利要求1所述的LIGBT器件的制备方法，其特征在于，在形成所述集电区之前，所述方法还包括于所述漂移区内形成第一沟槽栅极及第二沟槽栅极的步骤，其中，所述第一沟槽栅极形成于所述集电区与所述阱区之间并与所述阱区相贴设置，所述第二沟槽栅极形成于所述阱区远离所述集电区的一侧并与所述阱区相贴设置。
7.根据权利要求1所述的LIGBT器件的制备方法，其特征在于，所述方法还包括通过离子注入工艺于所述阱区的表层中形成体区引出区的步骤，此时，若所述发射极接触区的数目至少为2，所述体区引出区形成于所述发射极接触区之间，且所述体区引出区的离子掺杂类型与所述发射极接触区的离子掺杂类型相反。
8.根据权利要求1所述的LIGBT器件的制备方法，其特征在于，所述方法还包括通过离子注入工艺于所述阱区的下方形成载流子存储层的步骤，其中，所述载流子存储层的离子掺杂类型与所述发射极接触区的离子掺杂类型相同。
9.一种LIGBT器件，其特征在于，所述器件包括：
SOI衬底，所述SOI衬底由底部衬底层、中间埋氧层以及顶部半导体层叠加而成；
漂移区及阱区，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；
集电区，形成于所述阱区的一侧，包括缓冲区、集电极引出区及集电极注入区；
至少一个发射极接触区，形成于所述阱区的表层中。
10.根据权利要求9所述的LIGBT器件，其特征在于，所述缓冲区包括第一缓冲区及第二缓冲区，所述第一缓冲区形成于所述漂移区内，所述第二缓冲区形成于所述第一缓冲区内。
11.根据权利要求9所述的LIGBT器件，其特征在于，所述器件包括：第一沟槽栅极和第二沟槽栅极，所述第一沟槽栅极形成于所述集电区与所述阱区之间，所述第二沟槽栅极形成于所述阱区远离所述集电区的一侧。
12.根据权利要求9所述的LIGBT器件，其特征在于，所述器件包括：载流子存储层，形成于所述阱区的下方。
13.根据权利要求9所述的LIGBT器件，其特征在于，所述器件还包括体区引出区，形成于所述阱区的表层中，且与所述发射极接触区相贴设置，若所述发射极接触区的数目大于等于2，所述体区引出区设于所述发射极接触区之间。
CN202210670829.7A 2022-06-14 2022-06-14 Ligbt器件及其制备方法 Pending CN115000156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210670829.7A CN115000156A (zh) 2022-06-14 2022-06-14 Ligbt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210670829.7A CN115000156A (zh) 2022-06-14 2022-06-14 Ligbt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115000156A true CN115000156A (zh) 2022-09-02

Family

ID=83034560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210670829.7A Pending CN115000156A (zh) 2022-06-14 2022-06-14 Ligbt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115000156A (zh)

Similar Documents

Publication Publication Date Title
TWI475614B (zh) 溝渠裝置結構及製造
US20090057711A1 (en) Semiconductor device with a u-shape drift region
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN105679816A (zh) 一种沟槽栅电荷存储型igbt及其制造方法
US8115273B2 (en) Deep trench isolation structures in integrated semiconductor devices
TW201944494A (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
EP3474330B1 (en) Lateral insulated-gate bipolar transistor and manufacturing method therefor
CN103811560A (zh) 钳位二极管及其版图结构和其制造方法
CN114141621A (zh) 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
JP4232645B2 (ja) トレンチ横型半導体装置およびその製造方法
CN114582965B (zh) 一种低开关损耗功率器件结构及其制造方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN107221558B (zh) 一种soi层变掺杂的bcd器件及其制造方法
CN111261702A (zh) 沟槽型功率器件及其形成方法
CN115000156A (zh) Ligbt器件及其制备方法
CN211017088U (zh) 一种集成esd的vdmos器件
CN110504168B (zh) 一种多槽栅横向高压功率器件制造方法
CN108831832B (zh) 沟槽台阶栅igbt芯片的制作方法
CN115224106A (zh) Ligbt器件的制备方法及ligbt器件
CN112054061B (zh) 一种部分耗尽绝缘体上硅的体接触结构及其制作方法
CN115000159A (zh) Ldmos器件及其制备方法
US20240047563A1 (en) Semiconductor device
CN112687728B (zh) 一种沟槽栅igbt器件及其制备方法
KR100265049B1 (ko) 에스.오.아이 소자의 모스 전계효과 트랜지스터 및제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination