CN115000131A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115000131A
CN115000131A CN202210197040.4A CN202210197040A CN115000131A CN 115000131 A CN115000131 A CN 115000131A CN 202210197040 A CN202210197040 A CN 202210197040A CN 115000131 A CN115000131 A CN 115000131A
Authority
CN
China
Prior art keywords
layer
electrode
trench
display device
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210197040.4A
Other languages
English (en)
Inventor
金城拓海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN115000131A publication Critical patent/CN115000131A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一实施方式的显示装置具备：像素电路；绝缘层，将上述像素电路覆盖，具有第1沟槽；第1电极，配置在上述绝缘层之上；有机层，配置在上述第1电极之上；第2电极，配置在上述有机层之上；以及第1填充层，将上述第1沟槽的至少一部分填满。上述第1电极的端部位于上述第1沟槽的内侧，被上述第1填充层覆盖。

Description

显示装置
本申请基于2021年3月2日提出的日本专利申请第2021－032636号主张优先权，这里引用该日本申请中记载的全部内容。
技术领域
本发明涉及显示装置。
背景技术
近年来，作为显示元件而应用有机发光二极管(OLED)的显示装置已实用化。该显示元件具备第1电极、将第1电极覆盖的有机层和将有机层覆盖的第2电极。
第1电极按每个像素而设置，通过借助蚀刻等的布图而形成。因此，有第1电极的端部不为设计那样的形状的情况。此外，有机层在第1电极的端部附近容易变薄。因为这些理由，在第1电极的端部附近，有第1电极与第2电极导通的风险。
发明内容
根据一技术方案，显示装置具备：像素电路；绝缘层，将上述像素电路覆盖，具有第1沟槽；第1电极，配置在上述绝缘层之上；有机层，配置在上述第1电极之上；第2电极，配置在上述有机层之上；以及第1填充层，将上述第1沟槽的至少一部分填满。上述第1电极的端部位于上述第1沟槽的内侧，被上述第1填充层覆盖。
根据另一技术方案，显示装置具备：像素电路；绝缘层，将上述像素电路覆盖，具有第1沟槽；第1电极，配置在上述绝缘层之上；有机层，配置在上述第1电极之上；第2电极，配置在上述有机层之上；以及第1填充层，将上述第1沟槽填满。上述第1电极包括第1导电层以及与上述第1导电层连接的第2导电层。上述第1导电层的端部位于上述第1沟槽的内侧，被上述第1填充层覆盖。上述第2导电层位于上述绝缘层及上述第1填充层之上。
根据上述那样的显示装置，能够降低构成显示元件的第1电极与第2电极导通的风险。
附图说明
图1是表示第1实施方式的显示装置的一结构例的图。
图2是表示第1实施方式的显示元件的结构例的概略剖视图。
图3是表示第1实施方式的副像素的布局的一例的图。
图4是沿着图3的IV－IV线的显示装置的概略剖视图。
图5是沿着图3的V－V线的显示装置的概略剖视图。
图6是表示能够对第1实施方式的显示装置应用的另一例的概略剖视图。
图7是第2实施方式的显示装置的概略剖视图。
图8是第3实施方式的显示装置的概略剖视图。
图9是第4实施方式的显示装置的概略剖视图。
图10是第5实施方式的显示装置的概略剖视图。
图11是表示第5实施方式的显示装置的另一例的概略剖视图。
图12是第6实施方式的副像素的概略平面图。
图13是沿着图12的XIII－XIII线的显示装置的概略剖视图。
图14是第7实施方式的显示装置的概略剖视图。
图15是表示第7本实施方式的显示装置的另一例的概略剖视图。
图16是表示第7本实施方式的显示装置的再另一例的概略剖视图。
图17是表示第7本实施方式的显示装置的再另一例的概略剖视图。
具体实施方式
以下，参照附图对几个实施方式进行说明。
另外，本公开只不过是一例，关于本领域技术人员对保持发明的主旨下的适当变更能够容易地想到的形态，当然包含在本发明的范围中。此外，附图为了使说明更明确，有与实际形态相比关于各部的宽度、厚度、形状等示意地表示的情况，但只不过是一例，并不限定本发明的解释。此外，在本说明书和各图中，有对于发挥与针对在先附图而描述过的构成要素相同或类似的功能的构成要素赋予相同的标号而将重复的详细说明适当省略的情况。
另外，在附图中，根据需要，为了容易理解而记载相互正交的X轴、Y轴及Z轴。将沿着X轴的方向称作第1方向，将沿着Y轴的方向称作第2方向，将沿着Z轴的方向称作第3方向。将由X轴及Y轴规定的面称作X－Y平面，将由X轴及Z轴规定的面称作X－Z平面。将对X－Y平面的观察称作平面视。
本实施方式的显示装置DSP是作为显示元件而具备有机发光二极管(OLED)的有机电致发光显示装置，可以搭载到电视机、个人计算机、车载设备、平板电脑终端、智能电话、便携电话终端等中。
[第1实施方式]
图1是表示第1实施方式的显示装置DSP的一结构例的图。显示装置DSP在绝缘性的基材10之上具有对图像进行显示的显示区域DA和显示区域DA的外侧的周边区域SA。基材10既可以是玻璃，也可以是具有挠性的树脂膜。
显示区域DA具备在第1方向X及第2方向Y上排列为矩阵状的多个像素PX。像素PX具备多个副像素SP。在一例中，像素PX具备红色的副像素SP1、绿色的副像素SP2及蓝色的副像素SP3。另外，像素PX也可以具备除了上述的3色的副像素以外还增添了白色等其他颜色的副像素的4个以上的副像素。
副像素SP具备像素电路1和被像素电路1驱动的显示元件20。显示元件20是作为发光元件的有机发光二极管(OLED)。像素电路1具备像素开关2、驱动晶体管3和电容器4。像素开关2及驱动晶体管3例如是由薄膜晶体管构成的开关元件。
在像素开关2中，栅极电极与扫描线GL连接。像素开关2的源极电极及漏极电极的一方与信号线SL连接，另一方与驱动晶体管3的栅极电极及电容器4连接。在驱动晶体管3中，源极电极及漏极电极的一方与电源线PL及电容器4连接，另一方与显示元件20的阳极连接。显示元件20的阴极被施加共通电压。另外，像素电路1的结构并不限于图示的例子。
图2是表示显示元件20的结构例的概略剖视图。显示元件20具备第1电极E1、第2电极E2和配置在这些第1电极E1及第2电极E2之间的有机层OR。
第1电极E1是按每个副像素SP而配置的电极，有被称作像素电极或下部电极的情况。第2电极E2是相对于多个副像素SP或多个显示元件20共通地配置的电极，有被称作共通电极或上部电极的情况。
在第1电极E1的电位与第2电极E2的电位相比相对较高的情况下，第1电极E1相当于阳极，第2电极E2相当于阴极。此外，在第2电极E2的电位与第1电极E1的电位相比相对较高的情况下，第2电极E2相当于阳极，第1电极E1相当于阴极。
例如，有机层OR包括从第1电极E1朝向第2电极E2依次层叠的第1功能层F1、发光层EL及第2功能层F2。作为一例，在第1电极E1相当于阳极的情况下，第1功能层F1包括空穴注入层、空穴输送层及电子阻挡层的至少1个，第2功能层F2包括电子输送层、电子注入层及空穴阻挡层的至少1个。
如果在第1电极E1与第2电极E2之间形成电位差，则发光层EL发光。在本实施方式中，副像素SP1的发光层EL放出与红波长对应的光，副像素SP2的发光层EL放出与绿波长对应的光，副像素SP3的发光层EL放出与蓝波长对应的光。
图3是表示副像素SP1、SP2、SP3的布局的一例的图。这里，着眼于在第2方向Y上排列的2个像素PX。在各个像素PX中，副像素SP1、SP2、SP3以该顺序在第1方向X上排列。即，在显示区域DA中，在第1方向X上交替地配置有由在第2方向Y上排列的多个副像素SP1构成的列、由在第2方向Y上排列的多个副像素SP2构成的列和由在第2方向Y上排列的多个副像素SP3构成的列。
副像素SP1、SP2、SP3具有发光区域EA。例如，发光区域EA是具有与第1方向X平行的一对短边以及与第2方向Y平行的一对长边的矩形状。
在图3中，将第1电极E1的端部S1(第1电极E1的外形)用单点划线表示。在图3的例子中，第1电极E1是比发光区域EA大一圈的尺寸的矩形状。端部S1也可以称作周缘或边。
端部S1具有第1边S1a、第2边S1b、第3边S1c和第4边S1d。第1边S1a及第2边S1b与第1方向X平行。第3边S1c及第4边S1d与第2方向Y平行。
详细情况后述，在副像素SP1、SP2、SP3的发光区域EA之间设有沟槽TR11。沟槽TR11具有位于在第1方向X上相邻的副像素SP之间的部分和位于在第2方向Y上相邻的副像素SP之间的部分。在沟槽TR11中配置有填充层14。填充层14具有与沟槽TR11同样的形状。即，沟槽TR11及填充层14是与多个副像素SP的边界重叠的格状。各第1电极E1的端部S1(边S1a、S1b、S1c、S1d)在平面视图中与沟槽TR11及填充层14重叠。
各第1电极E1经由接触孔CH而与像素电路1连接。接触孔CH设在第1边S1a的附近，在平面视图中与沟槽TR11及填充层14重叠。
图4是沿着图3的IV－IV线的显示装置DSP的概略剖视图。在图4中，作为配置在副像素SP1、SP2、SP3中的元件而表示驱动晶体管3及显示元件20，将其他元件的图示省略。
显示装置DSP具备基材10、绝缘层11、12、13、填充层14和密封层15。绝缘层11、12、13在第3方向Z上层叠在基材10之上。例如，绝缘层11、12由无机材料形成，绝缘层13、填充层14及密封层15由有机材料形成。
包括驱动晶体管3的像素电路1配置在基材10之上，被绝缘层13覆盖。驱动晶体管3具备半导体层30和电极31、32、33。电极31相当于栅极电极。电极32、33的一方相当于源极电极，另一方相当于漏极电极。半导体层30配置在基材10与绝缘层11之间。电极31配置在绝缘层11、12之间。电极32、33配置在绝缘层12、13之间，经由将绝缘层11、12贯通的接触孔而与半导体层30接触。
在图4的例子中，绝缘层13具有第1层131和第2层132。第1层131将绝缘层12及电极32、33覆盖。第2层132将第1层131覆盖。
第2层132具有上述的沟槽TR11。沟槽TR11也可以称作槽、凹部、狭缝等。在图3的例子中，沟槽TR11将第2层132贯通。沟槽TR11也可以达到第1层131。第1层131具有上述的接触孔CH。接触孔CH位于沟槽TR11的底部。接触孔CH将第1层131贯通，使电极33从第1层131露出。
第1电极E1配置在绝缘层13之上(第2层132之上)。第1电极E1的端部S1(边S1a、S1b)位于沟槽TR11的内侧。第1电极E1的第1边S1a附近的部分经由接触孔CH而与电极33接触。第1电极E1由金属材料形成。但是，第1电极E1也可以由铟锡氧化物(ITO)或铟锌氧化物(IZO)等透明导电材料形成，也可以是透明导电材料与金属材料的层叠体。
上述的填充层14填满沟槽TR11的至少一部分。在图3的例子中，填充层14填满沟槽TR11的整体，沟槽TR11的周围的第1电极E1的上表面与填充层14的上表面在第3方向Z上一致。填充层14将在第2方向Y上相邻的2个第1电极E1的一方的端部S1(第1边S1a)和另一方的端部S1(第2边S1b)覆盖。
相邻的2个第1电极E1的端部S1相互离开。在图4的例子中，第1边S1a位于沟槽TR11的底部，第2边S1b位于沟槽TR11的侧面。但是，只要相邻的2个第1电极E1的端部S1离开，第1边S1a和第2边S1b的位置并不限于图示的例子。例如，第2边S1b也可以位于沟槽TR11的底部。
在图4的例子中，第1电极E1中的通过接触孔CH而凹陷的部分的内侧被绝缘性的填充层16填满。填充层16既可以是与填充层14不同的层，也可以是填充层14的一部分。
有机层OR按每个副像素SP而设置，将第1电极E1覆盖。有机层OR具有端部S2。端部S2位于填充层14之上。即，有机层OR中的端部S2附近的部分不与第1电极E1接触。
第2电极E2将有机层OR覆盖。第2电极E2由金属材料形成。但是，第2电极E2也可以由ITO或IZO等透明导电材料形成。在图4的例子中，第2电极E2连续形成在多个副像素SP1中。第2电极E2的一部分在相邻的有机层OR之间位于填充层14之上。
密封层15配置在第2电极E2之上。密封层15例如形成得比绝缘层11、12厚，保护有机层OR不受水分等影响。
第1电极E1中的没有被填充层14覆盖的部分相当于上述的发光区域EA。在发光区域EA中，有机层OR的下表面与第1电极E1接触，并且有机层OR的上表面与第2电极E2接触。当在第1电极E1与第2电极E2之间形成有电位差时，主要是发光区域EA放出光。
图5是沿着图3的V－V线的显示装置DSP的概略剖视图。与图4的例子同样，有机层OR的一部分及第2电极E2的一部分位于填充层14之上。此外，在第1方向X上相邻的第1电极E1的一方的端部S1(第3边S1c)和另一方的端部S1(第4边S1d)位于沟槽TR11的内侧。
相邻的第1电极E1的端部S1相互离开。在图5的例子中，第3边S1c位于沟槽TR11的一对侧面的一方，第4边S1d位于另一方。
图6是表示能够应用于显示装置DSP的另一例的概略剖视图。在该图的例子中，第3边S1c和第4边S1d都位于沟槽TR11的底部。除了这些图5及图6所示的例子以外，第3边S1c和第4边S1d还能够以各种形态配置于沟槽TR11。
这样，在本实施方式中，第1电极E1的各边S1a、S1b、S1c、S1d都位于沟槽TR11，被填充层14覆盖。即，第1电极E1的端部S1整周位于沟槽TR11的内侧，被填充层14覆盖。
在图4中表示了在第2方向Y上排列的多个副像素SP1的截面构造，而对于在第2方向Y上排列的多个副像素SP2的截面构造及在第2方向Y上排列的多个副像素SP3的截面构造也能够应用与图4同样的构造。此外，在图5及图6中表示了在第1方向X上排列的副像素SP1、SP2的截面构造，而对于在第1方向X上排列的副像素SP2、SP3的截面构造及在第1方向X上排列的副像素SP1、SP3的截面构造也能够应用与图5及图6同样的构造。
例如，在制造显示装置DSP时，形成作为第1电极E1的基础的导电层，通过利用蚀刻将该导电层进行布图而形成第1电极E1。该情况下，有可能第1电极E1的端部S1不成为设计那样的形状而包含不想要的凹凸。有机层OR例如利用掩模通过蒸镀形成。该情况下，有机层OR的端部容易变薄。因此，假如是在第1电极E1的端部S1之上配置有机层OR和第2电极E2的结构，则有第1电极E1将有机层OR贯通等而第1电极E1与第2电极E2导通的风险。
相对于此，在本实施方式中，第1电极E1的端部S1位于沟槽TR11，被填充层14覆盖。因而，能够大幅地降低在端部S1处第1电极E1与第2电极E2导通的风险。
另外，如果仅仅是降低第1电极E1与第2电极E2的导通风险，例如也可以考虑将端部S1配置到绝缘层13之上、在副像素SP间配置将端部S1覆盖的绝缘性肋板的结构。但是，该情况下，产生因肋板带来的凹凸。为了使该凹凸平坦，需要形成与肋板相比充分厚的密封层15。
相对于此，在本实施方式中，由于由绝缘层13和填充层14形成实质平坦的面，所以不易产生上述那样的凹凸。由此，还能够使密封层15变薄。
除了以上例示以外，根据本实施方式还能够得到各种适当的效果。
以下，公开显示装置DSP的其他实施方式。在这些实施方式中没有特别提及的结构与第1实施方式是同样的。
[第2实施方式]
图7是第2实施方式的显示装置DSP的概略剖视图。该剖视图与图5同样地表示在第1方向X上排列的副像素SP1、SP2的边界附近的构造。对于在第1方向X上排列的副像素SP2、SP3的边界、在第1方向X上排列的副像素SP1、SP3的边界、在第2方向Y上排列的2个副像素SP1的边界、在第2方向Y上排列的2个副像素SP2的边界、在第2方向Y上排列的2个副像素SP3的边界也能够应用同样的构造。
在图7的例子中，绝缘层13是单一的绝缘层。沟槽TR11将绝缘层13贯通。在第1方向X上相邻的2个第1电极E1的一方的端部S1(第3边S1c)和另一方的端部S1(第4边S1d)都位于沟槽TR11的底部，与绝缘层12接触。
另外，在图7的例子中，沟槽TR11也可以不将绝缘层13贯通。此外，各第1电极E1的端部S1也可以位于沟槽TR11的侧面。
[第3实施方式]
图8是第3实施方式的显示装置DSP的概略剖视图。该剖视图与图4同样地表示在第2方向Y上排列的2个副像素SP1的边界附近的构造，省略了比绝缘层13靠下方的要素的图示。对于在第2方向Y上排列的2个副像素SP2的边界、在第2方向Y上排列的2个副像素SP3的边界、在第1方向X上排列的副像素SP1、SP2的边界、在第1方向X上排列的副像素SP2、SP3的边界、在第1方向X上排列的副像素SP1、SP3的边界也能够应用同样的构造。
在图8的例子中，填充层14的上表面14a比周围的第1电极E1的上表面及第2层132的上表面向上方突出。由此，在有机层OR及第2电极E2，形成有起因于填充层14的凹凸。填充层14的突出量(上表面14a与第2层132的上表面之间的第3方向Z上的距离)比沟槽TR11的深度小。在这样使填充层14的上表面14a稍稍突出的情况下，也能够得到与第1实施方式同样的效果。
[第4实施方式]
图9是第4实施方式的显示装置DSP的概略剖视图。该剖视图与图4同样地表示在第2方向Y上排列的2个副像素SP1的边界附近的构造，省略了比绝缘层13靠下方的要素的图示。对于在第2方向Y上排列的2个副像素SP2的边界、在第2方向Y上排列的2个副像素SP3的边界、在第1方向X上排列的副像素SP1、SP2的边界、在第1方向X上排列的副像素SP2、SP3的边界、在第1方向X上排列的副像素SP1、SP3的边界也能够应用同样的构造。
在图9的例子中，填充层14的上表面14a位于比周围的第1电极E1的上表面及第2层132的上表面稍稍靠下方。即，填充层14将沟槽TR11的一部分填满。这样的结构也能够得到与第1实施方式同样的效果。
在图9的例子中，有机层OR的端部S2位于上表面14a。有机层OR中在端部S2附近倾斜的部分被第1电极E1和第2电极E2夹着。因此，当在第1电极E1与第2电极E2之间形成电位差时，有机层OR的该部分能够发光。该部分存在有机层OR较薄的可能性，可能发生有机层OR放出的光的色纯度的下降或色度的偏差。从抑制这些情况的观点来看，优选的是填充层14将沟槽TR11完全填满。
[第5实施方式]
图10是第5实施方式的显示装置DSP的概略剖视图。该剖视图与图4同样地表示在第2方向Y上排列的2个副像素SP1的边界附近的构造，省略了比绝缘层13靠下方的要素的图示。对于在第2方向Y上排列的2个副像素SP2的边界、在第2方向Y上排列的2个副像素SP3的边界、在第1方向X上排列的副像素SP1、SP2的边界、在第1方向X上排列的副像素SP2、SP3的边界，在第1方向X上排列的副像素SP1、SP3的边界也能够应用同样的构造。
在本实施方式中，设想副像素SP1、SP2、SP3的有机层OR中包含的发光层EL都放出相同颜色(例如白色)的光的情况。该情况下，例如可以在密封层15的上方配置与副像素SP1、SP2、SP3的颜色对应的滤色器。此外，也可以在副像素SP1、SP2、SP3中配置含有由发光层EL放出的光激励而生成与副像素SP1、SP2、SP3对应的颜色的光的量子点的层。
在图10的例子中，填充层14具有沟槽TR12。此外，有机层OR具有位于沟槽TR12外侧的第1部分P11和位于沟槽TR12内侧的第2部分P12。第1部分P11将第1电极E1覆盖。第2部分P12将沟槽TR12的底面覆盖。
沟槽TR12及第2部分P12例如对于图3所示的格状的填充层14整体地形成。该情况下，沟槽TR12及第2部分P12也是格状。
例如，沟槽TR12具有从上表面14a朝向下方宽度变大的倒锥形状。沟槽TR12例如也可以具有侧面的一部分突出的悬突(overhang)形状等其他形状。
第1部分P11和第2部分P12由相同材料形成。第2部分P12与分别配置于相邻2个副像素SP1的第1部分P11分离。第2电极E2在沟槽TR12的外侧将第1部分P11覆盖。此外，第2电极E2将沟槽TR12的侧面及第2部分P12覆盖。
有机层OR例如通过真空蒸镀形成在显示区域DA的整面。此时，来自蒸镀源的材料附着在沟槽TR12的底部从而形成第2部分P12。另一方面，来自蒸镀源的材料难以附着到沟槽TR12的侧面。由此，第1部分P11和第2部分P12被隔断。第2电极E2通过向沟槽TR12的侧面那样的壁部的成膜性高的化学蒸镀法(CVD)等方法形成。
在图10的结构下，在副像素SP1、SP2、SP3的各自中配置的有机层OR(第1部分P11)分离。由此，相邻的副像素间的串扰被抑制，能够提高显示装置DSP的显示品质。
图11是表示本实施方式的显示装置DSP的另一例的概略剖视图。在该图的例子中，沟槽TR12被绝缘性的填充层40填满。填充层40例如由有机材料形成，将第2部分P12覆盖。填充层40将第1部分P11的端部S3也覆盖。第2电极E2将填充层40的上表面覆盖。即，第2电极E2的一部分位于填充层40之上。
在图10的例子中，即使在将第2电极E2用成膜性高的方法形成的情况下，根据沟槽TR12的形状，也有可能一部分隔断。关于这一点，如果如图11那样将沟槽TR12用填充层40填满，则能够降低第2电极E2被隔断的风险。
[第6实施方式]
图12是第6实施方式的副像素SP1、SP2、SP3的概略性的平面图。图13是沿着图12的XIII－XIII线的显示装置DSP的概略剖视图。在图13中省略了比绝缘层13靠下方的要素的图示。对于在第2方向Y上排列的2个副像素SP2的边界及在第2方向Y上排列的2个副像素SP3的边界也能够应用与图13同样的构造。
在本实施方式中，第1电极E1具备第1导电层CL1和第2导电层CL2。进而，绝缘层13的第2层132具有沟槽TR21和连接部CP。
如图12所示，沟槽TR21按每个副像素SP1、SP2、SP3而设置。沟槽TR21在图示的例子中是矩形的框状，但并不限于该例。连接部CP被沟槽TR21包围。
在图12中，将第1导电层CL1的端部S4的形状用单点划线表示，将第2导电层CL2的端部S5的形状用双点划线表示。第2导电层CL2具有与第1导电层CL1相比充分大的面积。第1导电层CL1及第2导电层CL2例如都是矩形状，但并不限于该例。
第1导电层CL1在平面视图中与沟槽TR21重叠。第1导电层CL1及第2导电层CL2都在平面视图中与连接部CP重叠。
如图13所示，沟槽TR21将第2层132贯通。沟槽TR21也可以达到第1层131。接触孔CH位于沟槽TR21的底部。
第1导电层CL1将连接部CP覆盖。沟槽TR21被绝缘性的填充层17填满。填充层17例如由有机材料形成。在图13的例子中，填充层17将沟槽TR21的整体填满，沟槽TR21的周围的第2层132的上表面和填充层17的上表面17a在第3方向Z上一致。作为另一例，上表面17a也可以比第2层132的上表面向上方突出。此外，上表面17a也可以位于比第2层132的上表面靠下方。
第1导电层CL1的端部S4整周位于沟槽TR21的内侧，被填充层17覆盖。在图13的例子中，端部S4位于沟槽TR21的侧面，但端部S4也可以位于沟槽TR21的底部。第1导电层CL1经由接触孔CH而与电极33接触。
第1导电层CL1中的位于连接部CP之上的部分没有被填充层17覆盖。第2导电层CL2配置在第2层132之上，在连接部CP的上方与第1导电层CL1接触。由此，第1导电层CL1与第2导电层CL2导通。
第2导电层CL2的大部分位于第2层132之上，其余的一部分位于填充层17之上。在图13的截面中，第2导电层CL2的端部S5位于填充层17的上表面17a。有机层OR将第2导电层CL2整体地覆盖。即，端部S5被有机层OR覆盖。在图13的截面中，有机层OR的端部S2位于上表面17a。第2电极E2将有机层OR覆盖。在相邻的有机层OR之间，第2电极E2将上表面17a和第2层132覆盖。
导电层CL1、CL2由金属材料形成。但是，导电层CL1、CL2也可以由ITO等透明导电材料形成，也可以是透明导电材料与金属材料的层叠体。
第1导电层CL1例如在将作为基础的导电层整体地成膜在第2层132之上后，通过将其蚀刻而布图来形成。该情况下，与第1实施方式的第1电极E1同样，第1导电层CL1的端部S4的形状可能杂乱。在本实施方式中，端部S4位于沟槽TR21的内侧，被填充层17覆盖。因此，即使在端部S4的形状杂乱的情况下，也不对显示产生特别的影响。
另一方面，第2导电层CL2例如使用掩模通过蒸镀或溅镀形成。该情况下，第2导电层CL2的端部S5与通过蚀刻形成的第1导电层CL1的端部S4相比较为平滑。因此，将有机层OR贯通而与第2电极E2导通的风险较小。
由于第2导电层CL2配置在填充层17之上，所以在第2导电层CL2或有机层OR中难以发生因沟槽TR21带来的凹凸。由此，能够抑制沟槽TR21对于显示品质的影响。
在上述各实施方式的剖视图所示的构造中，2个第1电极E1的端部S1位于沟槽TR11。还考虑到第1电极E1及沟槽TR11的加工精度，在这些第1电极E1的端部S1之间，需要设置两者不导通的充分的距离。如果该距离较大，则发光区域EA的面积变小。
另一方面，在本实施方式中，将沟槽TR11按每个副像素SP而设置，将第1导电层CL1配置于各沟槽TR11。根据该构造，不发生相邻的副像素SP的第1导电层CL1导通的风险。此外，第2导电层CL2能够不考虑沟槽TR21的加工精度而形成。由此，能够将发光区域、即层叠有第2导电层CL2、有机层OR及第2电极E2的区域确保得较大。
[第7实施方式]
图14是第7实施方式的显示装置DSP的概略剖视图。该剖视图与图13同样地表示在第2方向Y上排列的2个副像素SP1的边界附近的构造，省略了比绝缘层13靠下方的要素的图示。对于在第2方向Y上排列的2个副像素SP2的边界及在第2方向Y上排列的2个副像素SP3的边界也能够应用同样的构造。
在本实施方式中，与第6实施方式同样，第1电极E1具有第1导电层CL1和第2导电层CL2，绝缘层13具有沟槽TR21。此外，在本实施方式中，与第5实施方式同样，设想副像素SP1、SP2、SP3的有机层OR中包含的发光层EL都放出相同颜色(例如白色)的光的情况。该情况下，例如也可以在密封层15的上方配置与副像素SP1、SP2、SP3的颜色对应的滤色器。此外，也可以在副像素SP1、SP2、SP3中配置包含由发光层EL放出的光激励而生成与副像素SP1、SP2、SP3对应的颜色的光的量子点的层。
在图14的例子中，绝缘层13还具有沟槽TR22。此外，有机层OR具有位于沟槽TR22外侧的第1部分P21和位于沟槽TR22内侧的第2部分P22。第1部分P21将第2导电层CL2覆盖。第2部分P22将沟槽TR22的底面覆盖。
沟槽TR22例如如图示那样在与第2导电层CL2不重叠的位置设于第2层132。沟槽TR22也可以达到第1层131。
例如，沟槽TR22及第2部分P22是分别形成于在第2方向Y上相邻的2个副像素SP1之间、在第2方向Y上相邻的2个副像素SP2之间、在第2方向Y上相邻的2个副像素SP3之间、在第1方向X上相邻的副像素SP1、SP2之间、在第1方向X上相邻的副像素SP2、SP3之间、在第1方向X上相邻的副像素SP1、SP3之间的格状。
例如，沟槽TR22具有从第2层132的上表面朝向下方而宽度变大的倒锥形状。沟槽TR22也可以具有例如侧面的一部分突出的悬突形状等其他形状。
第1部分P21和第2部分P22由相同的材料形成。第2部分P22与配置在相邻的2个副像素SP1中的第1部分P21分离。第2电极E2在沟槽TR22的外侧将第1部分P21覆盖。此外，第2电极E2将沟槽TR22的侧面及第2部分P22覆盖。
有机层OR例如通过真空蒸镀形成在显示区域DA的整面。此时，来自蒸镀源的材料附着在沟槽TR22的底部而形成第2部分P22。另一方面，来自蒸镀源的材料难以附着到沟槽TR22的侧面。由此，第1部分P21和第2部分P22被隔断。第2电极E2通过向沟槽TR22的侧面那样的壁部的成膜性高的CVD等方法形成。
在图14的结构下，分别配置在副像素SP1、SP2、SP3中的有机层OR(第1部分P21)分离。由此，相邻的副像素间的串扰被抑制，能够提高显示装置DSP的显示品质。
图15是表示本实施方式的显示装置DSP的另一例的概略剖视图。在该图的例子中，沟槽TR22被绝缘性的填充层41填满。填充层41例如由有机材料形成，将第2部分P22覆盖。填充层41将第1部分P21的端部S6也覆盖。第2电极E2将填充层41的上表面覆盖。即，第2电极E2的一部分位于填充层41之上。这样，如果将沟槽TR22用填充层41填满，则能够降低由沟槽TR22将第2电极E2隔断的风险。
图16是表示本实施方式的显示装置DSP的再另一例的概略剖视图。在该图的例子中，第2导电层CL2具有位于沟槽TR22外侧的第3部分P23和位于沟槽TR22内侧的第4部分P24。第3部分P23在连接部CP处与第1导电层CL1接触，整体上被有机层OR的第1部分P21覆盖。第4部分P24被有机层OR的第2部分P22覆盖。第3部分P23和第4部分P24由相同的材料形成。
在图16的例子中，第2导电层CL2例如通过蒸镀或溅镀对于显示区域DA的整面形成。此时，作为第2导电层CL2的基础的材料附着在沟槽TR22的底部，从而形成第4部分P24。另一方面，由于材料难以附着到沟槽TR22的侧面，所以第3部分P23和第4部分P24被隔断。
在图16的例子中，第3部分P23的端部S7被第1部分P21覆盖。由此，第3部分P23和第2电极E2的导通被抑制。
图17是表示本实施方式的显示装置DSP的再另一例的概略剖视图。在该图的例子中，沟槽TR22被填充层41填满。填充层41将第1部分P21的端部S6及第2部分P22覆盖。第2电极E2将填充层41的上表面覆盖。如果这样将沟槽TR22用填充层41填满，则与图15的例子同样，能够降低由沟槽TR22将第2电极E2隔断的风险。
在各实施方式中，沟槽TR11、TR21是第1沟槽的一例，沟槽TR12、TR22是第2沟槽的一例。此外，填充层14、17是第1填充层的一例，填充层40、41是第2填充层的一例。
以上，以作为本发明的实施方式说明的显示装置为基础，本领域技术人员适当进行设计变更并实施而得到的全部的显示装置也只要包含本发明的主旨就属于本发明的范围。
在本发明的思想范畴中，本领域技术人员能够想到各种变形例，应理解的是关于这些变形例也属于本发明的范围。例如，本领域技术人员对于上述的实施方式适当进行了构成要素的追加、删除或设计变更后的形态，或进行工序的追加、省略或条件变更后的形态，也只要具备本发明的主旨就包含在本发明的范围中。
此外，应理解的是，关于由在上述的实施方式中叙述的形态带来的其他作用效果，根据本说明书的记载而明确的作用效果或者本领域技术人员能够适当想到的作用效果当然是由本发明带来的。

Claims (20)

1.一种显示装置，其特征在于，
具备：
像素电路；
绝缘层，将上述像素电路覆盖，具有第1沟槽；
第1电极，配置在上述绝缘层之上；
有机层，配置在上述第1电极之上；
第2电极，配置在上述有机层之上；以及
第1填充层，将上述第1沟槽的至少一部分填满；
上述第1电极的端部位于上述第1沟槽的内侧，被上述第1填充层覆盖。
2.如权利要求1所述的显示装置，其特征在于，
上述第2电极的一部分位于上述第1填充层之上。
3.如权利要求1所述的显示装置，其特征在于，
上述有机层的端部位于上述第1填充层之上。
4.如权利要求1所述的显示装置，其特征在于，
上述第1沟槽是与多个像素的边界重叠的格状；
上述第1电极的端部遍及上述第1电极的整周而位于上述第1沟槽的内侧，被上述第1填充层覆盖。
5.如权利要求1所述的显示装置，其特征在于，
上述绝缘层包括第1层和将上述第1层覆盖的第2层；
上述第1沟槽形成于上述第2层；
上述第1层具有位于上述第1沟槽的底部的接触孔；
上述第1电极经由上述接触孔而与上述像素电路连接。
6.如权利要求1所述的显示装置，其特征在于，
上述第1填充层具有第2沟槽；
上述有机层具有位于上述第2沟槽的外侧的第1部分和位于上述第2沟槽的内侧的第2部分；
上述第1部分和上述第2部分分离。
7.如权利要求6所述的显示装置，其特征在于，
还具备将上述第2沟槽填满并将上述第2部分覆盖的第2填充层；
上述第2电极的一部分位于上述第2填充层之上。
8.如权利要求1所述的显示装置，其特征在于，
上述第1电极的端部的一部分位于上述第1沟槽的侧面之上。
9.如权利要求1所述的显示装置，其特征在于，
上述第1电极的端部的一部分位于上述第1沟槽的底部。
10.如权利要求1所述的显示装置，其特征在于，
上述第1填充层的上表面比上述绝缘层的上表面突出。
11.如权利要求1所述的显示装置，其特征在于，
上述第1填充层的上表面位于比上述绝缘层的上表面靠下方的位置。
12.一种显示装置，其特征在于，
具备：
像素电路；
绝缘层，将上述像素电路覆盖，具有第1沟槽；
第1电极，配置在上述绝缘层之上；
有机层，配置在上述第1电极之上；
第2电极，配置在上述有机层之上；以及
第1填充层，将上述第1沟槽填满；
上述第1电极包括第1导电层以及与上述第1导电层连接的第2导电层；
上述第1导电层的端部位于上述第1沟槽的内侧，被上述第1填充层覆盖；
上述第2导电层位于上述绝缘层及上述第1填充层之上。
13.如权利要求12所述的显示装置，其特征在于，
上述第2导电层的端部被上述有机层覆盖。
14.如权利要求12所述的显示装置，其特征在于，
上述绝缘层具有被上述第1沟槽包围的连接部；
上述第1导电层的一部分位于上述连接部之上，与上述第2导电层接触。
15.如权利要求12所述的显示装置，其特征在于，
上述绝缘层还具有第2沟槽；
上述有机层具有位于上述第2沟槽的外侧的第1部分和位于上述第2沟槽的内侧的第2部分；
上述第1部分和上述第2部分分离。
16.如权利要求15所述的显示装置，其特征在于，
上述第2导电层具有位于上述第2沟槽的外侧的第3部分和位于上述第2沟槽的内侧的第4部分；
上述第3部分被上述第1部分覆盖；
上述第4部分被上述第2部分覆盖。
17.如权利要求16所述的显示装置，其特征在于，
上述第3部分的端部被上述第1部分覆盖。
18.如权利要求15所述的显示装置，其特征在于，
还具备将上述第2沟槽填满并将上述第2部分覆盖的第2填充层；
上述第2电极的一部分位于上述第2填充层之上。
19.如权利要求12所述的显示装置，其特征在于，
上述绝缘层包括第1层和将上述第1层覆盖的第2层；
上述第1沟槽形成于上述第2层；
上述第1层具有位于上述第1沟槽的底部的接触孔；
上述第1导电层经由上述接触孔而与上述像素电路连接。
20.如权利要求12所述的显示装置，其特征在于，
上述第1导电层的端部位于上述第1沟槽的侧面之上。
CN202210197040.4A 2021-03-02 2022-03-02 显示装置 Pending CN115000131A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021032636A JP2022133759A (ja) 2021-03-02 2021-03-02 表示装置
JP2021-032636 2021-03-02

Publications (1)

Publication Number Publication Date
CN115000131A true CN115000131A (zh) 2022-09-02

Family

ID=82898437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210197040.4A Pending CN115000131A (zh) 2021-03-02 2022-03-02 显示装置

Country Status (4)

Country Link
US (1) US12114530B2 (zh)
JP (1) JP2022133759A (zh)
CN (1) CN115000131A (zh)
DE (1) DE102022201083A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140114A1 (en) * 2009-12-10 2011-06-16 Samsung Mobile Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
US20160141341A1 (en) * 2014-11-13 2016-05-19 Japan Display Inc. Display device
US20180233547A1 (en) * 2017-02-10 2018-08-16 Samsung Display Co., Ltd. Organic light emitting display device
CN109273620A (zh) * 2018-06-19 2019-01-25 友达光电股份有限公司 显示面板
KR20190018922A (ko) * 2017-08-16 2019-02-26 엘지디스플레이 주식회사 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
WO2020189131A1 (ja) * 2019-03-19 2020-09-24 株式会社ジャパンディスプレイ 表示装置
CN112397554A (zh) * 2019-08-16 2021-02-23 三星显示有限公司 显示装置及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI258317B (en) 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
US6995035B2 (en) 2003-06-16 2006-02-07 Eastman Kodak Company Method of making a top-emitting OLED device having improved power distribution
US10476033B2 (en) 2014-11-27 2019-11-12 Sharp Kabushiki Kaisha Light-emitting element, display panel, display device, electronic device and method for producing light-emitting element
KR102512713B1 (ko) * 2015-04-20 2023-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
CN109791892A (zh) * 2016-09-27 2019-05-21 夏普株式会社 有源矩阵基板及其制造方法
KR102635542B1 (ko) 2018-07-06 2024-02-13 삼성디스플레이 주식회사 디스플레이 장치
JP7311358B2 (ja) 2019-08-21 2023-07-19 株式会社ミマキエンジニアリング フォトグラメトリ用撮影装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140114A1 (en) * 2009-12-10 2011-06-16 Samsung Mobile Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
US20160141341A1 (en) * 2014-11-13 2016-05-19 Japan Display Inc. Display device
US20180233547A1 (en) * 2017-02-10 2018-08-16 Samsung Display Co., Ltd. Organic light emitting display device
KR20190018922A (ko) * 2017-08-16 2019-02-26 엘지디스플레이 주식회사 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
CN109273620A (zh) * 2018-06-19 2019-01-25 友达光电股份有限公司 显示面板
WO2020189131A1 (ja) * 2019-03-19 2020-09-24 株式会社ジャパンディスプレイ 表示装置
CN112397554A (zh) * 2019-08-16 2021-02-23 三星显示有限公司 显示装置及其制造方法

Also Published As

Publication number Publication date
JP2022133759A (ja) 2022-09-14
US20220285453A1 (en) 2022-09-08
US12114530B2 (en) 2024-10-08
DE102022201083A1 (de) 2022-09-08

Similar Documents

Publication Publication Date Title
US10446623B2 (en) Organic light emitting display panel and method for fabricating the same
WO2022163123A1 (ja) 表示装置
US10256285B2 (en) Organic electroluminescence display device with improved brightness evenness and manufacturing method thereof
KR102615044B1 (ko) 표시 장치 및 그 제조 방법
US20230010053A1 (en) Display device
US11997907B2 (en) Display device
US20230422551A1 (en) Display device
US20220367834A1 (en) Display device
US20220238840A1 (en) Display device
CN115000131A (zh) 显示装置
JP2016170935A (ja) 電気光学装置の製造方法
CN114551519A (zh) 显示装置
CN113971924A (zh) 发光显示装置及其制造方法
CN114512516B (zh) 显示装置
US20230389393A1 (en) Display device
US20230380248A1 (en) Display device
TWI835511B (zh) 顯示裝置
US20240341123A1 (en) Display device
US20240180016A1 (en) Method of manufacturing display device
US20230389360A1 (en) Display device
US20230380207A1 (en) Display device
US20230217735A1 (en) Display device
CN116264798A (zh) 显示装置及其制造方法
CN114512516A (zh) 显示装置
CN116940166A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination