CN114978177B - 共模电压动态调节的adc电路 - Google Patents
共模电压动态调节的adc电路 Download PDFInfo
- Publication number
- CN114978177B CN114978177B CN202210534667.4A CN202210534667A CN114978177B CN 114978177 B CN114978177 B CN 114978177B CN 202210534667 A CN202210534667 A CN 202210534667A CN 114978177 B CN114978177 B CN 114978177B
- Authority
- CN
- China
- Prior art keywords
- common
- capacitance
- capacitor array
- quantization
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013139 quantization Methods 0.000 claims abstract description 117
- 238000005070 sampling Methods 0.000 claims abstract description 69
- 238000009966 trimming Methods 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims description 252
- 239000000284 extract Substances 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种共模电压动态调节的ADC电路，包括：电容模块、开关模块、比较模块、逐次逼近逻辑控制模块和电容修调模块。本申请通过设置电容修调模块来检测ADC电路的共模电压变化趋势，并在共模电压调整阶段，通过电容修调模块来动态调节所述电容模块的等效电容，从而动态调节第一采样信号和第二采样信号的实时共模电压，以使所述实时共模电压逐次逼近外部输入的参考共模电压，从而使得所述实时共模电压在量化过程中相对恒定，避免了ADC量化过程出错和/或量化剩余电压出现偏差的情况，提高了实时共模电压的精度。
Description
技术领域
本申请涉及数模混合集成电路技术领域，具体涉及一种共模电压动态调节的ADC电路。
背景技术
传统ADC电路处理一对共模电压变化的信号时，一对共模电压变化的信号例如是一个正弦信号和一个直流信号，电容上极板正负端逼近电压将会随输入信号对的共模电压变化而发生变化。共模电压的变化会影响中间比较器或中间级放大器的动态性能，进而影响ADC量化剩余电压和量化精度。
发明内容
本申请提供了一种共模电压动态调节的ADC电路，可以解决传统的ADC电路在ADC量化非差分信号时，共模电压不能动态调整而导致ADC量化过程出错和/或量化剩余电压出现偏差的问题。
本申请实施例提供了一种共模电压动态调节的ADC电路，包括：电容模块，以及分别与所述电容模块电连接的开关模块、比较模块、逐次逼近逻辑控制模块和电容修调模块；其中，
在采样阶段，通过所述开关模块，所述电容模块对外部输入的第一输入信号和第二输入信号进行采样以得到第一采样信号和第二采样信号，并将第一采样信号和第二采样信号输出至所述比较模块；根据所述第一采样信号和所述第二采样信号，所述比较模块向所述逐次逼近逻辑控制模块和所述电容修调模块输出比较信号；
在共模电压调整阶段，根据所述比较模块输出的实时比较信号，所述电容修调模块提取所述电容模块的所述第一采样信号和所述第二采样信号以获取实时共模电压；根据所述第一采样信号和所述第二采样信号，所述电容修调模块调节所述电容模块的等效电容以调节所述实时共模电压，以使所述实时共模电压逐次逼近外部输入的参考共模电压；
在量化阶段，根据所述比较模块输出的实时比较信号，所述逐次逼近逻辑控制模块获取所述第一采样信号和所述第二采样信号的实时量化结果，并将所述量化结果反馈给所述电容模块以调节所述电容模块的等效电容以调节所述实时量化结果。
可选的，在所述共模电压动态调节的ADC电路中，所述电容模块包括：第一电容单元和第二电容单元，其中，
所述第一电容单元包括：并联的第一共模调整电容阵列和第一量化电容阵列；
所述第二电容单元包括：并联的第二共模调整电容阵列和第二量化电容阵列；
其中，所述第一量化电容阵列的上极板连接所述比较模块的同相输入端，所述第二量化电容阵列的上极板连接所述比较模块的反相输入端；
通过所述电容修调模块控制所述第一共模调整电容阵列的下极板选择与外部的参考高电压、外部的参考地电压或所述第一输入信号相连；
通过所述电容修调模块控制所述第二共模调整电容阵列的下极板选择与外部的参考高电压、外部的参考地电压或所述第二输入信号相连；
通过所述逐次逼近逻辑控制模块控制所述第一量化电容阵列的下极板选择与外部的参考高电压、外部的参考地电压或所述第一输入信号相连；
通过所述逐次逼近逻辑控制模块控制所述第二量化电容阵列的下极板选择与外部的参考高电压、外部的参考地电压或所述第二输入信号相连。
可选的，在所述共模电压动态调节的ADC电路中，所述开关模块包括：第一开关单元、第二开关单元、第三开关单元和第四开关单元，其中，
所述第一开关单元串联在外部的第一输入信号源和所述第一共模调整电容阵列的下极板之间，以及串联在外部的第一输入信号源和所述第一量化电容阵列的下极板之间；
所述第二开关单元串联在外部的参考共模电压源与所述第一共模调整电容阵列的上极板之间，以及串联在外部的参考共模电压源与所述第一量化电容阵列的上极板之间；
所述第三开关单元串联在外部的参考共模电压源与所述第二共模调整电容阵列的上极板之间，以及串联在外部的参考共模电压源与所述第二量化电容阵列的上极板之间；
所述第四开关单元串联在外部的第二输入信号源和所述第二共模调整电容阵列的下极板之间，以及串联在外部的第二输入信号源和所述第二量化电容阵列的下极板之间；
其中，在采样阶段，所述第一开关单元、所述第二开关单元、所述第三开关单元和所述第四开关单元均导通；
在共模电压调整阶段以及在量化阶段，所述第一开关单元、所述第二开关单元、所述第三开关单元和所述第四开关单元均断开。
可选的，在所述共模电压动态调节的ADC电路中，所述第一共模调整电容阵列和所述第二共模调整电容阵列均包括M个并联的电容器；
所述第一量化电容阵列和所述第二量化电容阵列均包括N个并联的电容器，其中，M、N均为大于或者等于2的整数。
可选的，在所述共模电压动态调节的ADC电路中，在采样阶段，所述第一共模调整电容阵列中的M个电容器的下极板、所述第一量化电容阵列中的N个电容器的下极板均连接所述第一输入信号；所述第二共模调整电容阵列中的M个电容器的下极板、所述第二量化电容阵列中的N个电容器的下极板均连接所述第二输入信号；所述第一共模调整电容阵列中的M个电容器的上极板、所述第一量化电容阵列中的N个电容器的上极板、所述第二共模调整电容阵列中的M个电容器的上极板、所述第二量化电容阵列中的N个电容器的上极板均连接所述参考共模电压；
在共模电压调整阶段，若所述实时共模电压高于所述参考共模电压，则通过所述电容修调模块控制所述第一共模调整电容阵列和/或所述第二共模调整电容阵列中至少一个电容器的下极板与外部的参考地电压连接；若所述实时共模电压低于所述参考共模电压，则通过所述电容修调模块控制所述第一共模调整电容阵列和/或所述第二共模调整电容阵列中至少一个电容器的下极板与外部的参考高电压连接。
可选的，在所述共模电压动态调节的ADC电路中，所述第一共模调整电容阵列和所述第二共模调整电容阵列均包括：6个电容器。
可选的，在所述共模电压动态调节的ADC电路中，各电容器的电容值的单位记为u；其中，在所述第一共模调整电容阵列和所述第二共模调整电容阵列中，第一电容器的电容值为8u，第二电容器的电容值为4 u，第三电容器的电容值为2 u，第四电容器的电容值为2u，第五电容器的电容值为1 u，第六电容器的电容值为1 u。
可选的，在所述共模电压动态调节的ADC电路中，所述第一量化电容阵列和所述第二量化电容阵列均包括：6个电容器；其中，各电容器的电容值的单位记为u；在所述第一量化电容阵列和所述第二量化电容阵列中，第一电容器的电容值为16u，第二电容器的电容值为8 u，第三电容器的电容值为4u，第四电容器的电容值为2 u，第五电容器的电容值为1 u，第六电容器的电容值为1 u。
可选的，在所述共模电压动态调节的ADC电路中，所述共模电压调整阶段设置在采样阶段和量化阶段之间。
可选的，在所述共模电压动态调节的ADC电路中，所述共模电压调整阶段设置在两次量化阶段之间。
本申请技术方案，至少包括如下优点：
本申请通过设置电容修调模块来检测ADC电路的共模电压变化趋势，来动态调节所述电容模块的等效电容，从而动态调节第一采样信号和第二采样信号的实时共模电压，以使所述实时共模电压逐次逼近外部输入的参考共模电压，从而使得所述实时共模电压在量化过程中相对恒定，避免了ADC量化过程出错和/或量化剩余电压出现偏差的情况，提高了实时共模电压的精度。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的共模电压动态调节的ADC电路的结构示意图；
图2是本发明实施例的第一种共模电压调整阶段的相对位置图；
图3是本发明实施例的第二种共模电压调整阶段的相对位置图；
其中，附图标记说明如下：
11-第一电容单元，111-第一共模调整电容阵列，112-第一量化电容阵列；12-所述第二电容单元，121-第二共模调整电容阵列，122-第二量化电容阵列，20-开关模块，30-比较模块，40-逐次逼近逻辑控制模块，50-电容修调模块。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种共模电压动态调节的ADC电路，请参考图1，图1是本发明实施例的共模电压动态调节的ADC电路的结构示意图，所述共模电压动态调节的ADC电路包括：电容模块，以及分别与所述电容模块电连接的开关模块20、比较模块30、逐次逼近逻辑控制模块40和电容修调模块50。在本实施例中，在采样阶段，通过所述开关模块20，所述电容模块对外部输入的第一输入信号VINP和第二输入信号VINN进行采样以得到第一采样信号VP和第二采样信号VN，并将第一采样信号VP和第二采样信号VN输出至所述比较模块30；根据所述第一采样信号VP和所述第二采样信号VN，所述比较模块30向所述逐次逼近逻辑控制模块40和所述电容修调模块50输出比较信号；
在共模电压调整阶段，根据所述比较模块30输出的实时比较信号，所述电容修调模块50提取所述电容模块的所述第一采样信号VP和所述第二采样信号VN以获取实时共模电压；根据所述第一采样信号VP和所述第二采样信号VN，所述电容修调模块50调节所述电容模块的等效电容以调节所述实时共模电压，以使所述实时共模电压逐次逼近外部输入的参考共模电压VCM；
在量化阶段，根据所述比较模块30输出的实时比较信号，所述逐次逼近逻辑控制模块40获取所述第一采样信号VP和所述第二采样信号VN的实时量化结果，并将所述量化结果反馈给所述电容模块以调节所述电容模块的等效电容以调节所述实时量化结果。
在本实施例中，所述比较模块30可以是比较器。
进一步的，所述电容模块包括：第一电容单元11和第二电容单元12，其中，所述第一电容单元11包括：并联的第一共模调整电容阵列111和第一量化电容阵列112；所述第二电容单元12包括：并联的第二共模调整电容阵列121和第二量化电容阵列122。 从图1可以看出，所述第一电容单元11和所述第二电容单元12完全相同，所述第一电容单元11和所述第二电容单元12为水平轴对称，即，所述第一共模调整电容阵列111与所述第二共模调整电容阵列121完全相同，所述第一共模调整电容阵列111与所述第二共模调整电容阵列121为水平轴对称；所述第一量化电容阵列112和所述第二量化电容阵列122完全相同，所述第一量化电容阵列112和所述第二量化电容阵列122为水平轴对称。在本实施例中，可以理解为所述第一共模调整电容阵列111和所述第一量化电容阵列112为倒置的，所以所述第一共模调整电容阵列111靠近所述第二电容单元12的一侧为上极板，远离所述第二电容单元12的一侧为下极板；同理，所述第一量化电容阵列112靠近所述第二电容单元12的一侧为上极板，远离所述第二电容单元12的一侧为下极板。
其中，所述第一量化电容阵列112的上极板连接所述比较模块30的同相输入端，所述第二量化电容阵列122的上极板连接所述比较模块30的反相输入端；
在共模电压调整阶段，通过所述电容修调模块50可以控制所述第一共模调整电容阵列111的下极板选择与外部的参考高电压VREF、外部的参考地电压GND和所述第一输入信号VINP中的其中一个信号相连；
在共模电压调整阶段，通过所述电容修调模块50可以控制所述第二共模调整电容阵列121的下极板选择与外部的参考高电压VREF、外部的参考地电压GND和所述第二输入信号VINN中的其中一个信号相连；
在量化阶段，通过所述逐次逼近逻辑控制模块40控制所述第一量化电容阵列112的下极板选择与外部的参考高电压VREF、外部的参考地电压GND和所述第一输入信号VINP中的其中一个信号相连；
在量化阶段，通过所述逐次逼近逻辑控制模块40控制所述第二量化电容阵列122的下极板选择与外部的参考高电压VREF、外部的参考地电压GND和所述第二输入信号VINN中的其中一个信号相连。
较佳的，所述开关模块20包括：第一开关单元SHSW1、第二开关单元SHSW2、第三开关单元SHSW3和第四开关单元SHSW4，其中，所述第一开关单元SHSW1串联在外部的第一输入信号源和所述第一共模调整电容阵列111的下极板之间，以及串联在外部的第一输入信号源和所述第一量化电容阵列112的下极板之间；
所述第二开关单元SHSW2串联在外部的参考共模电压源与所述第一共模调整电容阵列111的上极板之间，以及串联在外部的参考共模电压源与所述第一量化电容阵列112的上极板之间；
所述第三开关单元SHSW3串联在外部的参考共模电压源与所述第二共模调整电容阵列121的上极板之间，以及串联在外部的参考共模电压源与所述第二量化电容阵列122的上极板之间；
所述第四开关单元SHSW4串联在外部的第二输入信号源和所述第二共模调整电容阵列121的下极板之间，以及串联在外部的第二输入信号源和所述第二量化电容阵列122的下极板之间。
在本实施例中，在采样阶段，所述第一开关单元SHSW1、所述第二开关单元SHSW2、所述第三开关单元SHSW3和所述第四开关单元SHSW4均配置为导通状态；在共模电压调整阶段以及在量化阶段，所述第一开关单元SHSW1、所述第二开关单元SHSW2、所述第三开关单元SHSW3和所述第四开关单元SHSW4均配置为断开状态。
较佳的，所述第一共模调整电容阵列111和所述第二共模调整电容阵列121均包括M个并联的电容器；所述第一量化电容阵列112和所述第二量化电容阵列122均包括N个并联的电容器，其中，M、N均为大于或者等于2的整数。
在本实施例中，在采样阶段，所述第一开关单元SHSW1导通，所述第一共模调整电容阵列111中的M个电容器的下极板、所述第一量化电容阵列112中的N个电容器的下极板均连接所述第一输入信号VINP；所述第四开关单元SHSW4导通，所述第二共模调整电容阵列121中的M个电容器的下极板、所述第二量化电容阵列122中的N个电容器的下极板连接所述第二输入信号VINN。所述第二开关单元SHSW2导通，所述第一共模调整电容阵列111中的M个电容器的上极板、所述第一量化电容阵列112中的N个电容器的上极板连接外部的参考共模电压VCM；所述第三开关单元SHSW3导通，所述第二共模调整电容阵列121中的M个电容器的上极板、所述第二量化电容阵列122中的N个电容器的上极板连接外部的参考共模电压VCM。
在共模电压调整阶段，若所述实时共模电压高于所述参考共模电压VCM，则通过所述电容修调模块50控制所述第一共模调整电容阵列111和/或所述第二共模调整电容阵列121中至少一个电容器的下极板与外部的参考地电压GND连接；若所述实时共模电压低于所述参考共模电压，则通过所述电容修调模块50控制所述第一共模调整电容阵列111和/或所述第二共模调整电容阵列121中至少一个电容器的下极板与外部的参考高电压VREF连接。
接下来以M=6、N=6为例，详细阐述ADC电路中所述实时共模电压的动态调整过程。所述第一共模调整电容阵列111和所述第二共模调整电容阵列121均包括：6个电容器。同样的，所述第一量化电容阵列112和所述第二量化电容阵列122均包括：6个电容器。在本实施例中，各电容器的电容值的单位可以记为u。
在所述第一共模调整电容阵列111和所述第二共模调整电容阵列121中，设置第一电容器C5C的电容值为8u，第二电容器C4C的电容值为4 u，第三电容器C3C的电容值为2 u，第四电容器C2C的电容值为2 u，第五电容器C1C的电容值为1 u，第六电容器C0C的电容值为1 u；在所述第一量化电容阵列112和所述第二量化电容阵列122中，第一电容器C5的电容值为16u，第二电容器C4的电容值为8 u，第三电容器C3的电容值为4u，第四电容器C2的电容值为2 u，第五电容器C1的电容值为1 u，第六电容器C0的电容值为1 u。
请参考图2，图2是本发明实施例的第一种共模电压调整阶段的相对位置图，所述共模电压调整阶段可以设置在采样阶段和量化阶段之间。
在采样阶段，所述第一开关单元SHSW1导通，所述第一共模调整电容阵列111中的6个电容器的下极板、所述第一量化电容阵列112中的6个电容器的下极板均连接所述第一输入信号VINP；所述第四开关单元SHSW4导通，所述第二共模调整电容阵列121中的6个电容器的下极板、所述第二量化电容阵列122中的6个电容器的下极板连接所述第二输入信号VINN。所述第二开关单元SHSW2导通，所述第一共模调整电容阵列111中的6个电容器的上极板、所述第一量化电容阵列112中的6个电容器的上极板连接外部的参考共模电压VCM；所述第三开关单元SHSW3导通，所述第二共模调整电容阵列121中的6个电容器的上极板、所述第二量化电容阵列122中的6个电容器的上极板连接外部的参考共模电压VCM。
采样结束后，可以进入共模电压调整阶段，所述第二开关单元SHSW2和所述第三开关单元SHSW3先断开，所述第一开关单元SHSW1和所述第四开关单元SHSW4随后断开，第一电容器C5的下极板、第一电容器C5C的下极板接参考高电压VREF，剩余的电容器C4- C0、C4C-C0C接参考地电压GND。根据电荷守恒定理，此时，所述比较模块30两输入端的第一采样信号VP的电压值为VREF-VINP、第二采样信号VN的电压值为 VREF-VINN。随后，所述电容修调模块50会提取出电容上极板（下极板）的实时共模电压，并通过调整所述第一共模调整电容阵列111和所述第二共模调整电容阵列121，将所述实时共模电压逐次逼近参考共模电压VCM。
在共模调整结束后，便可以进入量化阶段，开始进行常规的ADC量化过程。
在本实施例中，假设外部的参考高电压VREF为1V，参考地电压GND为0V，第一输入信号VINP为0.7V，第二输入信号VINN为0.5V。采样结束后，比较器两端的所述比较模块30两输入端的第一采样信号VP、第二采样信号VN分别为0.3V和0.5V。进入共模电压调整阶段，所述实时共模电压为0.4V，需要调高。将第一电容器C5C的下极板的电位保持为参考高电压VREF，第二电容器C4C的下极板电位提升为参考高电压VREF（下极板选择与参考高电压VREF档位相连接）。此时，上极板共模变为0.48V（0.4V+4u/50u*1V=0.48 V）。重复上述过程，直到第六电容器C0C的下极板的电位设置结束。基于上述逻辑，第一电容器C5C到第六电容器C0C的设置应为11011（1代表电容器的下极板接参考高电压VREF，0代表电容器的下极板接参考地电压GND），最终的实时共模电压变为0.52V，相较于采样阶段结束时的0.4V的共模电压，当前的实时共模电压更趋近于参考共模电压VCM。
值得注意的是，本实施例的共模电压调整阶段不局限于采样阶段结束之后立即进行，共模电压调整阶段可以在量化过程中的任意阶段进行。请参考图3，图3是本发明实施例的第二种共模电压调整阶段的相对位置图，在另一实施例中，所述共模电压调整阶段可以设置在量化阶段1和量化阶段2之间。
此外，特此说明正常量化电容也可以进行相关的实时共模电压调整。
综上所述，本申请提供一种共模电压动态调节的ADC电路，包括：电容模块、开关模块20、比较模块30、逐次逼近逻辑控制模块40和电容修调模块50。在共模电压调整阶段，根据所述比较模块30输出的实时比较信号，所述电容修调模块50提取所述电容模块的所述第一采样信号VP和所述第二采样信号VN以获取实时共模电压；根据所述第一采样信号VP和所述第二采样信号VN，所述电容修调模块50调节所述电容模块的等效电容以调节所述实时共模电压，以使所述实时共模电压逐次逼近外部输入的参考共模电压VCM；在量化阶段，根据所述比较模块30输出的实时比较信号，所述逐次逼近逻辑控制模块40获取所述第一采样信号VP和所述第二采样信号VN的实时量化结果，并将所述量化结果反馈给所述电容模块以调节所述电容模块的等效电容以调节所述实时量化结果。本申请通过设置电容修调模块50来检测ADC电路的共模电压变化趋势，来动态调节所述电容模块的等效电容，从而动态调节第一采样信号VP和第二采样信号VN的实时共模电压（非差分信号的实时共模电压），以使所述实时共模电压逐次逼近外部输入的参考共模电压VCM，从而使得所述实时共模电压在量化过程中相对恒定，避免了ADC量化过程出错和/或量化剩余电压出现偏差的情况，解决了在高精度ADC电路设计过程中，由于共模电压偏差引入的非线性误差的问题。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种共模电压动态调节的ADC电路，其特征在于，包括：电容模块，以及分别与所述电容模块电连接的开关模块、比较模块、逐次逼近逻辑控制模块和电容修调模块；其中，
在采样阶段，通过所述开关模块，所述电容模块对外部输入的第一输入信号和第二输入信号进行采样以得到第一采样信号和第二采样信号，并将第一采样信号和第二采样信号输出至所述比较模块；根据所述第一采样信号和所述第二采样信号，所述比较模块向所述逐次逼近逻辑控制模块和所述电容修调模块输出比较信号；
在共模电压调整阶段，根据所述比较模块输出的实时比较信号，所述电容修调模块提取所述电容模块的所述第一采样信号和所述第二采样信号以获取实时共模电压；根据所述第一采样信号和所述第二采样信号，所述电容修调模块调节所述电容模块的等效电容以调节所述实时共模电压，以使所述实时共模电压逐次逼近外部输入的参考共模电压；
在量化阶段，根据所述比较模块输出的实时比较信号，所述逐次逼近逻辑控制模块获取所述第一采样信号和所述第二采样信号的实时量化结果，并将所述量化结果反馈给所述电容模块以调节所述电容模块的等效电容以调节所述实时量化结果。
2.根据权利要求1所述的共模电压动态调节的ADC电路，其特征在于，所述电容模块包括：第一电容单元和第二电容单元，其中，
所述第一电容单元包括：并联的第一共模调整电容阵列和第一量化电容阵列；
所述第二电容单元包括：并联的第二共模调整电容阵列和第二量化电容阵列；
其中，所述第一量化电容阵列的上极板连接所述比较模块的同相输入端，所述第二量化电容阵列的上极板连接所述比较模块的反相输入端；
通过所述电容修调模块控制所述第一共模调整电容阵列的下极板选择与外部的参考高电压、外部的参考地电压或所述第一输入信号相连；
通过所述电容修调模块控制所述第二共模调整电容阵列的下极板选择与外部的参考高电压、外部的参考地电压或所述第二输入信号相连；
通过所述逐次逼近逻辑控制模块控制所述第一量化电容阵列的下极板选择与外部的参考高电压、外部的参考地电压或所述第一输入信号相连；
通过所述逐次逼近逻辑控制模块控制所述第二量化电容阵列的下极板选择与外部的参考高电压、外部的参考地电压或所述第二输入信号相连。
3.根据权利要求2所述的共模电压动态调节的ADC电路，其特征在于，所述开关模块包括：第一开关单元、第二开关单元、第三开关单元和第四开关单元，其中，
所述第一开关单元串联在外部的第一输入信号源和所述第一共模调整电容阵列的下极板之间，以及串联在外部的第一输入信号源和所述第一量化电容阵列的下极板之间；
所述第二开关单元串联在外部的参考共模电压源与所述第一共模调整电容阵列的上极板之间，以及串联在外部的参考共模电压源与所述第一量化电容阵列的上极板之间；
所述第三开关单元串联在外部的参考共模电压源与所述第二共模调整电容阵列的上极板之间，以及串联在外部的参考共模电压源与所述第二量化电容阵列的上极板之间；
所述第四开关单元串联在外部的第二输入信号源和所述第二共模调整电容阵列的下极板之间，以及串联在外部的第二输入信号源和所述第二量化电容阵列的下极板之间；
其中，在采样阶段，所述第一开关单元、所述第二开关单元、所述第三开关单元和所述第四开关单元均导通；
在共模电压调整阶段以及在量化阶段，所述第一开关单元、所述第二开关单元、所述第三开关单元和所述第四开关单元均断开。
4.根据权利要求3所述的共模电压动态调节的ADC电路，其特征在于，所述第一共模调整电容阵列和所述第二共模调整电容阵列均包括M个并联的电容器；
所述第一量化电容阵列和所述第二量化电容阵列均包括N个并联的电容器，其中，M、N均为大于或者等于2的整数。
5.根据权利要求4所述的共模电压动态调节的ADC电路，其特征在于，
在采样阶段，所述第一共模调整电容阵列中的M个电容器的下极板、所述第一量化电容阵列中的N个电容器的下极板均连接所述第一输入信号；所述第二共模调整电容阵列中的M个电容器的下极板、所述第二量化电容阵列中的N个电容器的下极板均连接所述第二输入信号；所述第一共模调整电容阵列中的M个电容器的上极板、所述第一量化电容阵列中的N个电容器的上极板、所述第二共模调整电容阵列中的M个电容器的上极板、所述第二量化电容阵列中的N个电容器的上极板均连接所述参考共模电压；
在共模电压调整阶段，若所述实时共模电压高于所述参考共模电压，则通过所述电容修调模块控制所述第一共模调整电容阵列和/或所述第二共模调整电容阵列中至少一个电容器的下极板与外部的参考地电压连接；若所述实时共模电压低于所述参考共模电压，则通过所述电容修调模块控制所述第一共模调整电容阵列和/或所述第二共模调整电容阵列中至少一个电容器的下极板与外部的参考高电压连接。
6.根据权利要求5所述的共模电压动态调节的ADC电路，其特征在于，所述第一共模调整电容阵列和所述第二共模调整电容阵列均包括：6个电容器。
7.根据权利要求6所述的共模电压动态调节的ADC电路，其特征在于，各电容器的电容值的单位记为u；其中，在所述第一共模调整电容阵列和所述第二共模调整电容阵列中，第一电容器的电容值为8u，第二电容器的电容值为4 u，第三电容器的电容值为2 u，第四电容器的电容值为2 u，第五电容器的电容值为1 u，第六电容器的电容值为1 u。
8.根据权利要求4所述的共模电压动态调节的ADC电路，其特征在于，所述第一量化电容阵列和所述第二量化电容阵列均包括：6个电容器；其中，各电容器的电容值的单位记为u；在所述第一量化电容阵列和所述第二量化电容阵列中，第一电容器的电容值为16u，第二电容器的电容值为8 u，第三电容器的电容值为4u，第四电容器的电容值为2 u，第五电容器的电容值为1 u，第六电容器的电容值为1 u。
9.根据权利要求1-8中任一项所述的共模电压动态调节的ADC电路，其特征在于，所述共模电压调整阶段设置在采样阶段和量化阶段之间。
10.根据权利要求1-8中任一项所述的共模电压动态调节的ADC电路，其特征在于，所述共模电压调整阶段设置在两次量化阶段之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210534667.4A CN114978177B (zh) | 2022-05-17 | 2022-05-17 | 共模电压动态调节的adc电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210534667.4A CN114978177B (zh) | 2022-05-17 | 2022-05-17 | 共模电压动态调节的adc电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114978177A CN114978177A (zh) | 2022-08-30 |
| CN114978177B true CN114978177B (zh) | 2024-06-25 |
Family
ID=82982635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210534667.4A Active CN114978177B (zh) | 2022-05-17 | 2022-05-17 | 共模电压动态调节的adc电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114978177B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI545903B (zh) * | 2011-03-17 | 2016-08-11 | 安娜卡敦設計公司 | 類比轉數位轉換器（ａｄｃ）之校正 |
| CN104734716B (zh) * | 2013-12-24 | 2017-12-12 | 瑞昱半导体股份有限公司 | 连续逼近暂存式模拟数字转换器及其控制方法 |
| US20160105194A1 (en) * | 2014-10-10 | 2016-04-14 | Analog Devices Technology | Passive analog sample and hold in analog-to-digital converters |
| CN105119602B (zh) * | 2015-08-28 | 2019-01-29 | 西安启微迭仪半导体科技有限公司 | 一种模数转换器中开关电容比较器电路 |
| CN108832928B (zh) * | 2018-09-10 | 2023-09-05 | 江南大学 | 一种sar adc电容阵列的共模电压校正电路及其校正方法 |
| CN109802680B (zh) * | 2018-12-18 | 2023-06-09 | 北京大学（天津滨海）新一代信息技术研究院 | 一种基于分数基准的电容阵列及模数转换器 |
| CN111756379B (zh) * | 2019-03-27 | 2023-09-26 | 中芯国际集成电路制造(上海)有限公司 | 一种电容型sar adc |
| CN113922819B (zh) * | 2021-12-14 | 2022-04-12 | 之江实验室 | 基于后台校准的一步两位逐次逼近型模数转换器 |
-
2022
- 2022-05-17 CN CN202210534667.4A patent/CN114978177B/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| 16位逐次逼近A/D转换器熔丝误差修调技术;万辉;马丹;张靖;张颜林;杨平;;微电子学;20110620(03);全文 * |
| Danny Luu ; et., al..A 12b 61dB SNDR 300MS/s SAR ADC with inverter-based preamplifier and common-mode-regulation DAC in 14nm CMOS FinFET.2017 Symposium on VLSI Circuits.2017,全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114978177A (zh) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2579464B1 (en) | Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter | |
| CN109039332B (zh) | 一种逐次逼近型模数转换器及其低功耗开关算法 | |
| US20030231130A1 (en) | Method of operating SAR-type ADC and an ADC using the method | |
| CN107807511A (zh) | 校正设备和方法、校正设备制造方法和集成电路构造方法 | |
| US20110084866A1 (en) | Successive approximation analog to digital converter and method thereof | |
| US20180091163A1 (en) | Dac capacitor array, sar analog-to-digital converter and method for reducing power consumption thereof | |
| US11424757B2 (en) | Successive approximation register analog-to-digital converter with calibration function and calibration method thereof | |
| CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
| CN113839673A (zh) | 一种新型数字域自校准逐次逼近模数转换器 | |
| WO2020097932A1 (zh) | 一种阻抗调整电路、芯片及参考电压产生电路 | |
| US9276596B1 (en) | Analog to digital converting apparatus and initial method thereof | |
| CN101951262B (zh) | Dac校准电路及校准方法 | |
| CN114978177B (zh) | 共模电压动态调节的adc电路 | |
| US6577180B2 (en) | Correction system of resistance inaccuracy in an integrated circuit process | |
| US6922165B2 (en) | Method and circuit for gain and/or offset correction in a capacitor digital-to-analog converter | |
| CN114584149A (zh) | 模数转换器 | |
| CN115459769A (zh) | 一种带有分段参考电压的逐次逼近模数转换器 | |
| CN106788428B (zh) | 用于流水线模数转换器的调节电路及流水线模数转换器 | |
| CN107656572B (zh) | 用数模转换器实现的多路可调电压源及其控制方法 | |
| CN110277909B (zh) | 开关电容变换器、电流控制电路及电流控制方法 | |
| CN114966165A (zh) | 比较装置、电压检测电路、电池保护电路、芯片和系统 | |
| CN102087123B (zh) | 电容式感测组件的校正装置与方法 | |
| US20200350922A1 (en) | Analog to digital converting device and capacitor adjusting method thereof | |
| CN112737582A (zh) | 用于sar-adc中差分输出共模电压可控的dac电路及其控制方法 | |
| US11791812B2 (en) | Analog-to-digital converter, low-dropout regulator and comparison control circuit thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |