CN114975600A - 一种高电子迁移率晶体管制备方法 - Google Patents
一种高电子迁移率晶体管制备方法 Download PDFInfo
- Publication number
- CN114975600A CN114975600A CN202210690986.4A CN202210690986A CN114975600A CN 114975600 A CN114975600 A CN 114975600A CN 202210690986 A CN202210690986 A CN 202210690986A CN 114975600 A CN114975600 A CN 114975600A
- Authority
- CN
- China
- Prior art keywords
- atmosphere
- heterojunction
- annealing
- pits
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000012298 atmosphere Substances 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 238000000137 annealing Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000011065 in-situ storage Methods 0.000 claims description 11
- 238000003780 insertion Methods 0.000 claims description 6
- 230000006911 nucleation Effects 0.000 claims description 6
- 238000010899 nucleation Methods 0.000 claims description 6
- 230000000875 corresponding effect Effects 0.000 claims description 5
- 230000037431 insertion Effects 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 230000002596 correlated effect Effects 0.000 claims description 2
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000009834 vaporization Methods 0.000 abstract 1
- 230000008016 vaporization Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000000779 depleting effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本申请提供一种高电子迁移率晶体管制备方法，涉及半导体技术领域，方法包括：制备预制结构，预制结构包括衬底以及衬底上的异质结，异质结的第一表面具有多个V形坑；在预设气氛中退火，以扩大V形坑形成分布于异质结第一表面的多个凹坑，由于在异质结的第一表面形成了多个深浅不一的凹坑，故，在第一表面蒸镀栅极金属时，对应会使得栅极金属的底部填充于分布于栅极区域的多个深浅不一的凹坑内，由此，在同一栅极金属下不同区域距离二维电子气的距离不同，使得栅下不同区域具有不同的关断电压，从而实现跨导的平坦化，提高高电子迁移率晶体管的线性度。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种高电子迁移率晶体管制备方法。
背景技术
GaN材料具有大的禁带宽度、高击穿电场、高热导率、高电子饱和速率以及高抗辐照能力等优点，在高温、高频和微波大功率半导体器件中有着广泛的应用前景，是全球半导体研究的前沿和热点。GaN高电子迁移率晶体管器件为平面横向器件，器件制备是通过在表面平整的GaN高电子迁移率晶体管外延材料上蒸镀源、漏、栅金属以及各钝化层形成三端器件。
传统的GaN高电子迁移率晶体管器件在实际应用过程中，器件跨导(Gm)随栅电压(Vgs)增加而下降，对应器件增益下降；跨导下降带来的非线性会导致输出功率过早饱和、信号失真等，影响系统的特性及增加了系统设计的复杂度。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种高电子迁移率晶体管制备方法，以实现跨导的平坦化，提高高电子迁移率晶体管的线性度。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例的一方面，提供一种高电子迁移率晶体管制备方法，方法包括：制备预制结构，预制结构包括衬底以及形成于衬底上的异质结，异质结在背离衬底的第一表面具有与穿透位错对应的多个V形坑；预制结构在预设气氛中退火，以扩大V形坑形成分布于异质结第一表面的多个凹坑；在异质结的第一表面形成源极金属、漏极金属和栅极金属，其中，栅极金属填充于凹坑。
可选的，预设气氛为H2气氛、N2气氛或H2与N2混合气氛。
可选的，预制结构在预设气氛中退火包括：预制结构原位在H2气氛中退火5min至20min，退火温度为900℃至1200℃，腔体压力为50mbar至500mbar，预设气氛的气体流量为1SLM至100SLM。
可选的，预制结构在预设气氛中退火包括：预制结构原位在N2气氛中退火10min至30min，退火温度为900℃至1200℃，腔体压力为50mbar至500mbar，N2气氛的气体流量为1SLM至100SLM。
可选的，预制结构在预设气氛中退火包括：预制结构原位在H2与N2混合气氛中退火10min至30min，退火温度为900℃至1200℃，腔体压力为50mbar至500mbar，H2与N2混合气氛的气体流量为1SLM至100SLM，H2与N2的混合比例为0至1。
可选的，异质结包括依次形成于衬底上的沟道层和势垒层，势垒层背离衬底的一侧为第一表面，凹坑的深度小于势垒层的厚度。
可选的，预制结构还包括形成于沟道层和势垒层之间的插入层。
可选的，预制结构还包括依次形成于衬底和异质结之间的成核层和缓冲层。
可选的，凹坑的深度为10nm至12nm。
可选的，退火时间与凹坑的深度呈正相关。
本申请的有益效果包括：
本申请提供了一种高电子迁移率晶体管制备方法，方法包括：制备预制结构，预制结构包括衬底以及形成于衬底上的异质结，异质结在背离衬底的第一表面具有与穿透位错对应的多个V形坑；预制结构在预设气氛中退火，以扩大V形坑形成分布于异质结第一表面的多个凹坑；在异质结的第一表面形成源极金属、漏极金属和栅极金属，其中，栅极金属填充于凹坑。由于在异质结的第一表面形成了多个深浅不一的凹坑，故，多个凹坑至少有部分分布于栅极区域，那么在第一表面蒸镀栅极金属时，对应会使得栅极金属的底部填充于分布于栅极区域的多个深浅不一的凹坑内，由此，使得在同一栅极金属下不同区域距离二维电子气的距离不同，因此，耗尽二维电子气所需的电压不同，从而使得栅下不同区域具有不同的关断电压，从而实现跨导的平坦化，提高高电子迁移率晶体管的线性度。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种高电子迁移率晶体管制备方法的流程示意图；
图2为本申请实施例提供的一种高电子迁移率晶体管制备方法的状态示意图之一；
图3为本申请实施例提供的一种高电子迁移率晶体管制备方法的状态示意图之二；
图4为本申请实施例提供的一种高电子迁移率晶体管制备方法的状态示意图之三；
图5为本申请实施例提供的一种高电子迁移率晶体管的结构示意图之一；
图6为本申请实施例提供的一种高电子迁移率晶体管的结构示意图之二；
图7为本申请实施例提供的一种高电子迁移率晶体管的跨导和栅极电压的示意图；
图8为本申请实施例提供的一种高电子迁移率晶体管的结构示意图之三。
图标：100-异质结；110-第一表面；111-V形坑；112-凹坑；120-源极金属；130-漏极金属；140-栅极金属；150-势垒层；160-沟道层；170-衬底；180-成核层；190-缓冲层；200-插入层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本申请实施例的一方面，提供一种高电子迁移率晶体管制备方法，如图1所示，方法包括：
S010：制备预制结构，预制结构包括衬底以及形成于衬底上的异质结，异质结在背离衬底的第一表面具有与穿透位错对应的多个V形坑。
提供一衬底170，该衬底170可以是SiC、蓝宝石或Si衬底170，本申请对其不做限制。
如图2所示，然后在衬底170上外延生长异质结100从而得到预制结构，异质结100具有位于异质界面处的二维电子气。如图5所示，异质结100可以包括沟道层160和势垒层150。在异质结100的外延生长过程中，会在异质结100内部存在大量穿透位错，对于异质结100背离衬底170的第一表面110来讲，会有一部分穿透位错在第一表面110露头从而对于在第一表面110形成多个微小的V形坑111，多个V形坑111随机分布于异质结100的第一表面110。
S020：预制结构在预设气氛中退火，以扩大V形坑形成分布于异质结第一表面的多个凹坑。
如图3所示，在通过S010外延生长得到预制结构后，使得预制结构在预设气氛中退火，由于在异质结100的第一表面110具有多个微小的V形坑111，因此会对应露出异质结100材料半极性面，而在退火过程中，半极性面会在高温预设气氛中被分解刻蚀，所以在第一表面110位错露头的多个V形坑111会在退火之后被扩大，继而在异质结100第一表面110形成多个深浅不一的凹坑112。
S030：在异质结的第一表面形成源极金属、漏极金属和栅极金属，其中，栅极金属填充于凹坑。
异质结100的第一表面110可以具有源极区域、漏极区域和栅极区域，其中，栅极区域位于源极区域和漏极区域之间。如图4和图5所示，在异质结100的第一表面110通过光刻、蒸镀、剥离等工艺形成位于源极区域的源极金属120、位于漏极区域的漏极金属130和位于栅极区域的栅极金属140。
由于在异质结100的第一表面110通过S020形成了多个深浅不一的凹坑112，故，多个凹坑112至少有部分分布于栅极区域，那么如图6所示，在第一表面110蒸镀栅极金属140时，对应会使得栅极金属140的底部填充于分布于栅极区域的多个深浅不一的凹坑112内，由此，使得在同一栅极金属140下不同区域距离二维电子气的距离不同，因此，耗尽二维电子气所需的电压不同，从而使得栅下不同区域具有不同的关断电压，从而实现跨导的平坦化，提高高电子迁移率晶体管的线性度，降低器件非线性所导致的输出功率过早饱和、信号失真等不利影响。
请参阅图图6(图中仅示出了部分凹坑112)，在异质结100的第一表面110蒸镀形成栅极金属140后，栅极金属140的底部会对应填充一部分深浅不一的凹坑112，例如在栅宽方向上，存在多个被栅极金属140底部填充且深浅不一的凹坑112，由此，使得在同一栅极金属140下不同区域距离二维电子气的距离不同，结合图7所示，耗尽二维电子气所需的电压不同，从而使得栅下不同区域具有不同的关断电压，从而实现跨导的平坦化，提高高电子迁移率晶体管的线性度。
在一些实施方式中，高电子迁移率晶体管可以是GaN器件，对应的异质结100可以是GaN异质结100，例如AlGaN/GaN等。如图5所示，可以利用MOCVD设备(金属有机化学气相沉积设备)以H2或N2为载气，TMAl、TMGa、NH3分别作为Al源、Ga源、N源，在衬底170上外延生长异质结100。
在一些实施方式中，在衬底170上外延生长异质结100后，可以在MOCVD设备中通过原位退火或降温的方式进行S020。
需要说明的是，可以通过控制退火或降温时间调整凹坑112的深度，例如退火时间与凹坑112的深度呈正相关，换言之，退火时间越长，凹坑112的深度越深，反之亦然。在异质结100包括沟道层160和势垒层150时，势垒层150背离衬底170的一侧为第一表面110，凹坑112的深度应当小于势垒层150的厚度，由此避免对于器件功能造成影响。
在通过S020对预制结构进行原位退火或降温时，预设气氛可以是H2气氛、N2气氛、H2与N2混合气氛中的一种。例如在预设气氛为N2气氛时，能够利用氮化物的高温分解实现微小的V形坑111的扩大；例如在H2气氛时，可以利用氮化物高温分解和H2对氮化物的蚀刻效果，来有效扩大V形坑111的尺寸。以下将通过实施例进行描述：
在一种实施例中，预制结构在预设气氛中退火时，预制结构原位在MOCVD设备的腔室中的H2气氛中退火，退火时间为5min至20min，退火温度为900℃至1200℃，腔体压力维持在50mbar至500mbar，H2的流量为1SLM至100SLM。控制退火时间可以在第一表面110形成深浅不一且深度小于势垒层150厚度的随机分布的凹坑112。例如：势垒层150厚度25nm，预制结构在H2气氛中退火，退火温度为1050℃，退火时间10min，由此，在第一表面110所形成的凹坑112深度在10nm左右。
在一种实施例中，预制结构在预设气氛中退火时，预制结构原位在MOCVD设备的腔室中的N2气氛中退火，退火时间为10min至30min，退火温度为900℃至1200℃，腔体压力维持在50mbar至500mbar，N2的流量为1SLM至100SLM。例如：势垒层150厚度25nm，预制结构在N2气氛中退火，退火温度为1050℃，退火时间20min，由此，在第一表面110所形成的凹坑112深度在12nm左右。
在一种实施例中，预制结构在预设气氛中退火时，预制结构原位在MOCVD设备的腔室中的H2与N2的混合气氛中退火，退火时间为10min至30min，退火温度为900℃至1200℃，腔体压力维持在50mbar至500mbar，H2与N2混合的气体流量为1SLM至100SLM，H2与N2的混合比例为0至1之间。例如：势垒层150厚度25nm，预制结构在H2与N2的混合气氛中退火，退火温度为1050℃，退火时间14min，由此，在第一表面110所形成的凹坑112深度在10nm左右。
请参阅图8，预制结构还包括形成于沟道层160和势垒层150之间的插入层200，依次形成于衬底170和异质结100之间的成核层180和缓冲层190，在势垒层150上形成帽层，以此使得器件具有较佳的性能。
如图8所示，可以利用MOCVD设备以H2或N2为载气，TMAl、TMGa、NH3分别作为Al源、Ga源、N源，在衬底170上依次外延生长成核层180、缓冲层190、沟道层160、插入层200、势垒层150和帽层。具体的：
一种实施例中，成核层180的材质为AlN，其生长温度在1000℃到1200℃，生长压力在50mbar-150mbar。例如采用1150℃的生长温度，采用100mbar的生长压力。
一种实施例中，缓冲层190的材质为GaN，其生长温度在1000℃到1100℃，生长压力在100mbar-500mbar。例如采用1080℃的生长温度，采用300mbar的生长压力。GaN缓冲层190为高阻缓冲层190，高阻实现方式为引入C源或Fe源作为掺杂源。
一种实施例中，沟道层160的材质为GaN，其生长温度在1000℃到1100℃，生长压力在100mbar-500mbar。例如采用1080℃的生长温度，采用500mbar的生长压力。沟道层160为非故意掺杂GaN层，C杂质浓度<1E16atoms/cm3。
一种实施例中，插入层200的材质为AlN，其生长温度在1000℃到1100℃，生长压力在50mbar-200mbar。例如采用1080℃的生长温度，采用100mbar的生长压力。
一种实施例中，势垒层150的材质为AlGaN、AlN或AlInN中的一种或几种的组合。当势垒层150的材质为AlGaN时，其生长厚度为10nm-30nm，生长温度在1000℃到1100℃，生长压力在50mbar-200mbar。例如采用1080℃的生长温度，采用100mbar的生长压力。
一种实施例中，帽层的材质为GaN，其生长厚度为1nm-10nm，生长温度在1000℃到1100℃，生长压力在50mbar-200mbar。例如生长厚度为2nm，采用1080℃的生长温度，采用100mbar的生长压力。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种高电子迁移率晶体管制备方法，其特征在于，所述方法包括：
制备预制结构，所述预制结构包括衬底以及形成于所述衬底上的异质结，所述异质结在背离所述衬底的第一表面具有与穿透位错对应的多个V形坑；
所述预制结构在预设气氛中退火，以扩大所述V形坑形成分布于所述异质结第一表面的多个凹坑；
在所述异质结的第一表面形成源极金属、漏极金属和栅极金属，其中，所述栅极金属填充于所述凹坑。
2.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述预设气氛为H2气氛、N2气氛或H2与N2混合气氛。
3.如权利要求2所述的高电子迁移率晶体管制备方法，其特征在于，所述预制结构在预设气氛中退火包括：
所述预制结构原位在H2气氛中退火5min至20min，退火温度为900℃至1200℃，腔体压力为50mbar至500mbar，所述预设气氛的气体流量为1SLM至100SLM。
4.如权利要求2所述的高电子迁移率晶体管制备方法，其特征在于，所述预制结构在预设气氛中退火包括：
所述预制结构原位在N2气氛中退火10min至30min，退火温度为900℃至1200℃，腔体压力为50mbar至500mbar，所述N2气氛的气体流量为1SLM至100SLM。
5.如权利要求2所述的高电子迁移率晶体管制备方法，其特征在于，所述预制结构在预设气氛中退火包括：
所述预制结构原位在H2与N2混合气氛中退火10min至30min，退火温度为900℃至1200℃，腔体压力为50mbar至500mbar，所述H2与N2混合气氛的气体流量为1SLM至100SLM，所述H2与N2的混合比例为0至1。
6.如权利要求1至5任一项所述的高电子迁移率晶体管制备方法，其特征在于，所述异质结包括依次形成于所述衬底上的沟道层和势垒层，所述势垒层背离所述衬底的一侧为所述第一表面，所述凹坑的深度小于所述势垒层的厚度。
7.如权利要求6所述的高电子迁移率晶体管制备方法，其特征在于，所述预制结构还包括形成于所述沟道层和所述势垒层之间的插入层。
8.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述预制结构还包括依次形成于所述衬底和所述异质结之间的成核层和缓冲层。
9.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述凹坑的深度为10nm至12nm。
10.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，退火时间与所述凹坑的深度呈正相关。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210690986.4A CN114975600A (zh) | 2022-06-17 | 2022-06-17 | 一种高电子迁移率晶体管制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210690986.4A CN114975600A (zh) | 2022-06-17 | 2022-06-17 | 一种高电子迁移率晶体管制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114975600A true CN114975600A (zh) | 2022-08-30 |
Family
ID=82964363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210690986.4A Pending CN114975600A (zh) | 2022-06-17 | 2022-06-17 | 一种高电子迁移率晶体管制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114975600A (zh) |
-
2022
- 2022-06-17 CN CN202210690986.4A patent/CN114975600A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9224596B2 (en) | Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers | |
| US6982204B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| US7626217B2 (en) | Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices | |
| CN107742644B (zh) | 一种高性能常关型的GaN场效应晶体管及其制备方法 | |
| US20050236646A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| TWI663635B (zh) | 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長 | |
| US6696306B2 (en) | Methods of fabricating layered structure and semiconductor device | |
| TWI675480B (zh) | 異質接面場效電晶體及其製造方法 | |
| WO2019106843A1 (ja) | 半導体装置の製造方法、半導体装置 | |
| CN112133749A (zh) | 一种p型帽层增强型hemt器件及其制备方法 | |
| CN113555431B (zh) | 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 | |
| JP5436819B2 (ja) | 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
| JP2006004970A (ja) | 窒化物半導体薄膜の作製方法 | |
| CN111009468A (zh) | 一种半导体异质结构制备方法及其用途 | |
| JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
| WO2021236199A1 (en) | Depletion mode high electron mobility field effect transistor (hemt) semiconductor device having beryllium doped schottky contact layers | |
| CN112687525A (zh) | 一种提高超薄氮化镓场效应管晶体质量的外延方法 | |
| KR101038836B1 (ko) | 질화계 이종접합 전계효과 트랜지스터 제조방법 | |
| CN111009579A (zh) | 半导体异质结构及半导体器件 | |
| JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
| CN114975600A (zh) | 一种高电子迁移率晶体管制备方法 | |
| CN213212169U (zh) | 一种半导体器件的外延结构及半导体器件 | |
| JP2010056298A (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
| CN114121656A (zh) | 一种基于硅衬底的新型hemt器件的制备方法及器件 | |
| CN113937155A (zh) | 一种组份渐变复合势垒层hemt器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |