CN114967251A - 显示基板及其补偿方法、显示装置 - Google Patents
显示基板及其补偿方法、显示装置 Download PDFInfo
- Publication number
- CN114967251A CN114967251A CN202110194536.1A CN202110194536A CN114967251A CN 114967251 A CN114967251 A CN 114967251A CN 202110194536 A CN202110194536 A CN 202110194536A CN 114967251 A CN114967251 A CN 114967251A
- Authority
- CN
- China
- Prior art keywords
- data lines
- data line
- display substrate
- display
- fan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000003068 static effect Effects 0.000 claims description 19
- 230000005611 electricity Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 239000013310 covalent-organic framework Substances 0.000 description 6
- 230000002860 competitive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示基板及其补偿方法、显示装置,涉及显示技术领域,为解决显示产品存在的Block不良问题。所述显示基板包括:显示区域和包围所述显示区域的非显示区域;所述非显示区域包括沿第一方向相对设置的第一扇出区域和第二扇出区域;所述显示基板还包括:多条数据线,所述数据线的至少部分沿所述第一方向延伸,至少部分数据线包括:第一部分、第二部分和第三部分,所述第一部分的至少部分位于所述显示区域,所述第二部分位于所述第一扇出区域,所述第三部分位于所述第二扇出区域;所述多条数据线中,各数据线的阻值大致相同。本发明提供的显示基板用于显示。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板及其补偿方法、显示装置。
背景技术
针对大尺寸、高分辨率、高刷新率的显示产品,充电Margin较小,对数据线的差异较为敏感。尤其针对窄边框需求的显示产品,由于扇出区布线空间限制,扇出区的数据线存在差异性,导致充电水平不均,显示产品的部分区域充电率不足,相对更暗,体现为Block不良。
发明内容
本发明的目的在于提供一种显示基板及其补偿方法、显示装置,用于解决显示产品存在的Block不良问题。
为了实现上述目的,本发明提供如下技术方案:
本发明的第一方面提供一种显示基板,包括:显示区域和包围所述显示区域的非显示区域;所述非显示区域包括沿第一方向相对设置的第一扇出区域和第二扇出区域;所述显示基板还包括:
多条数据线,所述数据线的至少部分沿所述第一方向延伸,至少部分数据线包括:第一部分、第二部分和第三部分,所述第一部分的至少部分位于所述显示区域,所述第二部分位于所述第一扇出区域,所述第三部分位于所述第二扇出区域;所述多条数据线中,各数据线的阻值大致相同。
可选的,所述至少部分数据线中,各条数据线包括的第一部分的阻值大致相同,各条数据线包括的第二部分的阻值和第三部分的阻值之和大致相同。
可选的,所述至少部分数据线包括第一数据线和第二数据线,所述第一数据线的第二部分的长度大于所述第二数据线的第二部分的长度,所述第一数据线的第三部分的长度小于所述第二数据线的第三部分的长度。
可选的,所述第一部分和所述第三部分同层同材料设置。
可选的,所述第一部分和所述第二部分异层设置。
可选的,所述多条数据线划分为多组数据线组;
所述显示基板还包括多个覆晶薄膜,所述多个覆晶薄膜与多组数据线组一一对应,所述覆晶薄膜与对应的数据线组中各数据线的第二部分分别耦接。
可选的,至少部分数据线组中,各数据线组包括的第一部分布局大致相同,各数据线组包括的第二部分布局大致相同,各数据线组包括的第三部分布局大致相同。
可选的,各数据线组中至少包括第一组数据线和第二组数据线,所述第一组数据线中的第二部分和所述第二组数据线中的第二部分对称设置,所述第一组数据线中的第三部分和所述第二组数据线中的第三部分对称设置。
可选的,所述第一部分和/或所述第三部分包括弓字形弯折结构。
可选的,所述显示基板还包括:
多个第一静电释放电路,所述第一静电释放电路与所述第一部分的第一端一一对应电连接,所述第一静电释放电路用于释放其连接的数据线上的静电;
多个第二静电释放电路,所述第二静电释放电路与所述第一部分的第二端一一对应电连接,所述第二静电释放电路用于释放其连接的数据线上的静电。
基于上述显示基板的技术方案,本发明的第二方面提供一种显示装置,包括上述显示基板。
基于上述显示基板的技术方案,本发明的第三方面提供一种显示基板的补偿方法,用于补偿上述显示基板,所述补偿方法包括:
根据显示基板中各数据线的第二部分的电阻差值,确定各数据线的第三部分的长度;
基于所述各数据线的第三部分的长度,布局所述各数据线的第三部分。
本发明提供的技术方案中,设置所述非显示区域包括沿第一方向相对设置的第一扇出区域和第二扇出区域;以及设置至少部分数据线包括:第一部分、第二部分和第三部分,所述第一部分的至少部分位于所述显示区域,所述第二部分位于所述第一扇出区域,所述第三部分位于所述第二扇出区域;使得可以通过设置所述第三部分的电阻调整每条数据线整体的电阻值,使得所述多条数据线中,各数据线的阻值大致相同。
因此,本发明提供的技术方案中,通过在所述第二扇出区域增加所述第三部分,实现对数据线电阻值的补偿,以将各数据线之间的电阻差值降到最低,或者几乎无差异,从而,确保了数据线上的Tr、Tf一致性,避免因数据线电阻差异产生的RC Delay,避免了因像素充电水平存在差异而产生的Block类不良。
另外,本发明提供的技术方案中,不需要使用带电阻补偿的IC,提升了COF IC的共用性,保证了显示基板成本上的竞争优势,具有较大的量产性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明实施例提供的数据线阻值补偿示意图;
图2为本发明实施例提供的数据线的第一部分和第二部分示意图;
图3为本发明实施例提供的数据线补偿后的示意图;
图4为本发明实施例提供的数据线布局示意图;
图5为图4中B1部分的放大示意图;
图6为图4中B2部分的放大示意图。
具体实施方式
为了进一步说明本发明实施例提供的显示基板及其补偿方法、显示装置,下面结合说明书附图进行详细描述。
如图1和图2所示,图1中横坐标代表数据线的线号,即第几条,左侧纵坐标代表DP侧数据线的阻值,右侧纵坐标代表DPO侧数据线的阻值,阻值的单位均为Ω,虚线代表数据线位于DP侧的部分的阻值,横向直线代表补偿后数据线的总阻值,实线折线代表数据线位于DPO侧的部分的阻值。图2中示意的五条信号线(例如线号①/②/③/④/⑤)中,各数据线位于显示区域AA的部分电阻相同,而由于受到布局空间的限制,各数据线位于DP侧的部分电阻不同。
以某款UHD显示产品为例,数据线位于显示区域部分的电阻RAA约为1800Ω,如图1中的虚线,数据线位于DP侧部分的电阻最大值为430Ω,数据线位于DP侧部分的电阻最小值为200Ω。在对数据线的电阻进行补偿之前,不同数据线之间阻值差异的最大百分比为:(RMax-RMin)/Rall=10.3%,Block风险较高。其中RAll=RFan-out+RAA,RFan-out=RDP+RDPO,RMax为RFan-out的最大值,RMin为RFan-out的最小值。
如图1和图3所示,若对数据线在DPO侧的电阻进行补偿,如图1中的横向直线和实线折线,补偿后(RMax-RMin)/Rall值约为0,能够避免因电阻差异而产生的Block不良。
请参阅图3~图6,本发明实施例提供一种显示基板,包括:显示区域AA和包围所述显示区域AA的非显示区域;所述非显示区域包括沿第一方向相对设置的第一扇出区域Fan-out1和第二扇出区域Fan-out2;所述显示基板还包括:
多条数据线,所述数据线的至少部分沿所述第一方向延伸,至少部分数据线包括:第一部分11、第二部分12和第三部分13,所述第一部分11的至少部分位于所述显示区域AA,所述第二部分12位于所述第一扇出区域Fan-out1,所述第三部分13位于所述第二扇出区域Fan-out2;所述多条数据线中,各数据线的阻值大致相同。
示例性的,所述第一扇出区域Fan-out1和所述第二扇出区域Fan-out2位于所述显示区域沿所述第一方向相对的两侧。示例性的,所述第一扇出区域Fan-out1位于所述显示基板的DP侧,所述第二扇出区域Fan-out2位于所述显示基板的DPO侧。
示例性的,所述多条数据线沿第二方向排列,所述第二方向与所述第一方向相交,相邻的数据线之间相互具有间隔区域,以保证相邻的数据线之间相互绝缘。示例性的,每条数据线的至少部分沿所述第一方向延伸。
示例性的,所述第一方向包括竖直方向,所述第二方向包括水平方向。
示例性的,所述显示基板还包括仅具有第一部分11和第二部分12的数据线。
示例性的,至少部分数据线包括第一部分11、第二部分12和第三部分13。示例性的,所述第一部分11的至少部分位于所述显示区域。示例性的,所述第一部分11包括位于所述显示区域的部分,还包括位于所述第一扇出区域Fan-out1的部分,以及位于所述第二扇出区域Fan-out2的部分。示例性的,所述第二部分12和/或所述第三部分13包括沿第三方向延伸的至少部分,所述第三方向与所述第一方向和所述第二方向均相交。
示例性的,所述至少部分数据线中,每条数据线的电阻为第一部分11的电阻、第二部分12的电阻和第三部分13的电阻之和。
示例性的,所述显示基板可以应用于液晶显示装置中。
示例性的,每条数据线中第三部分13的电阻由第二部分12的电阻决定,以实现将各数据线之间的电阻差值降到最低。
根据上述显示基板的具体结构可知,本发明实施例提供的显示基板中,设置所述非显示区域包括沿第一方向相对设置的第一扇出区域Fan-out1和第二扇出区域Fan-out2;以及设置至少部分数据线包括:第一部分11、第二部分12和第三部分13,所述第一部分11的至少部分位于所述显示区域,所述第二部分12位于所述第一扇出区域Fan-out1,所述第三部分13位于所述第二扇出区域Fan-out2;使得可以通过设置所述第三部分13的电阻调整每条数据线整体的电阻值,使得所述多条数据线中,各数据线的阻值大致相同。
因此,本发明实施例提供的显示基板中,通过在所述第二扇出区域Fan-out2增加所述第三部分13,实现对数据线电阻值的补偿,以将各数据线之间的电阻差值降到最低,或者几乎无差异,从而,确保了数据线上的Tr、Tf一致性,避免因数据线电阻差异产生的RCDelay,避免了因像素充电水平存在差异而产生的Block类不良。
另外,本发明实施例提供的显示基板中,不需要使用带电阻补偿的IC,提升了COFIC的共用性,保证了显示基板成本上的竞争优势,具有较大的量产性。
在一些实施例中,设置所述至少部分数据线中,各条数据线包括的第一部分11的阻值大致相同,各条数据线包括的第二部分12的阻值和第三部分13的阻值之和大致相同。
示例性的,各条数据线包括的第一部分11的形状,尺寸大致相同。
示例性的,各条数据线沿垂直于其自身延伸方向上的宽度大致相同。
上述设置方式能够将各数据线之间的电阻差值降到最低,或者几乎无差异,从而,确保了数据线上的Tr、Tf一致性,避免因数据线电阻差异产生的RC Delay,避免了因像素充电水平存在差异而产生的Block类不良。
在一些实施例中,所述至少部分数据线包括第一数据线和第二数据线,所述第一数据线的第二部分12的长度大于所述第二数据线的第二部分12的长度,所述第一数据线的第三部分13的长度小于所述第二数据线的第三部分13的长度。
示例性的,所述第一数据线的第一部分11与所述第二数据线的第一部分11长度相同。示例性的,所述第一数据线的第一部分11的阻值与所述第二数据线的第一部分11的阻值大致相同。
需要说明,本发明实施例中提到的长度不是起点到终点的最短距离,而是实际布局轨迹的路程长度,例如:拉直之后从起点到终点的长度。
通过设置所述第一数据线的第二部分12的长度大于所述第二数据线的第二部分12的长度,所述第一数据线的第三部分13的长度小于所述第二数据线的第三部分13的长度,能够实现第一数据线中第二部分12的阻值和第三部分13的阻值之和,与第二数据线中第二部分12的阻值和第三部分13的阻值之和大致相同。
上述设置方式能够将各数据线之间的电阻差值降到最低,或者几乎无差异,从而,确保了数据线上的Tr、Tf一致性,避免因数据线电阻差异产生的RC Delay,避免了因像素充电水平存在差异而产生的Block类不良。
在一些实施例中,所述第一部分11和所述第三部分13同层同材料设置。
示例性的,所述显示基板包括第一源漏金属层,所述第一部分11和所述第三部分13与所述第一源漏金属层同层通材料设置。
示例性的,属于同一条数据线的所述第一部分11和所述第三部分13形成为一体结构。
上述将所述第一部分11和所述第三部分13同层同材料设置,使得所述第一部分11和所述第三部分13能够在同一次构图工艺中同时形成,有利于简化显示基板的制作流程,降低显示基板的制作成本。
在一些实施例中,所述第一部分11和所述第二部分12异层设置。
示例性的,所述显示基板包括第一栅金属层和第一源漏金属层,所述第一部分11与所述第一源漏金属层同层同材料设置,所述第二部分12与所述第一栅金属层同层同材料设置。
上述将所述第一部分11与所述第一源漏金属层同层同材料设置,使得所述第一部分11与所述第一源漏金属层能够在同一次构图工艺中同时形成,有利于简化显示基板的制作流程,降低显示基板的制作成本。
上述将所述第二部分12与所述第一栅金属层同层同材料设置,使得所述第二部分12与所述第一栅金属层能够在同一次构图工艺中同时形成,有利于简化显示基板的制作流程,降低显示基板的制作成本。
在一些实施例中,所述多条数据线划分为多组数据线组;
所述显示基板还包括多个覆晶薄膜,所述多个覆晶薄膜与多组数据线组一一对应,所述覆晶薄膜COF与对应的数据线组中各数据线的第二部分12分别耦接。
示例性的,所述多条数据线划分为多组数据线组,所述多组数据线组沿所述第二方向排列,每条数据线仅属于一组数据线组。示例性的,各组数据线组中包括的数据线的数量相同。
示例性的,各组数据线组可以使用相同的补偿方式,即共用一组电阻补偿数据,设置相同布局的第三部分13。
示例性的,所述覆晶薄膜COF与对应的数据线组中各数据线的第二部分12分别耦接,用于为对应的数据线组中各数据线提供相应的数据信号。
在一些实施例中,设置至少部分数据线组中,各数据线组包括的第一部分11布局大致相同,各数据线组包括的第二部分12布局大致相同,各数据线组包括的第三部分13布局大致相同。
示例性的,各数据线组包括的第一部分11形状、尺寸大致相同,各数据线组包括的第一部分11布局大致相同。
示例性的,各数据线组包括的第二部分12形成为类似扇子形状,各数据线组包括的第二部分12布局后外围轮廓大致相同。
示例性的,各数据线组包括的第三部分13布局后外围轮廓大致相同。
上述设置方式有利于各数据线组良好的对称性,从而有利于更好的降低补偿的复杂程度,提升显示基板的工作性能。
在一些实施例中,各数据线组中至少包括第一组数据线和第二组数据线,所述第一组数据线中的第二部分12和所述第二组数据线中的第二部分12对称设置,所述第一组数据线中的第三部分13和所述第二组数据线中的第三部分13对称设置。
示例性的,各数据线组均对应一条中轴线,所述中轴线与所述第一部分11的延伸方向相同,所述第一组数据线位于所述中轴线的第一侧,所述第二组数据线位于所述中轴线的第二侧,所述第一侧和所述第二侧相对。示例性的,所述第一组数据线中的第二部分12和所述第二组数据线中的第二部分12关于对应的中轴线对称设置,所述第一组数据线中的第三部分13和所述第二组数据线中的第三部分13关于对应的中轴线对称设置。
示例性的,所述数据线组中包括奇数条数据线,所述中轴线在所述显示基板的基底上的正投影,与所述奇数条数据线中位于中心位置的一条数据线在所述基底上的正投影至少部分交叠。
上述设置方式有利于各数据线组中数据线之间良好的对称性,从而有利于更好的降低补偿的复杂程度,提升显示基板的工作性能。
在一些实施例中,设置所述第一部分11和/或所述第三部分13包括弓字形弯折结构30。
示例性的,所述第一部分11和/或所述第三部分13包括类似弓字形的弯折结构30,所述弯折结构30可以包括多个弯折部。
上述设置方式能够更好的利用显示基板的布局空间,提升数据线传输信号的稳定性。
在一些实施例中,所述显示基板还包括:
多个第一静电释放电路,所述第一静电释放电路与所述第一部分11的第一端一一对应电连接,所述第一静电释放电路用于释放其连接的数据线上的静电;
多个第二静电释放电路,所述第二静电释放电路与所述第一部分11的第二端一一对应电连接,所述第二静电释放电路用于释放其连接的数据线上的静电。
示例性的,所述第一静电释放电路和所述第二静电释放电路均包括ESD单元,所述ESD单元可以采用常规结构。
示例性的,所述第一静电释放电路和所述第二静电释放电路均与短路环20(Shorting Ring)电连接,所述第一静电释放电路和所述第二静电释放电路能够将数据线上产生的静电释放至所述短路环20;所述短路环又通过所述第一静电释放电路和所述第二静电释放电路与公共电极40电连接,所述第一静电释放电路和所述第二静电释放电路能够将所述短路环上的静电释放至公共电极40。所述公共电极40上加载有Vcom信号。
通过设置所述显示基板包括所述多个第一静电释放电路和所述多个第二静电释放电路,能够将所述数据线上产生的静电很好的释放,有效提升了显示基板工作的稳定性。
本发明实施例还提供了一种显示装置,包括上述实施例提供的显示基板。
上述实施例提供的显示基板中,设置所述非显示区域包括沿第一方向相对设置的第一扇出区域Fan-out1和第二扇出区域Fan-out2;以及设置至少部分数据线包括:第一部分11、第二部分12和第三部分13,所述第一部分11的至少部分位于所述显示区域,所述第二部分12位于所述第一扇出区域Fan-out1,所述第三部分13位于所述第二扇出区域Fan-out2;使得可以通过设置所述第三部分13的电阻调整每条数据线整体的电阻值,使得所述多条数据线中,各数据线的阻值大致相同。
因此,上述实施例提供的显示基板中,通过在所述第二扇出区域Fan-out2增加所述第三部分13,实现对数据线电阻值的补偿,以将各数据线之间的电阻差值降到最低,或者几乎无差异,从而,确保了数据线上的Tr、Tf一致性,避免因数据线电阻差异产生的RCDelay,避免了因像素充电水平存在差异而产生的Block类不良。
另外,上述实施例提供的显示基板中,不需要使用带电阻补偿的IC,提升了COF IC的共用性,保证了显示基板成本上的竞争优势,具有较大的量产性。
因此,本发明实施例提供的显示装置在包括上述显示基板时,同样具有上述有益效果,此处不再赘述。
需要说明的是,所述显示装置可以为:电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。示例性的,所述显示装置包括液晶显示装置。
本发明实施例还提供了一种显示基板的补偿方法,用于补偿上述实施例提供的显示基板,所述补偿方法包括:
根据显示基板中各数据线的第二部分12的电阻差值,确定各数据线的第三部分13的长度;
基于所述各数据线的第三部分13的长度,布局所述各数据线的第三部分13。
示例性的,所述显示基板包括显示区域和包围所述显示区域的非显示区域;所述非显示区域包括沿第一方向相对设置的第一扇出区域Fan-out1和第二扇出区域Fan-out2;所述显示基板还包括:多条数据线,所述数据线的至少部分沿所述第一方向延伸,至少部分数据线包括:第一部分11、第二部分12和第三部分13,所述第一部分11的至少部分位于所述显示区域,所述第二部分12位于所述第一扇出区域Fan-out1,所述第三部分13位于所述第二扇出区域Fan-out2。
示例性的,根据显示基板中各数据线的第二部分12的电阻差值,确定各数据线的第三部分13的长度;基于所述各数据线的第三部分13的长度,布局所述各数据线的第三部分13,以使所述多条数据线中,各数据线的阻值大致相同。示例性的,所述至少部分数据线中,每条数据线的电阻为第一部分11的电阻、第二部分12的电阻和第三部分13的电阻之和。
示例性的,每条数据线中第三部分13的电阻由第二部分12的电阻决定,以实现将各数据线之间的电阻差值降到最低。
本发明实施例提供的显示基板的补偿方法中,根据显示基板中各数据线的第二部分12的电阻差值,确定各数据线的第三部分13的长度;再基于所述各数据线的第三部分13的长度,布局所述各数据线的第三部分13;使得可以通过设置所述第三部分13的电阻调整每条数据线整体的电阻值,以使所述多条数据线中,各数据线的阻值大致相同。
因此,本发明实施例提供的显示基板的补偿方法中,通过在所述第二扇出区域Fan-out2增加所述第三部分13,实现对数据线电阻值的补偿,以将各数据线之间的电阻差值降到最低,或者几乎无差异,从而,确保了数据线上的Tr、Tf一致性,避免因数据线电阻差异产生的RC Delay,避免了因像素充电水平存在差异而产生的Block类不良。
另外,本发明实施例提供的显示基板的补偿方法中,不需要使用带电阻补偿的IC,提升了COF IC的共用性,保证了显示基板成本上的竞争优势,具有较大的量产性。
需要说明,本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于方法实施例而言,由于其基本相似于产品实施例,所以描述得比较简单,相关之处参见产品实施例的部分说明即可。
除非另外定义,本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种显示基板,其特征在于,包括:显示区域和包围所述显示区域的非显示区域;所述非显示区域包括沿第一方向相对设置的第一扇出区域和第二扇出区域;所述显示基板还包括:
多条数据线,所述数据线的至少部分沿所述第一方向延伸,至少部分数据线包括:第一部分、第二部分和第三部分,所述第一部分的至少部分位于所述显示区域,所述第二部分位于所述第一扇出区域,所述第三部分位于所述第二扇出区域;所述多条数据线中,各数据线的阻值大致相同。
2.根据权利要求1所述的显示基板,其特征在于,所述至少部分数据线中,各条数据线包括的第一部分的阻值大致相同,各条数据线包括的第二部分的阻值和第三部分的阻值之和大致相同。
3.根据权利要求2所述的显示基板,其特征在于,所述至少部分数据线包括第一数据线和第二数据线,所述第一数据线的第二部分的长度大于所述第二数据线的第二部分的长度,所述第一数据线的第三部分的长度小于所述第二数据线的第三部分的长度。
4.根据权利要求1所述的显示基板,其特征在于,
所述第一部分和所述第三部分同层同材料设置。
5.根据权利要求1所述的显示基板,其特征在于,
所述第一部分和所述第二部分异层设置。
6.根据权利要求1所述的显示基板,其特征在于,
所述多条数据线划分为多组数据线组;
所述显示基板还包括多个覆晶薄膜,所述多个覆晶薄膜与多组数据线组一一对应,所述覆晶薄膜与对应的数据线组中各数据线的第二部分分别耦接。
7.根据权利要求6所述的显示基板,其特征在于,
至少部分数据线组中,各数据线组包括的第一部分布局大致相同,各数据线组包括的第二部分布局大致相同,各数据线组包括的第三部分布局大致相同。
8.根据权利要求6所述的显示基板,其特征在于,
各数据线组中至少包括第一组数据线和第二组数据线,所述第一组数据线中的第二部分和所述第二组数据线中的第二部分对称设置,所述第一组数据线中的第三部分和所述第二组数据线中的第三部分对称设置。
9.根据权利要求1所述的显示基板,其特征在于,所述第一部分和/或所述第三部分包括弓字形弯折结构。
10.根据权利要求1所述的显示基板,其特征在于,所述显示基板还包括:
多个第一静电释放电路,所述第一静电释放电路与所述第一部分的第一端一一对应电连接,所述第一静电释放电路用于释放其连接的数据线上的静电;
多个第二静电释放电路,所述第二静电释放电路与所述第一部分的第二端一一对应电连接,所述第二静电释放电路用于释放其连接的数据线上的静电。
11.一种显示装置,其特征在于,包括如权利要求1~10中任一项所述的显示基板。
12.一种显示基板的补偿方法,其特征在于,用于补偿如权利要求1~10中任一项所述的显示基板,所述补偿方法包括:
根据显示基板中各数据线的第二部分的电阻差值,确定各数据线的第三部分的长度;
基于所述各数据线的第三部分的长度,布局所述各数据线的第三部分。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110194536.1A CN114967251B (zh) | 2021-02-20 | 2021-02-20 | 显示基板及其补偿方法、显示装置 |
US17/512,540 US11782320B2 (en) | 2021-02-20 | 2021-10-27 | Display substrate, compensation method and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110194536.1A CN114967251B (zh) | 2021-02-20 | 2021-02-20 | 显示基板及其补偿方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114967251A true CN114967251A (zh) | 2022-08-30 |
CN114967251B CN114967251B (zh) | 2023-12-12 |
Family
ID=82900669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110194536.1A Active CN114967251B (zh) | 2021-02-20 | 2021-02-20 | 显示基板及其补偿方法、显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11782320B2 (zh) |
CN (1) | CN114967251B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070117268A (ko) * | 2006-06-08 | 2007-12-12 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시판 |
CN105204248A (zh) * | 2015-10-10 | 2015-12-30 | 重庆京东方光电科技有限公司 | 一种阵列基板及显示装置 |
EP3109852A1 (en) * | 2015-06-25 | 2016-12-28 | Samsung Display Co., Ltd. | Display device |
CN107331294A (zh) * | 2017-06-30 | 2017-11-07 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
CN107479275A (zh) * | 2017-08-08 | 2017-12-15 | 惠科股份有限公司 | 一种显示面板和显示装置 |
CN109656067A (zh) * | 2019-01-29 | 2019-04-19 | 京东方科技集团股份有限公司 | 显示基板、显示面板及显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4179199B2 (ja) * | 2003-06-02 | 2008-11-12 | セイコーエプソン株式会社 | 電気光学装置及びこれを備えた電子機器 |
KR20070002278A (ko) * | 2005-06-30 | 2007-01-05 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
KR101274037B1 (ko) * | 2006-09-25 | 2013-06-12 | 삼성디스플레이 주식회사 | 표시 장치 |
KR101558216B1 (ko) * | 2009-04-01 | 2015-10-20 | 삼성디스플레이 주식회사 | 표시 장치 |
CN105487317B (zh) * | 2016-01-25 | 2019-04-02 | 京东方科技集团股份有限公司 | 一种基板及显示装置 |
US11017709B2 (en) * | 2018-03-02 | 2021-05-25 | Xianyang Caihong Optoelectronics Technology Co., Ltd | Driving method for pixel matrix and display device |
CN109188801A (zh) | 2018-09-26 | 2019-01-11 | 武汉天马微电子有限公司 | 一种显示面板及其制备方法 |
JP7269055B2 (ja) * | 2019-03-25 | 2023-05-08 | 株式会社ジャパンディスプレイ | 表示装置 |
CN110060575B (zh) * | 2019-04-26 | 2021-04-06 | 上海天马有机发光显示技术有限公司 | 一种显示面板、包含其的显示装置 |
-
2021
- 2021-02-20 CN CN202110194536.1A patent/CN114967251B/zh active Active
- 2021-10-27 US US17/512,540 patent/US11782320B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070117268A (ko) * | 2006-06-08 | 2007-12-12 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시판 |
EP3109852A1 (en) * | 2015-06-25 | 2016-12-28 | Samsung Display Co., Ltd. | Display device |
CN105204248A (zh) * | 2015-10-10 | 2015-12-30 | 重庆京东方光电科技有限公司 | 一种阵列基板及显示装置 |
CN107331294A (zh) * | 2017-06-30 | 2017-11-07 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
CN107479275A (zh) * | 2017-08-08 | 2017-12-15 | 惠科股份有限公司 | 一种显示面板和显示装置 |
CN109656067A (zh) * | 2019-01-29 | 2019-04-19 | 京东方科技集团股份有限公司 | 显示基板、显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114967251B (zh) | 2023-12-12 |
US11782320B2 (en) | 2023-10-10 |
US20220269139A1 (en) | 2022-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109752421B (zh) | 显示面板和显示装置 | |
CN100430805C (zh) | 薄膜晶体管阵列面板 | |
JP4966481B2 (ja) | Rc遅延のばらつきを抑制する補償キャパシタを有する液晶パネル | |
CN111308820B (zh) | 阵列基板、显示装置及其控制方法 | |
CN106773394B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN112201165B (zh) | 显示装置以及电子设备 | |
CN108957890B (zh) | 显示面板和显示装置 | |
US7777823B2 (en) | Thin film transistor array panel | |
US20070216845A1 (en) | Uniform impedance conducting lines for a liquid crystal display | |
CN107845663B (zh) | 一种显示面板及显示装置 | |
CN100369258C (zh) | 有源元件阵列基板 | |
TWI706191B (zh) | 顯示面板 | |
CN109658891B (zh) | 一种驱动电路、显示面板和显示装置 | |
CN108630735A (zh) | 驱动基板和显示面板 | |
CN103022033A (zh) | 阵列基板、制作方法及显示装置 | |
US11221717B2 (en) | Touch substrate, manufacturing method and display device | |
CN114967251A (zh) | 显示基板及其补偿方法、显示装置 | |
CN113885262B (zh) | 显示面板及显示装置 | |
WO2023240796A1 (zh) | 显示面板及显示装置 | |
CN102124403B (zh) | 有源矩阵基板、显示面板、和显示装置 | |
CN109765738A (zh) | 一种阵列基板及显示装置 | |
US7557373B2 (en) | Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith | |
CN111338136B (zh) | 一种阵列基板及显示装置 | |
US7847875B2 (en) | Anti-interference wiring assembly for liquid crystal display device and method for reducing interference | |
CN112068369A (zh) | 显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |