CN114937435A - 像素驱动电路、驱动方法及显示面板 - Google Patents

Abstract

本公开涉及显示技术领域，提出像素驱动电路、驱动方法及显示面板。该像素驱动电路包括控制模块和驱动模块，控制模块连接第一电源端、第二电源端、数据信号端和第二节点，所述控制模块用于响应所述数据信号端的第一数据信号将所述第一电源端的第一电压信号或所述第二电源端的第二电压信号传输至所述第二节点；驱动模块连接所述第一节点、第三节点和第四节点，所述驱动模块用于响应所述第一节点的电压信号利用所述第三节点和所述第四节点的电压差提供驱动电流；其中，所述控制模块和所述驱动模块均包括双沟道晶体管，所述双沟道晶体管包括第一沟道区和第二沟道区，所述第一沟道区的开态电阻小于所述第二沟道区的开态电阻。

Description

像素驱动电路、驱动方法及显示面板

技术领域

本公开涉及显示技术领域，具体而言，涉及一种像素驱动电路、驱动方法及显示面板。

背景技术

LED具有高亮度、低功耗、超高解析度与色彩饱和度等优点，是下一代显示技术。

相关技术中，LED像素电路存在随温度上升亮度衰减的问题，导致显示不均、残像等问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种像素驱动电路、驱动方法及显示面板。

根据本公开的一个方面，提供一种像素驱动电路，包括：控制模块，连接第一电源端、第二电源端、数据信号端和第二节点，所述控制模块用于响应所述数据信号端的第一数据信号将所述第一电源端的第一电压信号或所述第二电源端的第二电压信号传输至所述第二节点；第一复位模块，连接第一节点、复位信号端和所述第二节点，所述第一复位模块用于响应所述复位信号端的复位信号将所述第二节点的电压信号传输至所述第一节点；驱动模块，连接所述第一节点、第三节点和第四节点，所述驱动模块用于响应所述第一节点的电压信号利用所述第三节点和所述第四节点的电压差提供驱动电流；数据写入模块，连接所述数据信号端、栅极信号端和所述第四节点，所述数据写入模块用于响应所述栅极信号端的信号将所述数据信号端的第二数据信号传输至所述第四节点；传输模块，连接所述第一节点、所述第三节点和所述栅极信号端，所述传输模块用于响应所述栅极信号端的信号导通所述第一节点和所述第三节点的连通路径；其中，所述驱动模块包括双沟道晶体管，所述双沟道晶体管包括第一沟道区和第二沟道区，所述第一沟道区的开态电阻小于所述第二沟道区的开态电阻。

在本公开的一种示例性实施例中，所述控制模块包括双沟道晶体管，且所述双沟道晶体管包括所述第一沟道区和所述第二沟道区，所述第一沟道区的开态电阻小于所述第二沟道区的开态电阻。

在本公开的一种示例性实施例中，所述第一沟道区为N型氧化物沟道，所述第二沟道区为多晶硅沟道。

在本公开的一种示例性实施例中，所述第一沟道区的宽长比与所述第二沟道区的宽长比的比值小于10。

在本公开的一种示例性实施例中，所述控制模块包括第一双沟道晶体管，所述第一双沟道晶体管的第一端连接所述第一电源端，所述第一双沟道晶体管的第二端连接所述第二节点，所述第一双沟道晶体管的第三端连接所述第二电源端，所述第一双沟道晶体管的控制端连接所述数据信号端；所述驱动模块包括第二双沟道晶体管，所述第二双沟道晶体管的第一端和第二端均连接所述第三节点，所述第二双沟道晶体管的第三端连接所述第四节点，所述第二双沟道晶体管的控制端连接所述第一节点。

在本公开的一种示例性实施例中，所述第一电压信号的幅值、所述第二电压信号的幅值均大于所述第二数据信号的幅值。

在本公开的一种示例性实施例中，所述第一数据信号的信号幅值大于所述第二数据信号的信号幅值。

在本公开的一种示例性实施例中，在数据写入阶段，所述栅极信号端在所述数据信号端输出所述第二数据信号的时长内输出导通电平。

在本公开的一种示例性实施例中，还包括：第二复位模块，连接所述第五节点、第一电源端和所述复位信号端，所述第二复位模块用于响应所述复位信号端的复位信号将所述第一电源端的第一电压信号传输至所述第五节点；第一发光控制模块，连接所述第四节点、使能信号端和所述第一电源端，所述第一发光控制模块用于响应所述使能信号端的使能信号导通所述第四节点与所述第一电源端的连通路径；第二发光控制模块，连接所述第三节点、所述使能信号端和所述第五节点，所述第二发光控制模块用于响应所述使能信号端的使能信号导通所述第五节点与所述第三节点的连通路径；存储模块，连接于所述第一节点和所述第二电源端之间，所述存储模块用于维持所述第一节点的电位稳定；发光单元，连接于所述驱动模块和所述第一电源端之间，所述发光单元在所述驱动电流的作用下发光。

在本公开的一种示例性实施例中，所述数据写入模块包括第四N型晶体管，所述第四N型晶体管的控制端连接所述栅极信号端，所述第四N型晶体管的第一端连接数据信号端，所述第四N型晶体管的第二端连接所述第四节点；所述第一复位模块包括第一N型晶体管，所述第一N型晶体管的控制端连接所述复位信号端，所述第一N型晶体管的第一端连接所述第二节点，所述第一N型晶体管的第二端连接所述第一节点；所述第二复位模块包括第七N型晶体管，所述第七N型晶体管的控制端连接所述复位信号端，所述第七N型晶体管的第一端连接第一电源端，所述第七N型晶体管的第二端连接所述第五节点；所述第一发光控制模块包括第五N型晶体管，所述第五N型晶体管的控制端连接所述使能信号端，所述第五N型晶体管的第一端连接所述第二电源端，所述第五N型晶体管的第二端连接所述第四节点；所述第二发光控制模块包括第六N型晶体管，所述第六N型晶体管的控制端连接所述使能信号端，所述第六N型晶体管的第一端连接所述第五节点，所述第六N型晶体管的第二端连接所述第三节点；所述传输模块包括第二N型晶体管，所述第二N型晶体管的控制端连接所述栅极信号端，所述第二N型晶体管的第一端连接所述第一节点，所述第二N型晶体管的第二端连接所述第三节点；所述存储模块包括电容，所述电容的第一极连接所述第一节点，所述电容的第二极连接所述第二电源端。

根据本公开的第二方面，还提供一种像素驱动电路驱动方法，用于驱动本公开任意实施例所述的像素驱动电路，所述方法包括：在复位阶段，所述控制模块响应于数据信号端的第一数据信号向所述第二节点写入第一电源端的第一电压信号或第二电源端的第二电压信号，所述第一复位模块将所述第一电压信号或所述第二电压信号传输至所述第一节点；在数据写入阶段，所述数据写入模块向所述第四节点写入第二数据信号，所述驱动模块在所述第一节点的电压信号作用下将所述第四节点的第二数据信号写入所述第三节点，所述传输模块将所述第二数据信号传输至所述第一节点。

根据本公开的第三方面，还提供一种显示面板，包括本公开任意实施例所述的像素驱动电路。

本公开提供的像素驱动电路中，控制模块和驱动模块均包括双沟道晶体管，当需要进行高灰阶显示时，控制模块和第一复位模块可以将第二电源端的第二电压信号传输至第一节点，导通驱动模块中开态电阻低的晶体管，可以减小像素驱动电路的发热量；当需要进行低灰阶显示时，控制模块和第一复位模块可以将第一电源端的第一电压信号传输至第一节点，导通驱动模块中开态电阻高的晶体管，降低驱动电流，满足显示要求。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为根据本公开一种实施方式的像素驱动电路的结构示意图；

图2为根据本公开一种实施方式的双沟道晶体管的俯视图；

图3为图2中沿虚线AA方向的剖视图；

图4为图1中像素驱动电路的各节点的时序图；

图5为根据本公开一种实施方式的像素驱动电路在复位阶段的等效电路图；

图6为根据本公开一种实施方式的像素驱动电路在数据写入阶段的等效电路图；

图7为根据本公开一种实施方式的像素驱动电路在发光阶段的等效电路图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

图1为根据本公开一种实施方式的像素驱动电路的结构示意图，如图1所示，该像素驱动电路可以包括控制模块10、第一复位模块20、驱动模块30、数据写入模块40和传输模块50，其中，控制模块10连接第一电源端VDD、第二电源端VSS、数据信号端Data和第二节点N2，控制模块10可用于响应数据信号端Data的第一数据信号将第一电源端VDD的电压信号或第二电源端VSS的电压信号传输至第二节点N2；第一复位模块20连接第一节点N1、复位信号端Rst和第二节点N2，第一复位模块20可用于响应复位信号端Rst的复位信号将第二节点N2的电压信号传输至第一节点N1；驱动模块30连接第一节点N1、第三节点N3和第四节点N4，驱动模块30可用于响应第一节点N1的电压信号利用第三节点N3和第四节点N4的电压差提供驱动电流；数据写入模块40连接数据信号端Data、栅极信号端Gate和第四节点N4，数据写入模块40可用于响应栅极信号端Gate的信号将数据信号端Data的第二数据信号传输至第四节点N4；传输模块50连接第一节点N1、第三节点N3和栅极信号端Gate，传输模块50可用于响应栅极信号端Gate的信号导通第一节点N1和第三节点N3的连通路径；其中，驱动模块30包括双沟道晶体管，双沟道晶体管包括第一沟道区和第二沟道区，第一沟道区的开态电阻小于第二沟道区的开态电阻。

本公开提供的像素驱动电路中，控制模块10和驱动模块30均包括双沟道晶体管，当需要进行高灰阶显示时，控制模块10和第一复位模块20可以将第二电源端VSS的第二电压信号传输至第一节点N1，导通驱动模块30中开态电阻低的晶体管，可以减小像素驱动电路的发热量；当需要进行低灰阶显示时，控制模块10和第一复位模块20可以将第一电源端VDD的第一电压信号传输至第一节点N1，导通驱动模块30中开态电阻高的晶体管，降低驱动电流，满足显示要求。

本公开提供的像素驱动电路因为可以降低显示过程中的发热量，其可以适用于发光亮度较高的LED显示产品，例如Mini LED产品、Micro LED产品等。

在示例性实施例中，控制模块10可具有与驱动模块30类似的结构，即控制模块10也包括双沟道晶体管，双沟道晶体管包括第一沟道区和第二沟道区，第一沟道区的开态电阻小于第二沟道区的开态电阻。控制模块10中的双沟道晶体管可以形成第一控制晶体管和第二控制晶体管，驱动模块30中的双沟道晶体管可以形成第一驱动晶体管和第二驱动晶体管。换言之，控制模块10中的第一沟道区即为第一控制晶体管的沟道区，控制模块10中的第二沟道区即为第二控制晶体管的沟道区，驱动模块30中的第一沟道区即为第一驱动晶体管的沟道区，驱动模块30中的第二沟道区即为第二驱动晶体管的沟道区。

图2为根据本公开一种实施方式的双沟道晶体管的俯视图，如图2所示，第一沟道区例如可以为N型氧化物沟道，例如可以由氧化铟镓锌形成；第二沟道区例如可以为多晶硅沟道，例如可以P型或N型LTPS沟道。可以知道的是，LTPS材料的迁移率大于N型氧化物材料的迁移率，LTPS沟道的开态电阻要小于N型氧化物沟道的开态电阻，即第二驱动晶体管的开态电阻小于第一驱动晶体管的开态电阻，当进行低灰阶显示时，可以导通第一驱动晶体管，利用第一驱动晶体管开态电阻高的特点降低驱动电流，满足低灰阶显示需求。而当进行高灰阶显示时，可以导通第二驱动晶体管，利用第二驱动晶体管的开态电阻低的特点，可以降低LED产品在显示过程中的发热量，满足高灰阶显示需求。由此，本公开像素驱动电路中的驱动模块30既能够在低灰阶显示时降低驱动电流，又能够在高灰阶显示时降低发热量，解决LED显示器件在进行显示时因温度上升亮度衰减的问题。

在示例性实施例中，可以调节第一沟道区的宽长比来调节第一沟道区的开态电阻和/或调节第二沟道区的宽长比来调节第二沟道区的开态电阻，进而调节驱动电流大小，以满足显示亮度需求。例如，对于户外LED产品，其显示亮度较高，可以减小第二沟道区的宽长比以进一步降低其开态电阻，从而提升其驱动电流，满足户外产品的高显示亮度要求。

需要说明的是，本公开所述的低灰阶可以是指，在最大灰阶为255的灰阶划分方式中，0-16的灰阶范围，例如，低灰阶可以是0灰阶、5灰阶、10灰阶、16灰阶等。

应该理解的是，第一沟道区的宽长比可以与第二沟道区的宽长比相同或不同。在一些实施例中，第一沟道区的宽长比与第二沟道区的宽长比的比值可以小于10，例如可以为1/2，5，8等，以使得第一沟道区的开态电阻不小于第二沟道区开态电阻。

可以理解的是，控制模块10中的双沟道晶体管和驱动模块30中的双沟道晶体管可以具有相同的叠层结构，下面仅以驱动模块30中的双沟道晶体管为例进行示例性说明。示例性的，图3为图2中沿虚线AA方向的剖视图，如图3所示，显示面板可以包括在衬底基板的一侧依次层叠的第一导电层、第一有源层、第二有源层和第二导电层，第一导电层例如可以为显示面板的Gate1层，第一导电层可以包括第一栅线G1，第一栅线G1的部分结构可用于形成驱动模块30中第二双沟道晶体管的栅极。

第一有源层例如可以由氧化铟镓锌形成，相应的，第一驱动晶体管可以为N型的金属氧化物薄膜晶体管。第二有源层例如可以由多晶硅半导体材料形成，相应的，第二驱动晶体管可以为P型低温多晶硅薄膜晶体管。第一有源层可以包括第一有源部210以及连接于第一有源部210两端的第一子有源部211和第二子有源部212，第一有源部210在衬底基板的正投影位于第一栅线G1在衬底基板的正投影内，第一有源部210用于形成驱动模块30的第一沟道区。第一子有源部211可用于形成驱动模块30中第二双沟道晶体管的第一端，第二子有源部212可用于形成驱动模块30中第二双沟道晶体管的第二端。

第二有源部220可以包括第二有源部220以及连接于第二有源部220两端的第三子有源部223和第四子有源部224，第二有源部220在衬底基板的正投影位于第一栅线G1在衬底基板的正投影内，第二有源部220用于形成驱动模块30的第二沟道区。第三子有源部223可通过第二导电层的转接部连接第二子有源部212以与第二子有源部212共同形成驱动模块30中第二双沟道晶体管的第二端，第四子有源部224可用于形成驱动模块30中双沟道晶体管的第三端。应该理解的是，第二有源层通常被设置为与第一有源层位于不同膜层，图3仅为示例性说明，不应理解为对本公开的限制。

第二导电层可以为显示面板的SD层，第二导电层可以包括第一导电部301、第二导电部302和转接部303，第一导电部301与第一子有源部211对应设置且可通过过孔连接第一子有源部211，第一导电部301可以用于形成图1中的第三节点N3，以将驱动模块30中第二双沟道晶体管的第一端连接至第三节点N3。第二导电部302与第四子有源部224对应设置且可通过过孔连接该第四子有源部224，第二导电部302可用于形成图1中的第四节点N4，以将驱动模块30中第二双沟道晶体管的第三端连接至第四节点N4。转接部303与第二子有源部212和第三子有源部223分别对应设置，转接部303可分别通过过孔连接第二子有源部212和第三子有源部223，转接部303可以与第一导电部301连接，以将驱动模块30中第二双沟道晶体管的第二端连接至第三节点N3。

此外，可以理解的是，在第一导电层和有源层之间可以包括栅绝缘层GI，在有源层与第二导电层之间可以包括层间介电层ILD。

控制模块10中的第一双沟道晶体管可以与驱动模块30中的第二双沟道晶体管具有相同或相似的膜层结构，此处不再详述。

值得注意的是，数据信号端Data输出的第一数据信号和第二数据信号的作用不同，第一数据信号用于在复位阶段对控制模块10进行导通控制，第二数据信号用于在数据信号写入阶段写入数据信号以提供驱动电流。第一数据信号的信号幅值可以较大，第二数据信号的信号幅值可以小于第一数据信号的信号幅值，例如，第一数据信号的信号幅值可以为第二数据信号的信号幅值的1.1～2.5倍，例如可以为1.1倍，1.2倍，1.3倍，1.4倍，1.5倍，1.6倍，1.7倍，1.8倍，2.0倍，2.2倍，2.5倍等。第一数据信号的信号幅值较大，可以在复位阶段提高控制模块中双沟道晶体管的打开速度，从而快速地对驱动模块进行复位。

在示例性实施例中，控制模块10可以在复位阶段根据接收到的不同类型的数据信号导通第一控制晶体管或是导通第二控制晶体管，具体而言，当在复位阶段的第一数据信号为高电平信号时，则可以导通第一控制晶体管，向第一节点N1写入第一电源端VDD的第一电压信号，相应地，第一节点N1的第一电压信号可以导通驱动模块30中的第一驱动晶体管；当在复位阶段的第一数据信号为低电平信号时，则可以导通第二控制晶体管，向第一节点N1写入第二电源端VSS的第二电压信号，相应地，第一节点N1的第二电压信号可以导通驱动模块30中的第二驱动晶体管。

示例性的，当需要进行低灰阶显示时，数据信号端Data可以输出高电平的第一数据信号，以导通控制模块10中的第一控制晶体管，从而将第一电源端VDD的第一电压信号传输至第二节点N2，再经由第一复位模块20传输至第一节点N1，从而导通驱动模块30中的第一驱动晶体管，然后在数据写入阶段，数据写入模块40向第四节点N4写入低灰阶的第二数据信号，利用驱动模块30中第一沟道区的开态电阻高的特点，降低驱动电流。当需要进行高灰阶显示时，数据信号端Data可以输出低电平的第一数据信号，以导通控制模块10中的第二控制晶体管，将第二电源端VSS的第二电压信号传输至第二节点N2，再由第一复位模块20传输至第一节点N1，从而导通驱动模块30中的第二驱动晶体管，然后在数据写入阶段，利用数据写入模块40向第四节点N4写入高灰阶的第二数据信号，利用驱动模块30中第二沟道区开态电阻低的特点，减小驱动模块30的发热量。

可以理解的是，第一电源端VDD的第一电压信号的信号幅值、第二电源端VSS的第二电压信号的信号幅值均大于数据信号端Data输出的第二数据信号的信号幅值，以使得在数据信号写入阶段，驱动模块30中的第一驱动晶体管或第二驱动晶体管能够被导通。

如图1所示，在示例性实施例中，第一复位模块20、数据写入模块40和传输模块50可以通过晶体管来实现。示例性的，第一复位模块20可以包括第一N型晶体管T1，第一N型晶体管T1的控制端连接复位信号端Rst，第一N型晶体管T1的第一端连接第二节点N2，第一N型晶体管T1的第二端连接第一节点N1；数据写入模块40包括第四N型晶体管T4，第四N型晶体管T4的控制端连接栅极信号端Gate，第四N型晶体管T4的第一端连接数据信号端Data，第四N型晶体管T4的第二端连接第四节点N4。第一N型晶体管T1可以响应于复位信号端Rst的复位信号将第二节点N2的电压信号传输至第一节点N1，第四N型晶体管T4可以响应于栅极信号端Gate的信号将数据信号端Data的第二数据信号传输至第四节点N4。第一N型晶体管T1和第四N型晶体管T4可以为N型氧化物晶体管。传输模块50可以包括第二N型晶体管T2，第二N型晶体管T2的控制端连接栅极信号端Gate，第二N型晶体管T2的第一端连接第一节点N1，第二N型晶体管T2的第二端连接第三节点N3，第二N型晶体管T2可以响应于栅极信号端Gate的信号导通第一节点N1和第三节点N3的连通路径。第一N型晶体管T1、第四N型晶体管T4可以为N型氧化物薄膜晶体管。当然，在其他实施例中，第一复位模块20、数据写入模块40和传输模块50还可以采用其他的电路结构实现。

如图1所示，在示例性实施例中，像素驱动电路还可以包括第二复位模块60、第一发光控制模块70、第二发光控制模块80和存储模块90，其中，第二复位模块60连接第五节点N5、第一电源端VDD和复位信号端Rst，第二复位模块60可用于响应复位信号端Rst的复位信号将第一电源端VDD的第一电压信号传输至第五节点N5；第一发光控制模块70连接第四节点N4、使能信号端EM和第一电源端VDD，第一发光控制模块70可用于响应使能信号端EM的使能信号导通第四节点N4与第一电源端VDD的连通路径；第二发光控制模块80连接第三节点N3、使能信号端EM和第五节点N5，第二发光控制模块80可用于响应使能信号端EM的使能信号导通第五节点N5与第三节点N3的连通路径；存储模块90连接于第一节点N1和第二电源端VSS之间，存储模块90用于维持第一节点N1的电位稳定。

如图1所示，在示例性实施例中，上述的第二复位模块60、第一发光控制模块70、第二发光控制模块80可以通过晶体管来实现。第二复位模块60可以包括第七N型晶体管T7，第七N型晶体管T7的控制端连接复位信号端Rst，第七N型晶体管T7的第一端连接第一电源端VDD，第七N型晶体管T7的第二端连接第五节点N5。第一发光控制模块70可以包括第五N型晶体管T5，第五N型晶体管T5的控制端连接使能信号端EM，第五N型晶体管T5的第一端连接第二电源端VSS，第五N型晶体管T5的第二端连接第四节点N4。第二发光控制模块80可以包括第六N型晶体管T6，第六N型晶体管T6的控制端连接使能信号端EM，第六N型晶体管T6的第一端连接第五节点N5，第六N型晶体管T6的第二端连接第三节点N3。第二N型晶体管T2、第五N型晶体管T5、第六N型晶体管T6和第七N型晶体管T7可以为N型氧化物薄膜晶体管。当然，在其他实施例中，第二复位模块60、第一发光控制模块70、第二发光控制模块80还可以采用其他的电路结构来实现。

如图1所示，在示例性实施例中，存储模块90可以包括电容C，电容C的第一极连接第一节点N1，电容C的第二极连接第二电源端VSS。当然，在其他实施例中，存储模块90还可以通过其他的电路结构来实现。

图4为图1中像素驱动电路的各节点的时序图，图中，EM表示使能信号端EM的时序，RST表示复位信号端Rst的时序，Data2表示第二沟道区晶体管的时序，Data1表示第一沟道区晶体管的时序，Gate表示栅极信号端Gate的时序。如图4所示，该像素驱动电路的驱动方法可以包括：复位阶段t1、数据写入阶段t2和发光阶段t3。下面结合时序图对本公开像素驱动端线路的驱动方法进行具体介绍。

图5为根据本公开一种实施方式的像素驱动电路在复位阶段t1的等效电路图，如图5所示，在复位阶段t1，使能信号端EM输出低电平，复位信号端Rst输出高电平信号，栅极信号端Gate输出低电平信号，第五N型晶体管T5和第六N型晶体管T6关闭，第一N型晶体管T1和第七N型晶体管T7导通，第二N型晶体管T2和第四N型晶体管T4关闭。在进行低灰阶显示时，数据信号端Data输出高电平的第一数据信号，控制模块10中的第一控制晶体管响应于高电平的第一数据信号导通，将第一电源端VDD的第一电压信号通过第一N型晶体管T1传输至第一节点N1，对驱动晶体管的栅极进行复位。或者，在进行高灰阶显示时，数据信号端Data输出低电平的第一数据信号，控制模块10中的第二控制晶体管响应于低电平的第一数据信号导通，将第二电源端VSS的第二电压信号经由第一N型晶体管T1传输至第一节点N1，对驱动晶体管的栅极进行复位。同时，第七N型晶体管T7导通而使得LED两端的压差为零，LED不发光。

图6为根据本公开一种实施方式的像素驱动电路在数据写入阶段t2的等效电路图，如图6所示，在数据写入阶段t2，使能信号端EM输出低电平信号，栅极信号端Gate输出高电平信号，复位信号端Rst输出低电平信号，第五N型晶体管T5和第六N型晶体管T6关闭，第二N型晶体管T2和第四N型晶体管T4导通，第一N型晶体管T1和第七N型晶体管T7关闭。在进行低灰阶显示时，第一节点N1的电位高于第四节点N4的电位，使得V_GS＝V_N1-V_N4＞Vth，驱动模块30中的第一驱动晶体管导通，数据信号端Data输出高电平的第二数据信号，驱动模块30中的第一驱动晶体管将高电平的第二数据信号写入第一驱动晶体管的栅极，直至第一驱动晶体管的栅极电压变为Vdata+Vth；在进行高灰阶显示时，第一节点N1的电位低于第四节点N4的电位，驱动模块30中的第二驱动晶体管导通，将低电平的第二数据信号写入第二驱动晶体管的栅极，直至第二驱动晶体管的栅极电压变为Vdata+Vth。此过程中，驱动晶体管的阈值电压被写入驱动晶体管的栅极并存在电容C中，实现驱动晶体管的阈值电压补偿。此外，需要注意的是，在数据写入阶段，栅极信号端在数据信号端输出第二数据信号之后打开并在数据信号端停止输出第二数据信号之前关闭，以保证在第四N型晶体管T4导通的时间内，所写入的数据信号是稳定的灰阶电压。

图7为根据本公开一种实施方式的像素驱动电路在发光阶段t3的等效电路图，如图7所示，在发光阶段t3，使能信号端EM输出高电平信号，栅极信号端Gate输出低电平信号，复位信号端Rst输出低电平信号，第五N型晶体管T5和第六N型晶体管T6导通，第二N型晶体管T2和第四N型晶体管T4关闭，同时驱动模块10关断。在进行低灰阶显示时，驱动模块30中的第一驱动晶体管在第一节点N1的高电平信号作用下导通，向第五节点N5连接的发光单元提供驱动电流，驱动发光单元进行低灰阶发光显示。或者，在进行高灰阶显示时，驱动模块30中的第二驱动晶体管在第一节点N1的低电平信号作用下导通，向发光单元提供驱动电流，驱动发光单元进行高灰阶发光显示。

可以看出，本公开提供的像素驱动电路，驱动模块30中包含双沟道晶体管，当需要进行低灰阶显示时，可以通过控制模块10中的第一控制晶体管将第一电压信号写入第一节点N1，导通驱动模块30中的第一驱动晶体管，利用第一驱动晶体管的开态电阻高的特点降低驱动电流；当需要进行高灰阶显示时，可以通过控制模块10中的第二控制晶体管将第二电压信号写入第一节点N1，导通驱动模块30中的第二驱动晶体管，利用第二驱动晶体管开态电阻低的特点降低发热量，可以解决相关技术中LED显示器件因温度上升亮度衰减的问题。

此外，本公开还提供一种显示面板，该显示面板可以包括本公开任意实施例所述的像素驱动电路。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：

控制模块，连接第一电源端、第二电源端、数据信号端和第二节点，所述控制模块用于响应所述数据信号端的第一数据信号将所述第一电源端的第一电压信号或所述第二电源端的第二电压信号传输至所述第二节点；

第一复位模块，连接第一节点、复位信号端和所述第二节点，所述第一复位模块用于响应所述复位信号端的复位信号将所述第二节点的电压信号传输至所述第一节点；

驱动模块，连接所述第一节点、第三节点和第四节点，所述驱动模块用于响应所述第一节点的电压信号利用所述第三节点和所述第四节点的电压差提供驱动电流；

数据写入模块，连接所述数据信号端、栅极信号端和所述第四节点，所述数据写入模块用于响应所述栅极信号端的信号将所述数据信号端的第二数据信号传输至所述第四节点；

传输模块，连接所述第一节点、所述第三节点和所述栅极信号端，所述传输模块用于响应所述栅极信号端的信号导通所述第一节点和所述第三节点的连通路径；

其中，所述驱动模块包括双沟道晶体管，所述双沟道晶体管包括第一沟道区和第二沟道区，所述第一沟道区的开态电阻小于所述第二沟道区的开态电阻。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述控制模块包括双沟道晶体管，且所述双沟道晶体管包括所述第一沟道区和所述第二沟道区，所述第一沟道区的开态电阻小于所述第二沟道区的开态电阻。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述第一沟道区为N型氧化物沟道，所述第二沟道区为多晶硅沟道；

所述第一沟道区的宽长比与所述第二沟道区的宽长比的比值小于10。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述控制模块包括第一双沟道晶体管，所述第一双沟道晶体管的第一端连接所述第一电源端，所述第一双沟道晶体管的第二端连接所述第二节点，所述第一双沟道晶体管的第三端连接所述第二电源端，所述第一双沟道晶体管的控制端连接所述数据信号端；

所述驱动模块包括第二双沟道晶体管，所述第二双沟道晶体管的第一端和第二端均连接所述第三节点，所述第二双沟道晶体管的第三端连接所述第四节点，所述第二双沟道晶体管的控制端连接所述第一节点。

5.根据权利要求1所述的像素驱动电路，其特征在于，所述第一电压信号的幅值、所述第二电压信号的幅值均大于所述第二数据信号的幅值。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述第一数据信号的信号幅值大于所述第二数据信号的信号幅值。

7.根据权利要求1所述的像素驱动电路，其特征在于，在数据写入阶段，所述栅极信号端在所述数据信号端输出所述第二数据信号的时长内输出导通电平。

8.根据权利要求1所述的像素驱动电路，其特征在于，还包括：

第二复位模块，连接所述第五节点、第一电源端和所述复位信号端，所述第二复位模块用于响应所述复位信号端的复位信号将所述第一电源端的第一电压信号传输至所述第五节点；

第一发光控制模块，连接所述第四节点、使能信号端和所述第一电源端，所述第一发光控制模块用于响应所述使能信号端的使能信号导通所述第四节点与所述第一电源端的连通路径；

第二发光控制模块，连接所述第三节点、所述使能信号端和所述第五节点，所述第二发光控制模块用于响应所述使能信号端的使能信号导通所述第五节点与所述第三节点的连通路径；

存储模块，连接于所述第一节点和所述第二电源端之间，所述存储模块用于维持所述第一节点的电位稳定；

发光单元，连接于所述驱动模块和所述第一电源端之间，所述发光单元在所述驱动电流的作用下发光。

9.一种像素驱动电路驱动方法，用于驱动权利要求1-8任一项所述的像素驱动电路，其特征在于，所述方法包括：

在复位阶段，所述控制模块响应于数据信号端的第一数据信号向所述第二节点写入第一电源端的第一电压信号或第二电源端的第二电压信号，所述第一复位模块将所述第一电压信号或所述第二电压信号传输至所述第一节点；

在数据写入阶段，所述数据写入模块向所述第四节点写入第二数据信号，所述驱动模块在所述第一节点的电压信号作用下将所述第四节点的第二数据信号写入所述第三节点，所述传输模块将所述第二数据信号传输至所述第一节点。

10.一种显示面板，其特征在于，包括权利要求1-8任一项所述的像素驱动电路。

Images