CN114927532A - 阵列基板及其制作方法和显示面板 - Google Patents

阵列基板及其制作方法和显示面板 Download PDF

Info

Publication number
CN114927532A
CN114927532A CN202210448296.8A CN202210448296A CN114927532A CN 114927532 A CN114927532 A CN 114927532A CN 202210448296 A CN202210448296 A CN 202210448296A CN 114927532 A CN114927532 A CN 114927532A
Authority
CN
China
Prior art keywords
thin film
film transistor
layer
active layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210448296.8A
Other languages
English (en)
Other versions
CN114927532B (zh
Inventor
张合静
杨帆
刘振
卓恩宗
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210448296.8A priority Critical patent/CN114927532B/zh
Publication of CN114927532A publication Critical patent/CN114927532A/zh
Application granted granted Critical
Publication of CN114927532B publication Critical patent/CN114927532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种阵列基板及其制作方法和显示面板，所述阵列基板包括衬底和设置在所述衬底上的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管为金属氧化物薄膜晶体管，所述第二薄膜晶体管为低温多晶硅薄膜晶体管，所述第一薄膜晶体管包括第一有源层，所述第一有源层至少部分结晶，所述第二薄膜晶体管包括第二有源层，所述第一有源层和第二有源层不同层设置，且所述第一有源层更靠近所述衬底。通过在沉积完金属氧化物薄膜晶体管中的金属氧化物半导体之后，进一步对金属氧化物半导体处理，使得金属氧化物半导体至少部分结晶，使得金属氧化物半导体键接更加稳定，从而提高低温多晶氧化物阵列基板中金属氧化物薄膜晶体管的迁移率和稳定性。

Description

阵列基板及其制作方法和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制作方法和显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是液晶显示器中的主要驱动元件，直接关系到高性能显示面板的发展方向。显示面板所用薄膜晶体管需要考虑均一性、漏电流、稳定性、响应速度等多方面的因素。依据薄膜晶体管中有源层材料的不同，薄膜晶体管分为非晶硅(a-Si)薄膜晶体管、低温多晶硅(Low Temperature Poly sil-icon，LTPS)薄膜晶体管以及金属氧化物(Oxide)薄膜晶体管。由于低温多晶硅薄膜晶体管具有很高的迁移率和较高的稳定性，金属氧化物薄膜晶体管具有很低的漏电和很快的响应速度，因此通常结合这两种薄膜晶体管的优势来设计低温多晶氧化物(Low Temperature Poly crystallineOxide，LTPO)阵列基板，用在显示面板技术中，极大提高显示面板的性能。
然而，在低温多晶氧化物阵列基板中，金属氧化物薄膜晶体管存在稳定性能不佳的问题。
发明内容
本申请的目的是提供一种阵列基板及其制作方法和显示面板，以提高低温多晶氧化物阵列基板中金属氧化物薄膜晶体管的稳定性能。
本申请公开了一种阵列基板，所述阵列基板包括衬底和设置在所述衬底上的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管为金属氧化物薄膜晶体管，所述第二薄膜晶体管为低温多晶硅薄膜晶体管，所述第一薄膜晶体管包括第一有源层，所述第一有源层至少部分结晶，所述第二薄膜晶体管包括第二有源层，所述第一有源层和所述第二有源层不同层设置，且所述第一有源层更靠近所述衬底。
可选的，所述第一有源层包括本体部和导体部，所述导体部设置在所述本体部的两侧，分别与所述第一薄膜晶体管的源极和漏极连接；所述导体部由氧化物半导体的两端掺杂形成。
可选的，所述第一薄膜晶体管为顶栅结构，所述第二薄膜晶体管为顶栅结构。
可选的，所述第一薄膜晶体管还包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管还包括第二栅极、第二源极和第二漏极，所述阵列基板还包括缓冲层、第一绝缘层、第二绝缘层、第三绝缘层和钝化层，所述缓冲层设置在所述衬底上，所述一有源层设置在所述缓冲层上；所述第一绝缘层设置在所述缓冲层和第一有源层上，所述第二有源层设置在所述第一绝缘层上；所述第二绝缘层设置在所述第一绝缘层和第二有源层上，所述第一栅极和第二栅极设置在所述第二绝缘层上；所述第三绝缘层设置在所述第一栅极、第二栅极和第二绝缘层上，所述第一源极、第一漏极、第二源极和第二漏极设置在所述第三绝缘层上，且所述第一源极、第一漏极分别与所述第一有源层的两端连接，所述第二源极、第二漏极分别与所述第二有源层的两端连接；所述钝化层设置在所述第一源极、第一漏极、第二源极、第二漏极和第三绝缘层上。
可选的，所述第一有源层、第一栅极、第一源极和第一漏极的厚度，分别与所述第二有源层、第二栅极、第二源极和第二漏极的厚度相等。
本申请还公开了一种阵列基板的制作方法，用于制作如上所述的阵列基板，包括步骤：
在衬底上形成氧化物半导体图案；
在所述衬底和所述氧化物半导体图案上形成第一绝缘层；
在所述第一绝缘层上形成非晶硅层；
同时对所述氧化物半导体图案和所述非晶硅层通过固相结晶法进行结晶处理，使所述非晶硅层转化成多晶硅层，并使得所述氧化物半导体图案至少部分结晶；以及
使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅层形成第二薄膜晶体管的第二有源层；
其中，所述第一薄膜晶体管为金属氧化物薄膜晶体管，所述第二薄膜晶体管为低温多晶硅薄膜晶体管。
可选的，使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅层形成第二薄膜晶体管的第二有源层的步骤中，在对所述多晶硅层掺杂处理形成第二薄膜晶体管的第二有源层的同时，对所述氧化物半导体图案掺杂处理形成第一薄膜晶体管的第一有源层。
可选的，对所述多晶硅层的两端依次进行低掺杂和高掺杂的同时，对所述氧化物半导体图案的两端依次进行低掺杂和高掺杂。
可选的，使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅层形成第二薄膜晶体管的第二有源层的步骤中，包括：
蚀刻多晶硅层形成多晶硅图案；
在所述第一绝缘层上形成光阻图案，使所述光阻图案遮挡所述氧化物半导体图案的中间区域；
同时对所述多晶硅图案和所述氧化物半导体图案轻掺杂；
剥离所述光阻图案；
在所述多晶硅图案和所述第一绝缘层上形成第二绝缘层；
在所述第二绝缘层上形成所述第一薄膜晶体管的第一栅极，以及所述第二薄膜晶体管的第二栅极，并使所述第一栅极遮挡所述氧化物半导体图案的中间区域，使所述第二栅极遮挡所述多晶硅图案的中间区域；以及
同时对所述氧化物半导体图案和所述多晶硅图案进行重掺杂，使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅图案形成第二薄膜晶体管的第二有源层。
本申请还公开了一种显示面板，包括液晶层、彩膜基板和如上所述的阵列基板，所述彩膜基板和阵列基板相对设置，所述液晶层设置在所述彩膜基板和阵列基板之间。
相对于目前不对金属氧化物薄膜晶体管中金属氧化物半导体进行处理的方案来说，本申请在沉积完金属氧化物薄膜晶体管中的金属氧化物半导体之后，进一步对金属氧化物半导体处理，使得金属氧化物半导体至少部分结晶，使得金属氧化物半导体键接更加稳定，从而提高低温多晶氧化物阵列基板中金属氧化物薄膜晶体管的迁移率和稳定性。而且，在本申请提供的低温多晶氧化物阵列基板中，将金属氧化物薄膜晶体管的第一有源层和低温多晶硅薄膜晶体管的第二有源层不同层，使第一有源层更靠近所述衬底，即先制作第一有源层，再制作第二有源层，这样既能够避免在沉积氧化物半导体时受到非晶硅层的制作过程中氢原子的干扰，避免影响到氧化物半导体的性能，还能够在后续非晶硅层转化层多晶硅层的过程中，利用非晶硅层的结晶工艺同步使得氧化物半导体部分结晶，从而在不增加额外制程的同时，提高了阵列基板的性能。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请提供的一种显示面板的示意图；
图2是本申请提供的一种阵列基板的示意图；
图3是本申请提供的一种阵列基板的制作方法的流程图；
图4a-图4l是本申请提供的阵列基板的工艺流程图；
图5是本申请提供的另一种阵列基板的制作方法的流程图。
其中，10、显示面板；20、阵列基板；21、衬底；22、缓冲层；23、第一绝缘层；24、第二绝缘层；25、第三绝缘层；26、钝化层；30、彩膜基板；40、液晶层；100、第一薄膜晶体管；110、第一有源层；111、本体部；112、导体部；113、氧化物半导体图案；120、第一栅极；130、第一源极；140、第一漏极；200、第二薄膜晶体管；210、第二有源层；211、非晶硅层；212、多晶硅图案；220、第二栅极；230、第二源极；240、第二漏极。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
下面参考附图和可选的实施例对本申请作详细说明。
如图1所示，本申请实施例提供了一种显示面板10，所述显示面板10可以是一般的液晶面板，也可以有机发光显示面板10或其它类型的显示面板10；当显示面板10为液晶面板时，所述显示面板10包括相对设置的阵列基板20和彩膜基板30，以及设置在所述阵列基板20和彩膜基板30之间的液晶层40。
如图2所示，本申请实施例还提供了一种上述显示面板10中的阵列基板20，所述阵列基板20包括衬底21和设置在所述衬底21上的第一薄膜晶体管100和第二薄膜晶体管200，所述第一薄膜晶体管100为金属氧化物薄膜晶体管，所述第二薄膜晶体管200为低温多晶硅薄膜晶体管，通过将金属氧化物薄膜晶体管和低温多晶硅薄膜晶体管结合到一个阵列基板20上形成低温多晶氧化物阵列基板20，使得阵列基板20的性能得到极大地提升。
需要说明的是，所述第一薄膜晶体管100和第二薄膜晶体管200可以都设置在显示区，用来驱动像素；也可以都设置在非显示区，作为GOA电路的一部分；当然还可以将第一薄膜晶体管100做在显示区，第二薄膜晶体管200做在非显示区；或者，将第二薄膜晶体管200做在显示区，第一薄膜晶体管100做在非显示区。对此，本申请不做具体限定，可根据实际情况进行对应调整。
其中，所述第一薄膜晶体管100包括第一有源层110，所述第一有源层110至少部分结晶，所述第二薄膜晶体管200包括第二有源层210，所述第一有源层110和所述第二有源层210不同层设置，且所述第一有源层110更靠近所述衬底21。
相对于目前不对金属氧化物薄膜晶体管中金属氧化物半导体进行处理的方案来说，本申请在沉积完金属氧化物薄膜晶体管中的金属氧化物半导体之后，进一步对金属氧化物半导体处理，使得金属氧化物半导体至少部分结晶，此处部分结晶可以是令所述金属氧化物半导体局部微晶化，也可以是令所述金属氧化物整体全部结晶。通过对金属氧化物半导体结晶处理，使得金属氧化物半导体键接更加稳定，从而提高低温多晶氧化物阵列基板20中金属氧化物薄膜晶体管的迁移率和稳定性。
而且，在本申请提供的低温多晶氧化物阵列基板20中，将金属氧化物薄膜晶体管的第一有源层110做到和低温多晶硅薄膜晶体管的第二有源层210不同层，使第一有源层110更靠近所述衬底21，即先制作第一有源层110，再制作第二有源层210，这样既能够避免在沉积氧化物半导体时受到非晶硅层的制作过程中氢原子的干扰，避免影响到氧化物半导体的性能，还能够在后续非晶硅层转化层多晶硅层的过程中，利用非晶硅层的结晶工艺同步使得氧化物半导体部分结晶，从而在不增加额外制程的同时，提高了阵列基板20的性能。而且，金属氧化物半导体的膜层结构较为脆弱，当地势不平整时容易断裂，因此先沉积氧化物半导体可以避免第一有源层110断裂。
在本申请实施例中，所述第一有源层110的材料可以可以是如下任意一种或多种：氧化铟镓锌(IGZO)、铟镓锌氮氧化物(InGaZnON)、氧化锌(ZnO)、氮氧化锌(ZnON)、锌锡氧化物(ZnSnO)、镉锡氧化物(CdSnO)、镓锡氧化物(GaSnO)、钛锡氧化物(TiSnO)、铜铝氧化物(CuAlO)、锶铜氧化物(SrCuO)、镧铜氧硫氧化物(LaCuOS)、氮化镓(GaN)、铟镓氮化物(InGaN)、铝镓氮化物(AlGaN)和铟镓铝氮化物(InGaAlN)等。
进一步的，所述第一有源层110包括本体部111和导体部112，所述导体部112设置在所述本体部111的两侧，分别与所述第一薄膜晶体管100的源极和漏极连接。所述导体部112可以是对金属氧化物半导体进行离子注入形成的，具体可以是在对多晶硅半导体进行掺杂的同时，对金属氧化物半导体的两端掺杂所形成的；当然导体部112可以是自行注入其它离子形成的，并不局限于注入氮离子、硼离子，还可以是注入金属离子。
由于半导体各处的电子迁移率不稳定，电子迁移率越高电传导效果越好，这样会导致目前同一金属氧化物薄膜晶体管中经过氧化物半导体的电信号存在差异，同一阵列基板20中不同金属氧化物薄膜晶体管的电传导效果更是存在差异。在将金属氧化物半导体的两端转变为导体后，金属氧化物薄膜晶体管中源极和漏极连接的都是导体材料，此时电子迁移率趋于一致，都达到最高的水平，保证了金属氧化物薄膜晶体管的开态电流，因此不会存在电信号存在差异。另外低温多晶硅薄膜晶体管中源极和漏极也是与第一有源层110中的导体部112连接，从而使得金属氧化物薄膜晶体管的电传导效果与低温多晶硅薄膜晶体管的电传导效果相同，使得金属氧化物薄膜晶体管和阵列基板20的均匀性得到极大的提升。
另外，在所述阵列基板20中，所述第一薄膜晶体管100为顶栅结构，所述第二薄膜晶体管200也为顶栅结构。由于顶栅结构薄膜晶体管和底栅结构薄膜晶体管的器件构型不同，造成了载流子积累和传输的位置不同，相对于底栅结构薄膜晶体管来说，顶栅结构薄膜晶体管中载流子积累和传输效果更加高效，电子迁移率也会更高。因此，本申请实施例将阵列基板20中的第一薄膜晶体管100和第二薄膜晶体管200都设为顶栅结构，能够进一步提高阵列基板20的性能。
具体的，所述第一薄膜晶体管100还包括第一栅极120、第一源极130和第一漏极140，所述第二薄膜晶体管200还包括第二栅极220、第二源极230和第二漏极240，所述阵列基板20还包括缓冲层22、第一绝缘层23、第二绝缘层24、第三绝缘层25和钝化层26，所述缓冲层22设置在所述衬底21上，所述一有源层设置在所述缓冲层22上。衬底21一般为玻璃材料，衬底21中容易含有金属粒子，在衬底21和第一有源层110之间设置缓冲层22，能够避免衬底21中的金属粒子传递到第一有源层110中，影响到第一有源层110的性能。
所述第一绝缘层23设置在所述缓冲层22和第一有源层110上，所述第二有源层210设置在所述第一绝缘层23上。通过第一绝缘层23将第一有源层110和第二有源层210隔开，避免第二有源层210在制作过程中将氢离子传递到第一有源层110中，影响到第一有源层110的性能。
所述第二绝缘层24设置在所述第一绝缘层23和第二有源层210上，所述第一栅极120和第二栅极220设置在所述第二绝缘层24上；所述第三绝缘层25设置在所述第一栅极120、第二栅极220和第二绝缘层24上，所述第一源极130、第一漏极140、第二源极230和第二漏极240设置在所述第三绝缘层25上，且所述第一源极130、第一漏极140分别与所述第一有源层110的两端连接，所述第二源极230、第二漏极240分别与所述第二有源层210的两端连接；所述钝化层26设置在所述第一源极130、第一漏极140、第二源极230、第二漏极240和第三绝缘层25上。通过将两种薄膜晶体管的同一功能结构都设置在同一膜层，利用一道工序将两种薄膜晶体管的同一功能结构同时制作出，从而提高阵列基板20的生产效率。
而且，所述第一有源层110、第一栅极120、第一源极130和第一漏极140的厚度，分别与所述第二有源层210、第二栅极220、第二源极230和第二漏极240的厚度相等。这样既方便同时制作两种薄膜晶体管，也使得阵列基板20在制作完后，表面的平整度较好，避免后续沉积像素电极和配向层时出现断裂的问题，也避免阵列基板20和彩膜基板30由于各处间距不同，导致电场强度存在差异使得显示效果变差的问题。
对应的，如图3所示，本申请实施例还公开了上述阵列基板的制作方法，包括步骤：
S1：在衬底上形成氧化物半导体图案；
S2：在所述衬底和所述氧化物半导体图案上形成第一绝缘层；
S3：在所述第一绝缘层上形成非晶硅层；
S4：同时对所述氧化物半导体图案和所述非晶硅层通过固相结晶法进行结晶处理，使所述非晶硅层转化成多晶硅层，并使得所述氧化物半导体图案至少部分结晶；
S5：使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅层形成第二薄膜晶体管的第二有源层；
其中，所述第一薄膜晶体管为金属氧化物薄膜晶体管，所述第二薄膜晶体管为低温多晶硅薄膜晶体管。
本申请实施例在制作阵列基板的过程中，先制作第一薄膜晶体管中的氧化物半导体，再制作第二薄膜晶体管中的非晶硅层，且在将第二薄膜晶体管中的非晶硅层转化为多晶硅层的同时，还对氧化物半导体结晶处理，使得氧化物半导体图案至少部分结晶，以提高金属氧化物薄膜晶体管的迁移率和稳定性。这一结晶方法为固相结晶法(SPC)，由于固相结晶法的加热面积大、加热温度高、成本低、均匀性较好，因此能够满足同时对非晶硅层和氧化物半导体图案处理的要求，而且较高的温度也能够满足使得氧化物半导体图案结晶的要求。虽然目前对非晶硅转化为多晶硅的方法还有准分子激光退火、快速热退火等方法，但是准分子激光退火的加热面积小，不能同时对非晶硅层和氧化物半导体图案结晶处理，从而会导致制程时间过长；而快速热退火只能对基板表面的膜层结构加热，且加热温度较低，由于氧化物半导体图案在非晶硅层的下方，且结晶温度较高，因此快速热退火不能使得氧化物半导体图案结晶，同样不满足要求。
结合图4a-图4l所示，在S1步骤中，在形成氧化物半导体图案113之前，先在衬底21上形成一层缓冲层22，避免衬底21中的金属离子污染氧化物半导体图案113，而且缓冲层22还可以是遮光材料，避免背光照射到第一薄膜晶体管和第二薄膜晶体管的有源层上，造成光漏电的问题。
在S4步骤中，先将非晶硅层211转化成多晶硅层，再将多晶硅层蚀刻成多晶硅图案212，有利于保证多晶硅图案212的整体均匀性。当然也可以先将非晶硅层蚀刻成非晶硅图案，再将非晶硅图案转化成多晶硅图案。
在S5步骤中，在对所述多晶硅层掺杂处理形成第二薄膜晶体管的第二有源层210的同时，对所述氧化物半导体图案113掺杂处理形成第一薄膜晶体管的第一有源层110。对氧化物半导体图案113掺杂处理后，第一有源层110中有部分会变成导体，使得第一有源层110分成导体部112和本体部111，从而减少其阻抗，保证金属氧化物薄膜晶体管的开态电流，使得金属氧化物薄膜晶体管的均匀性得到提高。
由于对多晶硅需要一次进行低掺杂和高掺杂，本申请实施例对所述多晶硅层的两端依次进行低掺杂和高掺杂，同时对所述氧化物半导体图案的两端依次进行低掺杂和高掺杂，使得第一有源层的两端和第二有源层的两端具备相同的电传导效果，使得金属氧化物薄膜晶体管和阵列基板的均匀性得到极大的提升。
结合图5所示，在S5步骤中，具体包括：
S51：蚀刻多晶硅层形成多晶硅图案；
S52：在所述第一绝缘层上形成光阻图案，使所述光阻图案遮挡所述氧化物半导体图案的中间区域；
S53：同时对所述多晶硅图案和所述氧化物半导体图案轻掺杂；
S54：剥离所述光阻图案；
S55：在所述多晶硅图案和所述第一绝缘层上形成第二绝缘层；
S56：在所述第二绝缘层上形成所述第一薄膜晶体管的第一栅极，以及所述第二薄膜晶体管的第二栅极，并使所述第一栅极遮挡所述氧化物半导体图案的中间区域，使所述第二栅极遮挡所述多晶硅图案的中间区域；
S57：同时对所述氧化物半导体图案和所述多晶硅图案进行重掺杂，使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅图案形成第二薄膜晶体管的第二有源层。
在S53步骤中，现有技术一般只对多晶硅图案的两端进行轻掺杂，而本案对整个多晶硅图案进行轻掺杂，并不会将多晶硅图案整体变为导体，这一步骤是为了提高多晶硅图案的性能。
在S56、S57步骤中，将第一栅极、第二栅极分别做在第一有源层和第二有源层上方，使得第一薄膜晶体管和第二薄膜晶体管为顶栅结构，并利用第一栅极和第二栅极作为金属氧化物图案和多晶硅图案重掺杂过程中的阻挡层，从而可以省去额外设计阻挡层的制程。
在S5步骤之后，还包括在第一源极、第一漏极、第二源极和第二漏极上形成钝化层、像素电极和配向层的制程，在此不一一说明。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
本申请的技术方案可以广泛用于各种显示面板，如扭曲向列型(Twisted Nemati，TN)显示面板、平面转换型(In-Plane Switching，IPS)显示面板、垂直配向型(VerticalAlignment，VA)显示面板、多象限垂直配向型(Multi-Domain Vertical Alignment，MVA)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，均可适用上述方案。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种阵列基板，包括衬底和设置在所述衬底上的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管为金属氧化物薄膜晶体管，所述第二薄膜晶体管为低温多晶硅薄膜晶体管，其特征在于，
所述第一薄膜晶体管包括第一有源层，所述第一有源层至少部分结晶，所述第二薄膜晶体管包括第二有源层，所述第一有源层和所述第二有源层不同层设置，且所述第一有源层更靠近所述衬底。
2.如权利要求1所述的阵列基板，其特征在于，所述第一有源层包括本体部和导体部，所述导体部设置在所述本体部的两侧，分别与所述第一薄膜晶体管的源极和漏极连接；所述导体部由氧化物半导体的两端掺杂形成。
3.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管为顶栅结构，所述第二薄膜晶体管为顶栅结构。
4.如权利要求3所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管还包括第二栅极、第二源极和第二漏极，所述阵列基板还包括：
缓冲层，设置在所述衬底上，所述一有源层设置在所述缓冲层上；
第一绝缘层，设置在所述缓冲层和第一有源层上，所述第二有源层设置在所述第一绝缘层上；
第二绝缘层，设置在所述第一绝缘层和第二有源层上，所述第一栅极和第二栅极设置在所述第二绝缘层上；
第三绝缘层，设置在所述第一栅极、第二栅极和第二绝缘层上，所述第一源极、第一漏极、第二源极和第二漏极设置在所述第三绝缘层上，且所述第一源极、第一漏极分别与所述第一有源层的两端连接，所述第二源极、第二漏极分别与所述第二有源层的两端连接；以及
钝化层，设置在所述第一源极、第一漏极、第二源极、第二漏极和第三绝缘层上。
5.如权利要求4所述的阵列基板，其特征在于，所述第一有源层、第一栅极、第一源极和第一漏极的厚度，分别与所述第二有源层、第二栅极、第二源极和第二漏极的厚度相等。
6.一种阵列基板的制作方法，用于制作如权利要求1-5任意一项所述的阵列基板，其特征在于，包括步骤：
在衬底上形成氧化物半导体图案；
在所述衬底和所述氧化物半导体图案上形成第一绝缘层；
在所述第一绝缘层上形成非晶硅层；
同时对所述氧化物半导体图案和所述非晶硅层通过固相结晶法进行结晶处理，使所述非晶硅层转化成多晶硅层，并使得所述氧化物半导体图案至少部分结晶；以及
使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅层形成第二薄膜晶体管的第二有源层；
其中，所述第一薄膜晶体管为金属氧化物薄膜晶体管，所述第二薄膜晶体管为低温多晶硅薄膜晶体管。
7.如权利要求6所述的阵列基板的制作方法，其特征在于，使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅层形成第二薄膜晶体管的第二有源层的步骤中，在对所述多晶硅层掺杂处理形成第二薄膜晶体管的第二有源层的同时，对所述氧化物半导体图案掺杂处理形成第一薄膜晶体管的第一有源层。
8.如权利要求7所述的阵列基板的制作方法，其特征在于，对所述多晶硅层的两端依次进行低掺杂和高掺杂的同时，对所述氧化物半导体图案的两端依次进行低掺杂和高掺杂。
9.如权利要求8所述的阵列基板的制作方法，其特征在于，使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅层形成第二薄膜晶体管的第二有源层的步骤中，包括：
蚀刻多晶硅层形成多晶硅图案；
在所述第一绝缘层上形成光阻图案，使所述光阻图案遮挡所述氧化物半导体图案的中间区域；
同时对所述多晶硅图案和所述氧化物半导体图案轻掺杂；
剥离所述光阻图案；
在所述多晶硅图案和所述第一绝缘层上形成第二绝缘层；
在所述第二绝缘层上形成所述第一薄膜晶体管的第一栅极，以及所述第二薄膜晶体管的第二栅极，并使所述第一栅极遮挡所述氧化物半导体图案的中间区域，使所述第二栅极遮挡所述多晶硅图案的中间区域；以及
同时对所述氧化物半导体图案和所述多晶硅图案进行重掺杂，使所述氧化物半导体图案形成第一薄膜晶体管的第一有源层，并使所述多晶硅图案形成第二薄膜晶体管的第二有源层。
10.一种显示面板，其特征在于，包括液晶层、彩膜基板和如权利要求1-5任意一项所述的阵列基板，所述彩膜基板和阵列基板相对设置，所述液晶层设置在所述彩膜基板和阵列基板之间。
CN202210448296.8A 2022-04-27 2022-04-27 阵列基板及其制作方法和显示面板 Active CN114927532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210448296.8A CN114927532B (zh) 2022-04-27 2022-04-27 阵列基板及其制作方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210448296.8A CN114927532B (zh) 2022-04-27 2022-04-27 阵列基板及其制作方法和显示面板

Publications (2)

Publication Number Publication Date
CN114927532A true CN114927532A (zh) 2022-08-19
CN114927532B CN114927532B (zh) 2023-04-21

Family

ID=82806185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210448296.8A Active CN114927532B (zh) 2022-04-27 2022-04-27 阵列基板及其制作方法和显示面板

Country Status (1)

Country Link
CN (1) CN114927532B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330047A (zh) * 2008-07-25 2008-12-24 友达光电股份有限公司 半导体元件、显示装置、光电装置及上述的制造方法
CN104538352A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US20180308871A1 (en) * 2016-11-18 2018-10-25 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel
CN110137182A (zh) * 2019-04-04 2019-08-16 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN110729312A (zh) * 2019-11-28 2020-01-24 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US20200091198A1 (en) * 2016-09-12 2020-03-19 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330047A (zh) * 2008-07-25 2008-12-24 友达光电股份有限公司 半导体元件、显示装置、光电装置及上述的制造方法
CN104538352A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US20200091198A1 (en) * 2016-09-12 2020-03-19 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display device
US20180308871A1 (en) * 2016-11-18 2018-10-25 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel
CN110137182A (zh) * 2019-04-04 2019-08-16 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN110729312A (zh) * 2019-11-28 2020-01-24 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN114927532B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
US8765522B2 (en) Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101912888B1 (ko) 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
WO2017020358A1 (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
CN105304500B (zh) N型tft的制作方法
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
US11895870B2 (en) Display panel and display device
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
US8039844B2 (en) Microcrystalline silicon thin film transistor and method for manufacturing the same
US10629746B2 (en) Array substrate and manufacturing method thereof
CN1639872A (zh) 利用多晶硅的薄膜晶体管制造方法
US9040988B2 (en) Thin film transistor and manufacturing method thereof, and array substrate
CN107833893A (zh) 阵列基板及其制作方法、显示面板
US10516058B2 (en) Low temperature polysilicon thin film transistor and preparation method thereof
CN114927532B (zh) 阵列基板及其制作方法和显示面板
US11728412B2 (en) Method for manufacturing thin film transistor, and display panel
KR100749872B1 (ko) 실리콘 박막 트랜지스터 및 그 제조방법
US20110121305A1 (en) Thin film transistor device and method of making the same
CN103311129A (zh) 薄膜晶体管阵列基板及其沟道形成方法
CN112542516B (zh) 一种主动开关及其制作方法和显示面板
US11094540B2 (en) Manufacturing method of a pair of different crystallized metal oxide layers
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
CN104992926A (zh) Ltps阵列基板及其制造方法
KR20060021188A (ko) 다결정 박막 트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant