CN114924615B - 内存时钟调节方法、装置、电子设备及存储介质 - Google Patents
内存时钟调节方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN114924615B CN114924615B CN202210429400.9A CN202210429400A CN114924615B CN 114924615 B CN114924615 B CN 114924615B CN 202210429400 A CN202210429400 A CN 202210429400A CN 114924615 B CN114924615 B CN 114924615B
- Authority
- CN
- China
- Prior art keywords
- value
- memory
- specific register
- clock cycles
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 212
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004891 communication Methods 0.000 claims description 18
- 238000004590 computer program Methods 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000013112 stability test Methods 0.000 abstract description 5
- 239000000306 component Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000012549 training Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004793 poor memory Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例提供了内存时钟调节方法和装置。方法包括：在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，特定寄存器用于调整时钟周期的抖动，计算相邻的两个时钟周期之间的差值，得到设置为各个不同的值时各个内存单元对应的差值，根据设置为各个不同的值时各个内存单元对应的差值，确定特定寄存器的目标值，使得差值的绝对值小于或等于阈值，将特定寄存器设置为目标值，使得每个主板可以根据自身的内存的特性，单独将特定寄存器设置为适合自身的值，达到减小相邻的两个时钟周期之间的差值的绝对值的效果，继而降低了内存单元的时钟周期的抖动，提高批量生产的主板的时钟周期的一致性，以及主板稳定性测试良率。
Description
技术领域
本发明涉及计算机技术领域，特别是涉及一种内存时钟调节方法、一种内存时钟调节装置、一种电子设备以及一种可读存储介质。
背景技术
目前，在部分主板平台上，内存时钟使用的是双倍时钟，双倍时钟是一种数字生成二级时钟的方式，它是将第一级PLL(Phase Locked Loop，锁相环)产生的时钟，通过相移90度再异或产生二级时钟，故每两个时钟周期是准确和稳定的，但对于单个时钟周期会产生不同的芯片上时钟周期的抖动表现不一致的现象。
在批量生产的主板中，根据相同的参数调整不同的内存单元的时钟周期，一些主板内存时钟信号比较好，也会有一些主板内存时钟信号不好，导致主板的时钟周期一致性差，主板稳定性测试良率低的问题。
发明内容
本发明实施例所要解决的技术问题是提供一种内存时钟调节方法、装置、电子设备及可读存储介质，以便解决主板的时钟周期一致性差，主板稳定性测试良率低的问题。
为了解决上述问题，本发明提供了一种内存时钟调节方法，包括：
在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，其中，所述特定寄存器用于调整内存单元的时钟周期的抖动；
计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值；
根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于或等于阈值；
将所述特定寄存器设置为所述目标值。
可选地，所述在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，包括：
将所述特定寄存器逐个设置为多个预设值；
在将所述特定寄存器设置为每个预设值时，逐个获取各个内存单元的相邻的两个时钟周期。
可选地，所述计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，包括：
在每获取一个内存单元的相邻的两个时钟周期后，计算所述相邻的两个时钟周期之间的差值。
可选地，所述根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，包括：
对于各个内存单元，分别选取对应的差值的绝对值最小时所述特定寄存器设定的值，作为候选值；
选取出现次数最多的所述候选值，作为所述目标值。
本发明还提供了一种内存时钟调节装置，包括：
周期获取模块，用于在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，其中，所述特定寄存器用于调整内存单元的时钟周期的抖动；
差值计算模块，用于计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值；
目标值确定模块，用于根据所述特定寄存器设置为各个不同的值时，各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于或等于阈值；
目标值设置模块，用于将所述特定寄存器设置为所述目标值。
可选地，所述周期获取模块包括：
设置子模块，用于将所述特定寄存器逐个设置为多个预设值；
周期获取子模块，用于在将所述特定寄存器设置为每个预设值时，逐个获取各个内存单元的相邻的两个时钟周期。
可选地，所述差值计算模块包括：
差值计算子模块，用于在每获取一个内存单元的相邻的两个时钟周期后，计算所述相邻的两个时钟周期之间的差值。
可选地，所述目标值确定模块包括：
候选值选取子模块，用于对于各个内存单元，分别选取对应的差值的绝对值最小时所述特定寄存器设定的值，作为候选值；
目标值选取子模块，用于选取出现次数最多的所述候选值，作为所述目标值。
本发明实施例还公开了一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现本发明实施例中一个或多个所述的内存时钟调节方法的步骤。
本发明实施例还公开了一种可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行本发明实施例中一个或多个所述的内存时钟调节方法。
依据本发明实施例，通过在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，其中，特定寄存器用于调整内存单元的时钟周期的抖动，计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于或等于阈值，将所述特定寄存器设置为所述目标值，使得每个主板可以根据自身内存的特性，单独将特定寄存器设置为适合自身的值，达到减小相邻两个时钟周期之间的差值的绝对值的效果，继而降低了内存单元的时钟周期的抖动，提高了批量生产的主板的时钟周期的一致性以及主板稳定性测试良率。
附图说明
图1示出了本发明实施例提供的一种内存时钟调节方法的步骤流程图；
图2示出了本发明示例提供的内存单元的时钟周期在寄存器设置前和设置后的波形对比的示意图；
图3示出了本发明又一实施例提供的一种内存时钟调节方法的步骤流程图；
图4示出了本发明示例提供的内存时钟调节流程的示意图；
图5示出了本发明另一实施例提供的一种内存时钟调节装置实施例的结构框图；
图6示出了根据一示例性实施例示出的一种用于内存时钟调节的电子设备的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
内存在工作时需要加一个时钟信号，内存单元的时钟周期表示了内存所能运行的最高频率。更小的时钟周期就意味着更高的工作频率。由于时钟周期存在抖动的问题，主板上设计有专用的寄存器，用于调整内存中各个内存单元的时钟周期的抖动，称为特定寄存器。根据特定寄存器中的值，对内存单元的时钟周期的抖动进行调整。因此，对于批量生产的内存，由于同批次的不同内存存在制造误差等多方面原因，如果将特定寄存器设置为相同的值，一些主板内存的内存单元的时钟周期抖动较小，时钟信号比较好，但也会有一些主板内存的内存单元的时钟周期抖动较大，时钟信号较差，导致主板的时钟周期一致性差，主板稳定性测试良率低的问题。
图1示出了本发明实施例提供的一种内存时钟调节方法的步骤流程图。参照图1，该实施例提供的内存时钟调节方法可以包括如下步骤：
步骤101，在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，其中，所述特定寄存器用于调整内存单元的时钟周期的抖动。
在本发明实施例中，根据各个内存的特性，单独调整特定寄存器的值。本发明实施例的内存时钟调节方法可以通过固件实现，固件可以是UEFI或者传统BIOS等，其中，传统BIOS(基本输入输出系统，Basic Input Output System)包括PMON(Prom Monitor)。UEFI(统一可扩展固件接口，Unified Extensible Firmware Interface)的安全验证(SEC，SECurity)阶段是平台初始化的第一个阶段，计算机系统加电或重启后应进入这个阶段，这个阶段主要完成对CPU基本的一些配置比如初始化内存，使其能够开始运行UEFI的代码。本发明实施例提出可以在UEFI的SEC阶段添加自动训练特定寄存器的值的机制，使得每个主板可以根据自身的内存的特性，单独将特定寄存器设置为适合自身的值。对于PMON，则可以在上电后初始化完CPU的状态，即初始化内存的位置，添加自动训练特定寄存器的值的机制。作为一种可选方式，固件在主板闪存(flash)上，可以在第一次启动固件时训练特定寄存器的值，训练完后的值保存到flash中，之后再重启固件就不再训练特定寄存器的值，直接从flash中把值取出来用，减少初始化内存的时间。如果发现更换内存条就再训练一次，然后再把训练后得到的值保存到flash中，把之前的值覆盖掉。
在本发明实施例中，对于特定寄存器，可设置的值是有限个数的多个值。为了试验出特定寄存器设置为哪一个值时内存单元的时钟信号最好，需要分别将特定寄存器设置为可设置的所有值，或者分别将特定寄存器设置为选定的可设置的部分值。例如，可设置的值可以从0开始，每次+1，最大到0x3f，也就是在寄存器占用6位的最大值。
在本发明实施例中，在设置特定寄存器的值时，可以采用从小到大依次设置为各个不同的值，也可以采用从大到小依次设置为各个不同的值，或者可以按照设定的顺序设置为各个不同的值，或者可以按照随机顺序设置为各个不同的值，或者其他任意适用的方式，本发明实施例对此不做限制。
在本发明实施例中，在将特定寄存器设置为一个值时，获取多个内存单元的相邻的两个时钟周期，再将特定寄存器设置为另一个值时，再获取多个内存单元的相邻的两个时钟周期。
例如，由于每两个时钟周期是准确和稳定的，用T来表示一个时钟周期，2T的时长是已知的。用已知的2T的时长计算出理论上T的时长。按照每1T的时长内128次(或其他次数)的频率，对内存单元的时钟信号进行采样，并且相邻两次采样的间隔时间相等，即每次间隔时间为T/128。时钟信号为1，即时钟周期中的上升沿，时钟信号为0，即时钟周期中的下降沿。上升沿中采样到的时钟信号为1的数量乘以间隔时间，就可以得到上升沿的时长。下降沿中采样到的时钟信号为0的数量乘以间隔时间，就可以得到下降沿的时长。时长相等的上升沿和下降沿组成一个时钟周期，该上升沿和下降沿的总时长，即一个时钟周期的时长。在该时钟周期之后的上升沿和下降沿组成相邻的时钟周期，该上升沿和下降沿的总时长，即相邻的一个时钟周期的时长。
在本发明实施例中，一个内存是由多个内存单元组成的。内存单元，也称为内存芯片或者内存颗粒，是内存中最核心的部件。时钟信号需要通过电路分别提供给内存中的各个内存单元。由于电路设计和制造误差等多方面原因，多个内存单元的时钟周期可能存在不一致。因此，针对各个内存单元，分别获取相邻的两个时钟周期。也就是说，将特定寄存器设置为一个值时，分别获取各个内存单元的相邻的两个时钟周期，再将特定寄存器设置为另一个值时，再分别获取各个内存单元的相邻的两个时钟周期，如此重复，直至特定寄存器设置为多个不同的值时，各个内存单元的相邻的时钟周期都获取到为止。
步骤102，计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值。
在本发明实施例中，针对特定寄存器设置的每个值，分别计算各个内存单元的相邻的两个时钟周期之间的差值。最终得到特定寄存器设置为各个不同的值时，各个内存单元对应的差值。例如，对于相邻的两个时钟周期，在前的一个时钟周期减去在后的一个时钟周期，从而得到差值。
在本发明实施例中，计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时，各个内存单元对应的差值的实现方式可以包括多种，例如，在每获取一个内存单元的相邻的两个时钟周期后，计算所述相邻的两个时钟周期之间的差值；或者在获取所有内存单元的相邻的两个时钟周期后，再计算相邻的两个时钟周期之间的差值，或者其他任意适用的方式，本发明实施例对此不做限制。
步骤103，根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于或等于阈值。
在本发明实施例中，为了降低内存单元的时钟周期的抖动，需要减小相邻的两个时钟周期之间的差值的绝对值，并且相邻的两个时钟周期之间的差值的绝对值越小越好。基于此，对于每个主板，根据主板上的内存的特性，单独将特定寄存器设置为适合自身的值，具体来说就是，将特定寄存器设置为某个值，使得相邻两个时钟周期之间的差值的绝对值小于或等于阈值。
其中，阈值可以根据实际需要确定，例如，阈值为最小值，或者阈值为次小值，本发明实施例对此不做限制。在实际应用的执行过程中，阈值不一定需要是真实存在的参数，例如，确定特定寄存器为某个值时，相邻的两个时钟周期之间的差值的绝对值为最小或次小，也就是达到了使相邻的两个时钟周期之间的差值的绝对值小于或等于阈值的效果。
在本发明实施例中，根据所述特定寄存器设置为各个不同的值时，各个内存单元对应的差值，确定所述特定寄存器的目标值的具体实现方式可以包括多种。例如，对于各个内存单元，分别选取对应的绝对值最小时所述特定寄存器设定的值，作为候选值，然后选取出现次数最多的所述候选值，作为所述目标值。又例如，计算特定寄存器设定为各个值时各个内存单元对应的绝对值的平均值，然后将其中最小平均值对应的特定寄存器设定的值，作为目标值。又例如，针对特定寄存器设定为各个值时，分别选取最大的绝对值，将使得最大的绝对值最小时特定寄存器设定的值，作为目标值。具体可以包括任意适用的实现方式，本发明实施例对此不做限制。
步骤104，将所述特定寄存器设置为所述目标值。
在本发明实施例中，在确定目标值后，将特定寄存器设置为目标值。之后，内存单元的时钟周期就会根据特定寄存器中设置的目标值被修正。如图2所示本发明示例提供的内存单元的时钟周期在寄存器设置前和设置后的波形对比的示意图。在寄存器设置前，内存单元的相邻的两个时钟周期为2T，相邻的两个时钟周期的长度差别很大。在寄存器设置后，内存单元的相邻的两个时钟周期仍然为2T，但相邻的两个时钟周期的长度差别很小。也就是说，特定寄存器设置为目标值后，内存单元的时钟周期的抖动减小。
依据本发明实施例，通过在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，所述特定寄存器用于调整内存单元的时钟周期的抖动，计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时，各个内存单元对应的差值，根据所述特定寄存器设置为各个不同的值时，各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于或等于阈值，将所述特定寄存器设置为所述目标值，使得每个主板可以根据自身的内存的特性，单独将特定寄存器设置为适合自身的值，达到减小相邻的两个时钟周期之间的差值的绝对值的效果，继而降低了内存单元的时钟周期的抖动，提高了批量生产的主板的时钟周期的一致性以及主板稳定性测试良率。
图3示出了本发明又一实施例提供的一种内存时钟调节方法的步骤流程图。参照图3，该实施例提供的内存时钟调节方法可以包括如下步骤：
步骤201，将所述特定寄存器逐个设置为多个预设值。
在本发明实施例中，预设值为特定寄存器可设置的值，预设值包括多个。将特定寄存器逐个设置为多个预设值的具体实现方式包括多种。例如，按照设定的顺序，逐个设置预设值。又例如，如图4所示的内存时钟调节流程的示意图，先设置特定寄存器为最小的预设值，在逐个获取多个内存单元(slice)的相邻的两个时钟周期后，将上一个预设值加一后得到下一个预设值，将特定寄存器设置为下一个预设值，再次逐个获取多个内存单元(slice)的相邻的两个时钟周期，循环执行上述操作，直至特定寄存器中的值达到可设置的最大值。
步骤202，在将所述特定寄存器设置为每个预设值时，逐个获取各个内存单元的相邻的两个时钟周期。
在本发明实施例中，在上述逐个设置多个预设值的过程中，将特定寄存器设置为每个预设值时，逐个获取各个内存单元的相邻的两个时钟周期。例如，如图4所示，采样内存单元(slice(i))的相邻的两个时钟周期，对一个内存单元采样后，执行i+1，然后对下一个内存单元采样，直至i超过预设数量比如8，也就是所有内存单元采样完成。
步骤203，在每获取一个内存单元的相邻的两个时钟周期后，计算所述相邻的两个时钟周期之间的差值。
在本发明实施例中，将特定寄存器设置为某个预设值时，在每获取一个内存单元的相邻的两个时钟周期后，计算相邻的两个时钟周期之间的差值，而不需要将相邻的两个时钟周期都记录下，只需记录差值，之后就可以再获取下一个内存单元的相邻的两个时钟周期。最终，得到特定寄存器设置为各个不同的值时，各个内存单元对应的差值。
例如，如图4所示，采样一个内存单元的相邻的时钟周期后，比较两个时钟周期，得到差值的绝对值，记录差值的绝对值，然后对下一个内存单元进行采样。
步骤204，对于各个内存单元，分别选取对应的差值的绝对值最小时所述特定寄存器设定的值，作为候选值。
在本发明实施例中，通过上述步骤，对于各个内存单元，保存了特定寄存器所设定的各个不同的值、以及特定寄存器设定为各个不同的值时对应的差值或差值的绝对值。
针对每个内存单元，分别选取对应的差值的绝对值最小时特定寄存器设定的值，作为候选值。例如，如图4所示，选取每个slice的最小值对应的特定寄存器设定的值，也就是一个slice对应有一个选取的特定寄存器设定的值，不同的slice对应选取的特定寄存器设定的值，有的相同，有的不相同。
步骤205，选取出现次数最多的所述候选值，作为所述目标值。
在本发明实施例中，一个内存单元对应有一个候选值，选取出现次数最多的候选值，作为目标值。这样，当特定寄存器设置为目标值时，将有最多的内存单元的相邻两个时钟周期之间的差值的绝对值为最小值。采用这种方式确定目标值时，相邻的两个时钟周期之间差值的阈值可以是特定寄存器设置为目标值时各个内存单元的相邻两个时钟周期之间的差值的绝对值的最大值，或者阈值包括多个，对于每个内存单元有对应的一个阈值，阈值可以是对应的特定寄存器设置为目标值时该内存单元的相邻两个时钟周期之间的差值的绝对值。这样，选取的目标值可以满足相邻两个时钟周期之间的差值的绝对值小于或等于阈值的条件。
例如，如图4所示，对于每个slice对应选取的特定寄存器的值，从中选取出现次数最多的值作为最终值，也就是目标值。
步骤206，将所述特定寄存器设置为所述目标值。
在本发明实施例中，此步骤的具体实现方式可以参见前述实施例中的描述，此处不另赘述。
依据本发明实施例，通过将所述特定寄存器逐个设置为多个预设值，在将所述特定寄存器设置为每个预设值时，逐个获取各个内存单元的相邻的两个时钟周期，在每获取一个内存单元的相邻的两个时钟周期后，计算所述相邻的两个时钟周期之间的差值，对于各个内存单元，分别选取对应的差值的绝对值最小时，所述特定寄存器设定的值作为候选值，选取出现次数最多的所述候选值，作为所述目标值，将所述特定寄存器设置为所述目标值，使得每个主板可以根据自身的内存的特性，单独将特定寄存器设置为适合自身的值，达到相邻的两个时钟周期之间的差值的绝对值最小的效果，继而降低了内存单元的时钟周期的抖动，提高了批量生产的主板的时钟周期的一致性，以及主板稳定性测试良率。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
参照图5，示出了本发明另一实施例提供的一种内存时钟调节装置实施例的结构框图，具体可以包括如下模块：
周期获取模块301，用于在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，其中，所述特定寄存器用于调整内存单元的时钟周期的抖动；
差值计算模块302，用于计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值；
目标值确定模块303，用于根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于或等于阈值；
目标值设置模块304，用于将所述特定寄存器设置为所述目标值。
在本发明实施例中，可选地，所述周期获取模块包括：
设置子模块，用于将所述特定寄存器逐个设置为多个预设值；
周期获取子模块，用于在将所述特定寄存器设置为每个预设值时，逐个获取各个内存单元的相邻的两个时钟周期。
在本发明实施例中，可选地，所述差值计算模块包括：
差值计算子模块，用于在每获取一个内存单元的相邻的两个时钟周期后，计算所述相邻的两个时钟周期之间的差值。
在本发明实施例中，可选地，所述目标值确定模块包括：
候选值选取子模块，用于对于各个内存单元，分别选取对应的差值的绝对值最小时所述特定寄存器设定的值，作为候选值；
目标值选取子模块，用于选取出现次数最多的所述候选值，作为所述目标值。
依据本发明实施例，通过在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，所述特定寄存器用于调整内存单元的时钟周期的抖动，计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于等于阈值，将所述特定寄存器设置为所述目标值，使得每个主板可以根据自身的内存的特性，单独将特定寄存器设置为适合自身的值，达到减小相邻的两个时钟周期之间的差值的绝对值的效果，继而降低了内存单元的时钟周期的抖动，提高了批量生产的主板的时钟周期的一致性，以及主板稳定性测试良率。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
图6是根据一示例性实施例示出的一种用于内存时钟调节的电子设备700的结构框图。例如，电子设备700可以是移动电话、计算机、数字广播终端、消息收发设备、游戏控制台、平板设备、医疗设备、健身设备、个人数字助理等。
参照图6，电子设备700可以包括以下一个或多个组件：处理组件702、存储器704、电源组件706、多媒体组件708、音频组件710、输入/输出(I/O)的接口712、传感器组件714、以及通信组件716。
处理组件702通常控制电子设备700的整体操作，诸如与显示、电话呼叫、数据通信、相机操作和记录操作相关联的操作。处理组件702可以包括一个或多个处理器720来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件702可以包括一个或多个模块，便于处理组件702和其他组件之间的交互。例如，处理组件702可以包括多媒体模块，以方便多媒体组件708和处理组件702之间的交互。
存储器704被配置为存储各种类型的数据以支持在设备700的操作。这些数据的示例包括用于在电子设备700上操作的任何应用程序或方法的指令、联系人数据、电话簿数据、消息、图片、视频等。存储器704可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)、电可擦除可编程只读存储器(EEPROM)、可擦除可编程只读存储器(EPROM)、可编程只读存储器(PROM)、只读存储器(ROM)、磁存储器、快闪存储器、磁盘或光盘。
电源组件706为电子设备700的各种组件提供电力。电源组件706可以包括电源管理系统，一个或多个电源，及其他与为电子设备700生成、管理和分配电力相关联的组件。
多媒体组件708包括在所述电子设备700和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件708包括一个前置摄像头和/或后置摄像头。当电子设备700处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
音频组件710被配置为输出和/或输入音频信号。例如，音频组件710包括一个麦克风(MIC)，当电子设备700处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器704或经由通信组件716发送。在一些实施例中，音频组件710还包括一个扬声器，用于输出音频信号。
I/O接口712为处理组件702和外围接口模块之间提供接口，上述外围接口模块可以是键盘、点击轮、按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件714包括一个或多个传感器，用于为电子设备700提供各个方面的状态评估。例如，传感器组件714可以检测到设备700的打开/关闭状态，组件的相对定位，例如所述组件为电子设备700的显示器和小键盘，传感器组件714还可以检测电子设备700或电子设备700一个组件的位置改变，用户与电子设备700接触的存在或不存在，电子设备700方位或加速/减速和电子设备700的温度变化。传感器组件714可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件714还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件714还可以包括加速度传感器、陀螺仪传感器、磁传感器、压力传感器或温度传感器。
通信组件716被配置为便于电子设备700和其他设备之间有线或无线方式的通信。电子设备700可以接入基于通信标准的无线网络，如WiFi、2G或3G、或它们的组合。在一个示例性实施例中，通信组件716经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件716还包括近场通信(NFC)模块，以促进短程通信。例如，NFC模块可基于射频识别(RFID)技术、红外数据协会(IrDA)技术、超宽带(UWB)技术、蓝牙(BT)技术和其他技术来实现。
在示例性实施例中，电子设备700可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。
在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器704，上述指令可由电子设备700的处理器720执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
一种计算机可读存储介质，当所述存储介质中的指令由终端的处理器执行时，使得终端能够执行一种内存时钟调节方法，所述方法包括：
在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，其中，所述特定寄存器用于调整内存单元的时钟周期的抖动；
计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值；
根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于或等于阈值；
将所述特定寄存器设置为所述目标值。
可选地，所述在特定寄存器设置为各个不同的值时，分别获取各个内存单元的相邻的两个时钟周期，所述特定寄存器用于调整内存单元的时钟周期的抖动，包括：
将所述特定寄存器逐个设置为多个预设值；
在将所述特定寄存器设置为每个预设值时，逐个获取多个内存单元的相邻的两个时钟周期。
可选地，所述计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，包括：
在每获取一个内存单元的相邻的两个时钟周期后，计算所述相邻的两个时钟周期之间的差值。
可选地，所述根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，包括：
对于各个内存单元，分别选取对应的差值的绝对值最小时所述特定寄存器设定的值，作为候选值；
选取出现次数最多的所述候选值，作为所述目标值。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种内存时钟调节方法、一种内存时钟调节装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种内存时钟调节方法，其特征在于，包括：
在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，其中，所述特定寄存器用于调整内存单元的时钟周期的抖动；
计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值；
根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于或等于阈值；
将所述特定寄存器设置为所述目标值，以减小内存单元的时钟周期的抖动。
2.根据权利要求1所述的方法，其特征在于，所述在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，包括：
将所述特定寄存器逐个设置为多个预设值；
在将所述特定寄存器设置为每个预设值时，逐个获取各个内存单元的相邻的两个时钟周期。
3.根据权利要求2所述的方法，其特征在于，所述计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，包括：
在每获取一个内存单元的相邻的两个时钟周期后，计算所述相邻的两个时钟周期之间的差值。
4.根据权利要求1所述的方法，其特征在于，所述根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，包括：
对于各个内存单元，分别选取对应的差值的绝对值最小时所述特定寄存器设定的值，作为候选值；
选取出现次数最多的所述候选值，作为所述目标值。
5.一种内存时钟调节装置，其特征在于，包括：
周期获取模块，用于在特定寄存器设置为各个不同的值时，分别获取多个内存单元的相邻的两个时钟周期，其中，所述特定寄存器用于调整内存单元的时钟周期的抖动；
差值计算模块，用于计算所述相邻的两个时钟周期之间的差值，得到所述特定寄存器设置为各个不同的值时各个内存单元对应的差值；
目标值确定模块，用于根据所述特定寄存器设置为各个不同的值时各个内存单元对应的差值，确定所述特定寄存器的目标值，使得所述特定寄存器设置为所述目标值时，所述相邻的两个时钟周期之间的差值的绝对值小于或等于阈值；
目标值设置模块，用于将所述特定寄存器设置为所述目标值，以减小内存单元的时钟周期的抖动。
6.根据权利要求5所述的装置，其特征在于，所述周期获取模块包括：
设置子模块，用于将所述特定寄存器逐个设置为多个预设值；
周期获取子模块，用于在将所述特定寄存器设置为每个预设值时，逐个获取各个内存单元的相邻的两个时钟周期。
7.根据权利要求6所述的装置，其特征在于，所述差值计算模块包括：
差值计算子模块，用于在每获取一个内存单元的相邻的两个时钟周期后，计算所述相邻的两个时钟周期之间的差值。
8.根据权利要求5所述的装置，其特征在于，所述目标值确定模块包括：
候选值选取子模块，用于对于各个内存单元，分别选取对应的差值的绝对值最小时所述特定寄存器设定的值，作为候选值；
目标值选取子模块，用于选取出现次数最多的所述候选值，作为所述目标值。
9.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器、通信接口、以及存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现权利要求1-4任一项所述的方法步骤。
10.一种可读存储介质，其特征在于，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行如方法权利要求1-4中一个或多个所述的内存时钟调节方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210429400.9A CN114924615B (zh) | 2022-04-22 | 2022-04-22 | 内存时钟调节方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210429400.9A CN114924615B (zh) | 2022-04-22 | 2022-04-22 | 内存时钟调节方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114924615A CN114924615A (zh) | 2022-08-19 |
| CN114924615B true CN114924615B (zh) | 2024-02-20 |
Family
ID=82807533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210429400.9A Active CN114924615B (zh) | 2022-04-22 | 2022-04-22 | 内存时钟调节方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114924615B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333954B1 (en) * | 1999-10-21 | 2001-12-25 | Qualcomm Incorporated | High-speed ACS for Viterbi decoder implementations |
| US6570428B1 (en) * | 2000-03-24 | 2003-05-27 | Winbond Electronics Corporation | Adjustable clock skew apparatus and method for generating clock signals |
| JP2004252682A (ja) * | 2003-02-20 | 2004-09-09 | Ricoh Co Ltd | クロック発生装置 |
| WO2005066795A1 (ja) * | 2004-01-07 | 2005-07-21 | Hiroshi Nakamura | 半導体装置および半導体装置の電源電圧／クロック周波数制御方法 |
| JP2007148776A (ja) * | 2005-11-28 | 2007-06-14 | Seiko Epson Corp | Ｄｍａ回路内蔵集積回路、コントローラにおける消費電力低減方法 |
| CN102394641A (zh) * | 2011-11-04 | 2012-03-28 | 龙芯中科技术有限公司 | 在处理器中控制不同锁相环输出时钟的控制系统和方法 |
| WO2020164100A1 (zh) * | 2019-02-15 | 2020-08-20 | 华为技术有限公司 | 时钟同步的方法和装置 |
| CN114205065A (zh) * | 2020-09-02 | 2022-03-18 | 深圳市朗强科技有限公司 | 时钟频率同步方法、装置、设备及计算机存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10763876B2 (en) * | 2018-10-29 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus, circuits and methods for calibrating a time to digital converter |
-
2022
- 2022-04-22 CN CN202210429400.9A patent/CN114924615B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333954B1 (en) * | 1999-10-21 | 2001-12-25 | Qualcomm Incorporated | High-speed ACS for Viterbi decoder implementations |
| US6570428B1 (en) * | 2000-03-24 | 2003-05-27 | Winbond Electronics Corporation | Adjustable clock skew apparatus and method for generating clock signals |
| JP2004252682A (ja) * | 2003-02-20 | 2004-09-09 | Ricoh Co Ltd | クロック発生装置 |
| WO2005066795A1 (ja) * | 2004-01-07 | 2005-07-21 | Hiroshi Nakamura | 半導体装置および半導体装置の電源電圧／クロック周波数制御方法 |
| JP2007148776A (ja) * | 2005-11-28 | 2007-06-14 | Seiko Epson Corp | Ｄｍａ回路内蔵集積回路、コントローラにおける消費電力低減方法 |
| CN102394641A (zh) * | 2011-11-04 | 2012-03-28 | 龙芯中科技术有限公司 | 在处理器中控制不同锁相环输出时钟的控制系统和方法 |
| WO2020164100A1 (zh) * | 2019-02-15 | 2020-08-20 | 华为技术有限公司 | 时钟同步的方法和装置 |
| CN114205065A (zh) * | 2020-09-02 | 2022-03-18 | 深圳市朗强科技有限公司 | 时钟频率同步方法、装置、设备及计算机存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114924615A (zh) | 2022-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3125187A1 (en) | Method and apparatus for recommending contact information | |
| US20200387795A1 (en) | Super network training method and device | |
| US20160283022A1 (en) | Method and Device for Awakening an Element | |
| WO2016188060A1 (zh) | 应用程序安装包的处理方法及装置 | |
| US20150339016A1 (en) | Tab creation method, device, and terminal | |
| CN112042239B (zh) | 偏移指示确定方法和装置、偏移确定方法和装置 | |
| CN107608714B (zh) | 字节对齐方法、装置及计算机可读存储介质 | |
| US10229165B2 (en) | Method and device for presenting tasks | |
| CN114924615B (zh) | 内存时钟调节方法、装置、电子设备及存储介质 | |
| CN109656308B (zh) | 一种频率配置的调整方法、装置、电子设备及存储介质 | |
| CN115017073B (zh) | 通信控制器的使能方法、装置、电子设备及存储介质 | |
| CN109511114B (zh) | 配置种子IMSI/Ki关联密钥的方法及装置 | |
| CN110909886B (zh) | 一种机器学习网络运行方法、装置及介质 | |
| CN112416580A (zh) | 确定应用运行时最佳资源配置方式的方法、装置及介质 | |
| US11399359B2 (en) | Method and device for extending PBCH | |
| CN113138036B (zh) | 温度检测方法及装置、电子设备 | |
| CN113836069B (zh) | 芯片、引脚操作方法、可读存储介质和电子设备 | |
| CN115981939A (zh) | 内存时钟相位确定方法、装置、电子设备及存储介质 | |
| CN113157703B (zh) | 数据的查询方法、装置、电子设备和存储介质 | |
| CN111176841B (zh) | 一种图形处理器资源的分配方法、装置、电子设备及存储介质 | |
| CN117093267B (zh) | 分支指令跳转地址的存储方法、装置、设备及存储介质 | |
| US20230244287A1 (en) | Method and apparatus of temperature control, and storage medium | |
| CN117111844A (zh) | 创建raid的方法、装置、设备及介质 | |
| CN116540813A (zh) | 参考电压校准方法、芯片和电子设备 | |
| CN118091362A (zh) | 芯片的频率校准方法、装置及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |