CN115981939A - 内存时钟相位确定方法、装置、电子设备及存储介质 - Google Patents

Abstract

本发明实施例提供了一种内存时钟相位确定方法和装置。方法包括：根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到两个测试结果，根据两个测试结果中报错的数量、第一待测试值和第二待测试值，确定第N+1组测试的待测试值，根据第N+1组测试的待测试值，确定通过测试的目标值，使得利用内存时钟相位影响报错的数量的特性，根据第N组测试的测试结果中的报错的数量，自动确定第N+1组测试的待测试值，从而较快缩小测试的范围，更快的寻找到目标值，减少了内存的内存时钟相位的参数调试的耗时，而且解决了对于贴片颗粒内存以及DDR2内存无法自动训练的问题，使内存时钟相位的自动适配的适用范围更加广泛。

Description

内存时钟相位确定方法、装置、电子设备及存储介质

技术领域

本发明涉及计算机技术领域，特别是涉及一种内存时钟相位确定方法、一种内存时钟相位确定装置、一种电子设备以及一种可读存储介质。

背景技术

目前，在定制板卡时，特别是板卡上常常会使用贴片式内存，对内存工作需要使用的一些参数进行调试需要花费很多时间。一些最基本的参数，例如，颗粒大小，硬件的行列地址线，颗粒的类型、bank(内存库)数等，因为参数比较固定，按照硬件及颗粒实际情况填写即可。

然而，一些比较复杂的参数，例如，内存的内存时钟相位，以为内存时序测试起来比较复杂，不能一蹴而就，参数就需要不断的试错，才能找到最合适的取值。

现有技术中，内存本身对时序要求较高，对于硬件走线不一样的板卡，有时无法训练出稳定的参数，而且对于贴片颗粒内存以及DDR(Double Data Rate，双倍数据速率)2内存无法做到自动训练的目的。综上所述，内存的内存时钟相位的参数调试费时耗力，而且对于贴片颗粒内存以及DDR2内存无法自动训练。

发明内容

本发明实施例所要解决的技术问题是提供一种内存时钟相位确定方法、装置、电子设备及可读存储介质，以便解决内存的内存时钟相位的参数调试费时耗力，而且对于贴片颗粒内存以及DDR2内存无法自动训练的问题。

为了解决上述问题，本发明提供了一种内存时钟相位确定方法，包括：

根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果；其中，所述N为大于等于1的整数；

根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值；

根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值。

可选地，所述根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1测试的内存时钟相位的待测试值包括：

比较所述第一测试结果和第二测试结果中报错的数量；

在两个测试结果中报错的数量不相等的情况下，将所述第一待测试值和第二待测试值的平均值，以及所述第一待测试值和第二待测试值中报错数量少的待测试值，作为所述第N+1组测试的内存时钟相位的两个待测试值；

在两个测试结果中报错的数量相等的情况下，将所述第一待测试值和第二待测试值的平均值，作为第N+1组测试的内存时钟相位的待测试值。

可选地，在两个测试结果中报错的数量不相等的情况下，所述根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值包括：

根据所述第N+1组测试的内存时钟相位的两个待测试值，分别对所述内存进行测试，得到对应的两个测试结果；

在所述两个测试结果中报错的数量相等的情况下，将所述第N+1组测试的两个待测试值的平均值，作为第N+2组测试的内存时钟相位的待测试值；

根据所述第N+2组测试的内存时钟相位的待测试值，确定所述目标值。

可选地，在两个测试结果中报错的数量相等的情况下，所述根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值包括：

根据所述第N+1组测试的内存时钟相位的待测试值，对所述内存进行测试，得到所述第N+1组测试的测试结果；

在所述第N+1组测试的测试结果表明测试不通过的情况下，按照与所述第N+1组测试的待测试值的差值的绝对值从小到大的顺序，在所述预设待测试值集合中依次确定第N+y组测试的内存时钟相位的待测试值；其中，所述y为大于等于2的整数；

根据所述第N+y组测试的内存时钟相位的待测试值，确定所述目标值。

可选地，所述N＝1，在所述第一待测试值和第二测试值中的一个为所述预设待测试值集合中的最大值，另一个为所述预设待测试值集合中的最小值。

本发明还提供了一种内存时钟相位确定装置，包括：

测试模块，用于根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果；其中，所述N为大于等于1的整数；

待测试值确定模块，用于根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值；

目标值确定模块，用于根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值。

可选地，所述待测试值确定模块包括：

第一数量比较子模块，用于比较所述第一测试结果和第二测试结果中报错的数量；

第一待测试值确定子模块，用于在两个测试结果中报错的数量不相等的情况下，将所述第一待测试值和第二待测试值的平均值，以及所述第一待测试值和第二待测试值中报错数量少的待测试值，作为所述第N+1组测试的内存时钟相位的两个待测试值；

第二待测试值确定子模块，用于在两个测试结果中报错的数量相等的情况下，将所述第一待测试值和第二待测试值的平均值，作为第N+1组测试的内存时钟相位的待测试值。

可选地，在两个测试结果中报错的数量不相等的情况下，所述目标值确定模块包括：

第一测试子模块，用于根据所述第N+1组测试的内存时钟相位的两个待测试值，分别对所述内存进行测试，得到对应的两个测试结果；

第三待测试值确定子模块，用于在所述两个测试结果中报错的数量相等的情况下，将所述第N+1组测试的两个待测试值的平均值，作为第N+2组测试的内存时钟相位的待测试值；

目标值确定子模块，用于根据所述第N+2组测试的内存时钟相位的待测试值，确定所述目标值。

可选地，在两个测试结果中报错的数量相等的情况下，所述目标值确定模块包括：

第二测试子模块，用于根据所述第N+1组测试的内存时钟相位的待测试值，对所述内存进行测试，得到所述第N+1组测试的测试结果；

第五待测试值确定子模块，用于在所述第N+1组测试的测试结果表明测试不通过的情况下，按照与所述第N+1组测试的待测试值的差值的绝对值从小到大的顺序，在所述预设待测试值集合中依次确定第N+y组测试的内存时钟相位的待测试值；其中，所述y为大于等于2的整数；

根据所述第N+y组测试的内存时钟相位的待测试值，确定所述目标值。

可选地，所述N＝1，在所述第一待测试值和第二测试值中的一个为所述预设待测试值集合中的最大值，另一个为所述预设待测试值集合中的最小值。

本发明实施例还公开了一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；

存储器，用于存放计算机程序；

处理器，用于执行存储器上所存放的程序时，实现如上所述的方法步骤。

本发明实施例还公开了一种可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行本发明实施例中一个或多个所述的方法。

依据本发明实施例，通过根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果，根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值，根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值，使得在寻找目标值的多次测试中，利用内存时钟相位影响报错的数量的特性，根据第N组测试的测试结果中的报错的数量，自动确定第N+1组测试的待测试值，从而较快缩小测试的范围，更快的寻找到目标值，减少了内存的内存时钟相位的参数调试的耗时，而且解决了对于贴片颗粒内存以及DDR2内存无法自动训练的问题，使内存时钟相位的自动适配的适用范围更加广泛。

附图说明

图1示出了本发明实施例提供的一种内存时钟相位确定方法的步骤流程图；

图2示出了修改命令运行流程的示意图；

图3示出了本发明又一实施例提供的一种内存时钟相位确定方法的步骤流程图；

图4示出了固件启动阶段流程的示意图；

图5示出了本发明另一实施例提供的一种内存时钟相位确定装置实施例的结构框图；

图6示出了根据一示例性实施例示出的一种用于内存时钟相位确定的电子设备的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图1，示出了本发明实施例提供的一种内存时钟相位确定方法的步骤流程图，具体可以包括如下步骤：

步骤101，根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果。

在本发明实施例中，为了确保电子设备的内存能够被正常访问，往往需要为内存配置合适的内存参数。内存时钟相位是决定内存时钟相对于命令或地址的相位关系的内存参数，因为内存颗粒在时钟上升沿采集地址或命令，所以内存时钟相位的调整会导致Writeleveling(写入均衡)结果的改变。有时Write leveling结果不理想，调整内存时钟相位就会有效解决相应的问题。

在本发明实施例中，内存时钟相位的预设待测试值集合是指预先设置的内存时钟相位的待测试值组成的集合。预设待测试值集合可以包括由硬件条件确定的取值范围内的多个待测试值，或者可以包括人为设置的多个待测试值。例如，预设待测试值集合可以包括处理器手册中记录的内存时钟相位(DLL_CK*)的取值范围0x0～0x7F内的所有可用值。

在本发明实施例中，对内存进行的测试是指对内存的各种内存参数(包括内存时钟相位)进行配置后，对内存进行初始化，并使内存进入工作状态，最后输出反映内存的工作状态的结果，记为测试结果。例如，BIOS(Basic Input Output System，基本输入输出系统)程序、或者PMON(Prom Monitor，可编程只读存储器监视器)程序下的内存测试，每次测试后，设置新的内存时钟相位，重新启动进行下一次测试。

在本发明实施例中，在预设待测试值集合中寻找内存时钟相位的目标值的过程中，需要采用内存时钟相位的不同的待测试值，对内存进行不确定次数的测试。在第N组测试(N为大于等于1的整数)中，将预设待测试值集合中的两个待测试值，记为第一待测试值和第二待测试值。第N组测试包括采用第一待测试值作为内存时钟相位，对内存进行的1次测试，以及采用第二待测试值作为内存时钟相位，对内存进行的1次测试。将采用第一待测试值进行测试得到的测试结果，记为第一测试结果。将采用第二待测试值进行测试得到的测试结果，记为第二测试结果。

在本发明的一种可选实施例中，N＝1，在所述第一待测试值和第二测试值中的一个为所述预设待测试值集合中的最大值，另一个为所述预设待测试值集合中的最小值。

N＝1，在所述第一待测试值为所述预设待测试值集合中的最大值的情况下，所述第二待测试值为所述预设待测试值集合中的最小值。或者，N＝1，在所述第二待测试值为所述预设待测试值集合中的最大值的情况下，所述第一待测试值为所述预设待测试值集合中的最小值。也就是说，第1组测试从预设待测试值集合中最大值和最小值开始，通常这样开始测试，可以较快缩小在预设待测试值集合中测试的范围，更快的确定内存时钟相位。

例如，如图2所示的最大值和最小值的测试流程(1)的示意图。内存时钟相位的取值范围为0x0～0x7F。以最小值(Min_ck)0x0为第一待测试值，最大值(Max_ck)0x7F为第二待测试值。测试这两个参数，即以第一待测试值为内存时钟相位，对内存进行一次测试，以第二待测试值为内存时钟相位，对内存进行另一次测试。两个参数的内存测试是否有通过的，如果其中一个的内存测试通过，则直接得到正确参数，即目标值。如果两个的内存测试都不通过，则判断两个参数的测试结果中报错的数量是否相等，如果报错的数量不相等，则执行测试流程(2)，如果报错的数量相等，则执行测试流程(3)。

在本发明实施例中，第1组测试也可以不从预设待测试值集合中最大值和最小值开始。例如，根据经验，在预设待测试值集合中选择最可能出现测试通过的内存时钟相位的取值范围的两个端点值，作为第一待测试值和第二待测试值。设置适合的第1组测试的第一待测试值和第二待测试值，从而更快的找到内存时钟相位的目标值。

在本发明实施例中，N不等于1时，第一待测试值和第二待测试值可以是根据上1组测试的测试结果中报错的数量确定的待测试值。

步骤102，根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值。

在本发明实施例中，经过研究发现，内存时钟相位对于测试结果中报错的数量存在一定规律。最终确定的内存时钟相位的目标值，通常更加靠近报错的数量更少的测试结果所采用的待测试值。当然，若第一测试结果或第二测试结果中存在一个测试结果中报错的数量为零，那么直接将相应的待测试值确定为通过测试的目标值即可。

在本发明实施例中，根据第一测试结果和第二测试结果中报错的数量以及第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值的具体实现方式可以包括多种。具体还可以包括任意适用的实现方式，本发明实施例对此不做限制。

在本发明的一种可选实施例中，根据所述第一测试结果和第二测试结果中报错的数量以及第一待测试值和第二待测试值，确定第N+1测试的内存时钟相位的待测试值的一种具体实现方式中，包括：比较第一测试结果和第二测试结果中报错的数量，在两个测试结果中报错的数量不相等的情况下，将第一待测试值和第二待测试值的平均值，以及第一待测试值和第二待测试值中报错数量少的待测试值，作为第N+1组测试的内存时钟相位的两个待测试值，在两个测试结果中报错的数量相等的情况下，将所述第一待测试值和第二待测试值的平均值，作为第N+1组测试的内存时钟相位的待测试值。

比较第一测试结果中报错的数量和第二测试结果中报错的数量。

如果第一测试结果中报错的数量多于第二测试结果中报错的数量，则计算第一待测试值和第二待测试值的平均值，将该平均值和第二待测试值，作为第N+1组测试的内存时钟相位的两个待测试值。

如果第一测试结果中报错的数量少于第二测试结果中报错的数量，则计算第一待测试值和第二待测试值的平均值，将该平均值和第一待测试值，作为第N+1组测试的内存时钟相位的两个待测试值。

上述方式可以较快缩小在预设待测试值集合中测试的范围，更快的确定内存时钟相位的目标值，减少了内存的内存时钟相位的参数调试的耗时。

例如，如图3所示的测试流程(2)的示意图。在测试流程(2)中，如果根据Max_ck进行测试的报错的数量大于Min_ck进行测试的报错的数量，则Max_ck＝(Max_ck+Min_ck)/2，Min_ck＝Min_ck。如果根据Max_ck进行测试的报错的数量小于Min_ck进行测试的报错的数量，则Min_ck＝(Min_ck+Max_ck)/2，Max_ck＝Max_ck。然后继续测试新的Max_ck和Min_ck，具体按照测试流程(1)进行。上述描述中，Max_ck和Min_ck可以不是内存时钟相位的最初的取值范围的最大值和最小值，而是代表缩小后的范围的最大值和最小值。

如果第一测试结果和第二测试结果中报错的数量相等，则计算第一待测试值和第二待测试值的平均值，将该平均值，作为第N+1组测试的内存时钟相位的待测试值，从而较快靠近内存时钟相位的目标值，减少了内存的内存时钟相位的参数调试的耗时。

步骤103，根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值。

在本发明实施例中，根据第N+1组测试的内存时钟相位的待测试值，对内存进行第N+1组测试，得到对应的测试结果。具体可以包括多种实现方式。

例如，当N+1组测试的待测试值为两个待测试值时，分别采用这两个待测试值，对内存进行第N+1组测试，得到对应的两个测试结果。若两个测试结果中存在一个测试结果中报错的数量为零，那么直接将相应的待测试值确定为通过测试的目标值即可。若两个测试结果中不存在一个测试结果中报错的数量为零，那么与步骤102一样，根据两个测试结果中报错的数量，确定第N+2组测试的内存时钟相位的待测试值，再根据第N+2组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值。以此类推，执行下去，直至确定目标值。

在本发明的一种可选实施例中，在两个测试结果中报错的数量不相等的情况下，根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值的一种具体实现方式中，包括：根据所述第N+1组测试的内存时钟相位的两个待测试值，分别对所述内存进行测试，得到对应的两个测试结果，在所述两个测试结果中报错的数量相等的情况下，将所述第N+1组测试的两个待测试值的平均值，作为第N+2组测试的内存时钟相位的待测试值，根据所述第N+2组测试的内存时钟相位的待测试值，确定所述目标值。

与步骤101相同，根据第N+1组测试的内存时钟相位的两个待测试值，分别对内存进行测试，得到对应的两个测试结果。比较两个测试结果中报错的数量。如果两个测试结果中报错的数量相等，则计算第N+1组测试的两个待测试值的平均值，将该平均值，作为第N+2组测试的内存时钟相位的待测试值。再根据第N+2组测试的内存时钟相位的待测试值，确定目标值，从而较快靠近内存时钟相位的目标值，减少了内存的内存时钟相位的参数调试的耗时。

而根据第N+2组测试的内存时钟相位的待测试值，确定目标值的具体实现方式可以参见根据第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值的具体实现方式，此处不另赘述。

然后，根据所述第N+2组测试的内存时钟相位的待测试值，确定所述目标值的一种具体实现方式中，包括：根据所述第N+2组测试的内存时钟相位的待测试值，对所述内存进行测试，得到所述第N+2组测试的测试结果；在所述第N+2组测试的测试结果表明测试不通过的情况下，按照与所述第N+2组测试的待测试值的差值的绝对值从小到大的顺序，在所述预设待测试值集合中依次确定第N+x组测试的内存时钟相位的待测试值；其中，所述x为大于等于3的整数；根据所述第N+x组测试的内存时钟相位的待测试值，确定所述目标值。

当第N+2组测试的内存时钟相位的待测试值是一个值，根据该待测试值，对内存进行测试，得到第N+2组测试的测试结果。若测试结果中报错的数量不为零，则表明测试不通过。那么以第N+2组测试的待测试值为中心，在预设待测试值集合中两侧的待测试值中确定新的待测试值。具体是在预设待测试值集合中，按照与第N+2组测试的待测试值的差值的绝对值从小到大的顺序，依次确定待测试值，作为第N+x组测试的内存时钟相位的待测试值。其中，x为大于等于3的整数。再根据第N+x组测试的内存时钟相位的待测试值，对内存进行测试，得到测试结果。若该测试结果中报错的数量为零，那么直接将相应的待测试值确定为通过测试的目标值即可。若该测试结果中报错的数量不为零，则再按照上述顺序依次确定下一个待测试值，继续测试，直至确定目标值。

例如，如图4所示的测试流程(3)的示意图。在测试流程(3)中，平均值Mid_ck＝(Max_ck+Min_ck)/2，第N+x组测试的内存时钟相位的待测试值为Ck_a或Ck_b，开始时，Ck_a＝Mid_ck，Ck_b＝Mid_ck。先根据Mid_ck进行测试。若测试通过，则确定为目标值。若测试不通过，则Ck_a＝Ck_a+1，Ck_b＝Ck_b-1。根据Ck_a或Ck_b进行测试，若测试通过，则确定为目标值。具体可以先根据Ck_a进行测试，在测试不通过后，再根据Ck_b进行测试。或者可以先根据Ck_b进行测试，在测试不通过后，再根据Ck_a进行测试。当根据Ck_a和Ck_b进行测试，测试都不通过。则再次执行Ck_a＝Ck_a+1，Ck_b＝Ck_b-1。再根据Ck_a或Ck_b进行测试，若测试通过，则确定为目标值。以此类推，直至确定目标值。

又例如，当N+1组测试的待测试值为一个待测试值时，采用该一个待测试值，对内存进行第N+1组测试，得到对应的一个测试结果。若该测试结果中报错的数量为零，那么直接将相应的待测试值确定为通过测试的目标值即可。若该测试结果中报错的数量不为零，则再确定新的待测试值，对内存进行测试，直至确定通过测试的目标值。

在本发明的一种可选实施例中，在两个测试结果中报错的数量相等的情况下，所述根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值的一种具体实现方式中，包括：根据所述第N+1组测试的内存时钟相位的待测试值，对所述内存进行测试，得到所述第N+1组测试的测试结果，在所述第N+1组测试的测试结果表明测试不通过的情况下，按照与所述第N+1组测试的待测试值的差值的绝对值从小到大的顺序，在所述预设待测试值集合中依次确定第N+y组测试的内存时钟相位的待测试值；其中，所述y为大于等于2的整数，根据所述第N+y组测试的内存时钟相位的待测试值，确定所述目标值。

当第N+1组测试的内存时钟相位的待测试值是一个值，根据该待测试值，对内存进行测试，得到第N+1组测试的测试结果。若测试结果中报错的数量不为零，则表明测试不通过。那么以第N+1组测试的待测试值为中心，在预设待测试值集合中两侧的待测试值中确定新的待测试值。具体是在预设待测试值集合中，按照与第N+1组测试的待测试值的差值的绝对值从小到大的顺序，依次确定待测试值，作为第N+y组测试的内存时钟相位的待测试值。其中，y为大于等于2的整数。再根据第N+y组测试的内存时钟相位的待测试值，对内存进行测试，得到测试结果。若该测试结果中报错的数量为零，那么直接将相应的待测试值确定为通过测试的目标值即可。若该测试结果中报错的数量不为零，则再按照上述顺序依次确定下一个待测试值，继续测试，直至确定目标值。

依据本发明实施例，通过根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果，根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值，根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值，使得在寻找目标值的多次测试中，利用内存时钟相位影响报错的数量的特性，根据第N组测试的测试结果中的报错的数量，自动确定第N+1组测试的待测试值，从而较快缩小测试的范围，更快的寻找到目标值，减少了内存的内存时钟相位的参数调试的耗时，而且解决了对于贴片颗粒内存以及DDR2内存无法自动训练的问题，使内存时钟相位的自动适配的适用范围更加广泛。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

参照图5，示出了本发明另一实施例提供的一种内存时钟相位确定装置实施例的结构框图，具体可以包括如下模块：

测试模块201，用于根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果；其中，所述N为大于等于1的整数；

待测试值确定模块202，用于根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值；

目标值确定模块203，用于根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值。

在本发明的一种可选实施例中，所述待测试值确定模块包括：

第一数量比较子模块，用于比较所述第一测试结果和第二测试结果中报错的数量；

第一待测试值确定子模块，用于在两个测试结果中报错的数量不相等的情况下，将所述第一待测试值和第二待测试值的平均值，以及所述第一待测试值和第二待测试值中报错数量少的待测试值，作为所述第N+1组测试的内存时钟相位的两个待测试值；

第二待测试值确定子模块，用于在两个测试结果中报错的数量相等的情况下，将所述第一待测试值和第二待测试值的平均值，作为第N+1组测试的内存时钟相位的待测试值。

在本发明的一种可选实施例中，在两个测试结果中报错的数量不相等的情况下，所述目标值确定模块包括：

第一测试子模块，用于根据所述第N+1组测试的内存时钟相位的两个待测试值，分别对所述内存进行测试，得到对应的两个测试结果；

第三待测试值确定子模块，用于在所述两个测试结果中报错的数量相等的情况下，将所述第N+1组测试的两个待测试值的平均值，作为第N+2组测试的内存时钟相位的待测试值；

目标值确定子模块，用于根据所述第N+2组测试的内存时钟相位的待测试值，确定所述目标值。

在本发明的一种可选实施例中，在两个测试结果中报错的数量相等的情况下，所述目标值确定模块包括：

第二测试子模块，用于根据所述第N+1组测试的内存时钟相位的待测试值，对所述内存进行测试，得到所述第N+1组测试的测试结果；

第五待测试值确定子模块，用于在所述第N+1组测试的测试结果表明测试不通过的情况下，按照与所述第N+1组测试的待测试值的差值的绝对值从小到大的顺序，在所述预设待测试值集合中依次确定第N+y组测试的内存时钟相位的待测试值；其中，所述y为大于等于2的整数；

根据所述第N+y组测试的内存时钟相位的待测试值，确定所述目标值。

在本发明的一种可选实施例中，所述N＝1，在所述第一待测试值和第二测试值中的一个为所述预设待测试值集合中的最大值，另一个为所述预设待测试值集合中的最小值。

依据本发明实施例，通过根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果，根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值，根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值，使得在寻找目标值的多次测试中，利用内存时钟相位影响报错的数量的特性，根据第N组测试的测试结果中的报错的数量，自动确定第N+1组测试的待测试值，从而较快缩小测试的范围，更快的寻找到目标值，减少了内存的内存时钟相位的参数调试的耗时，而且解决了对于贴片颗粒内存以及DDR2内存无法自动训练的问题，使内存时钟相位的自动适配的适用范围更加广泛。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

图6是根据一示例性实施例示出的一种用于内存时钟相位确定的电子设备700的结构框图。例如，电子设备700可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。

参照图6，电子设备700可以包括以下一个或多个组件：处理组件702，存储器704，电源组件706，多媒体组件708，音频组件710，输入/输出(I/O)的接口712，传感器组件714，以及通信组件716。

处理组件702通常控制电子设备700的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理元件702可以包括一个或多个处理器720来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件702可以包括一个或多个模块，便于处理组件702和其他组件之间的交互。例如，处理部件702可以包括多媒体模块，以方便多媒体组件708和处理组件702之间的交互。

存储器704被配置为存储各种类型的数据以支持在设备700的操作。这些数据的示例包括用于在电子设备700上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器704可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。

电力组件704为电子设备700的各种组件提供电力。电力组件704可以包括电源管理系统，一个或多个电源，及其他与为电子设备700生成、管理和分配电力相关联的组件。

多媒体组件708包括在所述电子设备700和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件708包括一个前置摄像头和/或后置摄像头。当电子设备700处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。

音频组件710被配置为输出和/或输入音频信号。例如，音频组件710包括一个麦克风(MIC)，当电子设备700处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器704或经由通信组件716发送。在一些实施例中，音频组件710还包括一个扬声器，用于输出音频信号。

I/O接口712为处理组件702和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。

传感器组件714包括一个或多个传感器，用于为电子设备700提供各个方面的状态评估。例如，传感器组件714可以检测到设备700的打开/关闭状态，组件的相对定位，例如所述组件为电子设备700的显示器和小键盘，传感器组件714还可以检测电子设备700或电子设备700一个组件的位置改变，用户与电子设备700接触的存在或不存在，电子设备700方位或加速/减速和电子设备700的温度变化。传感器组件714可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件714还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件714还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。

通信组件716被配置为便于电子设备700和其他设备之间有线或无线方式的通信。电子设备700可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信部件714经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信部件714还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。

在示例性实施例中，电子设备700可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。

在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器704，上述指令可由电子设备700的处理器720执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。

一种非临时性计算机可读存储介质，当所述存储介质中的指令由终端的处理器执行时，使得终端能够执行一种内存时钟相位确定方法，所述方法包括：

根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果；其中，所述N为大于等于1的整数；

根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值；

根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值。

可选地，所述根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1测试的内存时钟相位的待测试值包括：

比较所述第一测试结果和第二测试结果中报错的数量；

在两个测试结果中报错的数量不相等的情况下，将所述第一待测试值和第二待测试值的平均值，以及所述第一待测试值和第二待测试值中报错数量少的待测试值，作为所述第N+1组测试的内存时钟相位的两个待测试值；

在两个测试结果中报错的数量相等的情况下，将所述第一待测试值和第二待测试值的平均值，作为第N+1组测试的内存时钟相位的待测试值。

可选地，在两个测试结果中报错的数量不相等的情况下，所述根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值包括：

根据所述第N+1组测试的内存时钟相位的两个待测试值，分别对所述内存进行测试，得到对应的两个测试结果；

在所述两个测试结果中报错的数量相等的情况下，将所述第N+1组测试的两个待测试值的平均值，作为第N+2组测试的内存时钟相位的待测试值；

根据所述第N+2组测试的内存时钟相位的待测试值，确定所述目标值。

可选地，在两个测试结果中报错的数量相等的情况下，所述根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值包括：

根据所述第N+1组测试的内存时钟相位的待测试值，对所述内存进行测试，得到所述第N+1组测试的测试结果；

在所述第N+1组测试的测试结果表明测试不通过的情况下，按照与所述第N+1组测试的待测试值的差值的绝对值从小到大的顺序，在所述预设待测试值集合中依次确定第N+y组测试的内存时钟相位的待测试值；其中，所述y为大于等于2的整数；

根据所述第N+y组测试的内存时钟相位的待测试值，确定所述目标值。

可选地，所述N＝1，在所述第一待测试值和第二测试值中的一个为所述预设待测试值集合中的最大值，另一个为所述预设待测试值集合中的最小值。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种内存时钟相位确定方法、一种内存时钟相位确定装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种内存时钟相位确定方法，其特征在于，包括：

根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果；其中，所述N为大于等于1的整数；

根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值；

根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值。

2.根据权利要求1所述的方法，其特征在于，所述根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1测试的内存时钟相位的待测试值包括：

比较所述第一测试结果和第二测试结果中报错的数量；

在两个测试结果中报错的数量不相等的情况下，将所述第一待测试值和第二待测试值的平均值，以及所述第一待测试值和第二待测试值中报错数量少的待测试值，作为所述第N+1组测试的内存时钟相位的两个待测试值；

在两个测试结果中报错的数量相等的情况下，将所述第一待测试值和第二待测试值的平均值，作为第N+1组测试的内存时钟相位的待测试值。

3.根据权利要求2所述的方法，其特征在于，在两个测试结果中报错的数量不相等的情况下，所述根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值包括：

根据所述第N+1组测试的内存时钟相位的两个待测试值，分别对所述内存进行测试，得到对应的两个测试结果；

在所述两个测试结果中报错的数量相等的情况下，将所述第N+1组测试的两个待测试值的平均值，作为第N+2组测试的内存时钟相位的待测试值；

根据所述第N+2组测试的内存时钟相位的待测试值，确定所述目标值。

4.根据权利要求2所述的方法，其特征在于，在两个测试结果中报错的数量相等的情况下，所述根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值包括：

根据所述第N+1组测试的内存时钟相位的待测试值，对所述内存进行测试，得到所述第N+1组测试的测试结果；

在所述第N+1组测试的测试结果表明测试不通过的情况下，按照与所述第N+1组测试的待测试值的差值的绝对值从小到大的顺序，在所述预设待测试值集合中依次确定第N+y组测试的内存时钟相位的待测试值；其中，所述y为大于等于2的整数；

根据所述第N+y组测试的内存时钟相位的待测试值，确定所述目标值。

5.根据权利要求1-4中任一项所述的方法，其特征在于，所述N＝1，在所述第一待测试值和第二测试值中的一个为所述预设待测试值集合中的最大值，另一个为所述预设待测试值集合中的最小值。

6.一种内存时钟相位确定装置，其特征在于，包括：

测试模块，用于根据内存时钟相位的预设待测试值集合中的第一待测试值和第二待测试值，分别对内存进行第N组测试，得到对应的第一测试结果和第二测试结果；其中，所述N为大于等于1的整数；

待测试值确定模块，用于根据所述第一测试结果和第二测试结果中报错的数量以及所述第一待测试值和第二待测试值，确定第N+1组测试的内存时钟相位的待测试值；

目标值确定模块，用于根据所述第N+1组测试的内存时钟相位的待测试值，确定通过测试的内存时钟相位的目标值。

7.根据权利要求6所述的装置，其特征在于，所述待测试值确定模块包括：

第一数量比较子模块，用于比较所述第一测试结果和第二测试结果中报错的数量；

第一待测试值确定子模块，用于在两个测试结果中报错的数量不相等的情况下，将所述第一待测试值和第二待测试值的平均值，以及所述第一待测试值和第二待测试值中报错数量少的待测试值，作为所述第N+1组测试的内存时钟相位的两个待测试值；

第二待测试值确定子模块，用于在两个测试结果中报错的数量相等的情况下，将所述第一待测试值和第二待测试值的平均值，作为第N+1组测试的内存时钟相位的待测试值。

8.根据权利要求7所述的装置，其特征在于，在两个测试结果中报错的数量不相等的情况下，所述目标值确定模块包括：

第一测试子模块，用于根据所述第N+1组测试的内存时钟相位的两个待测试值，分别对所述内存进行测试，得到对应的两个测试结果；

第三待测试值确定子模块，用于在所述两个测试结果中报错的数量相等的情况下，将所述第N+1组测试的两个待测试值的平均值，作为第N+2组测试的内存时钟相位的待测试值；

目标值确定子模块，用于根据所述第N+2组测试的内存时钟相位的待测试值，确定所述目标值。

9.根据权利要求7所述的装置，其特征在于，在两个测试结果中报错的数量相等的情况下，所述目标值确定模块包括：

第二测试子模块，用于根据所述第N+1组测试的内存时钟相位的待测试值，对所述内存进行测试，得到所述第N+1组测试的测试结果；

第五待测试值确定子模块，用于在所述第N+1组测试的测试结果表明测试不通过的情况下，按照与所述第N+1组测试的待测试值的差值的绝对值从小到大的顺序，在所述预设待测试值集合中依次确定第N+y组测试的内存时钟相位的待测试值；其中，所述y为大于等于2的整数；

根据所述第N+y组测试的内存时钟相位的待测试值，确定所述目标值。

10.根据权利要求6-9中任一项所述的装置，其特征在于，所述N＝1，在所述第一待测试值和第二测试值中的一个为所述预设待测试值集合中的最大值，另一个为所述预设待测试值集合中的最小值。

11.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；

存储器，用于存放计算机程序；

处理器，用于执行存储器上所存放的程序时，实现权利要求1-5任一所述的方法步骤。

12.一种可读存储介质，其特征在于，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行如方法权利要求1-5中一个或多个所述的内存时钟相位确定方法。

Images