CN114911416A - 用以检测功率损耗的易失性寄存器 - Google Patents
用以检测功率损耗的易失性寄存器 Download PDFInfo
- Publication number
- CN114911416A CN114911416A CN202210118654.9A CN202210118654A CN114911416A CN 114911416 A CN114911416 A CN 114911416A CN 202210118654 A CN202210118654 A CN 202210118654A CN 114911416 A CN114911416 A CN 114911416A
- Authority
- CN
- China
- Prior art keywords
- memory system
- power mode
- reset operation
- data
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
本申请涉及用以检测功率损耗的易失性寄存器。存储器系统可接收进入第一功率模式的命令,所述第一功率模式具有比第二功率模式更低的功率消耗。所述存储器系统可在进入所述第一功率模式(例如,低功率模式)之前将数据存储在与所述存储器系统相关联的寄存器中。所述存储器系统可接收退出所述第一功率模式的命令。所述存储器系统可确定存储在所述寄存器中的所述数据是否包含一或多个错误。所述存储器系统可基于确定存储在所述寄存器中的所述数据是否包含一或多个错误而选择待执行的复位操作以退出所述第一功率模式。
Description
交叉引用
本专利申请要求He等人2022年1月12日提交的名称为“用以检测功率损耗的易失性寄存器(VOLATILE REGISTER TO DETECT POWER LOSS)”的美国专利申请第17/574,044号的优先权,所述美国专利申请要求He等人2021年2月10日提交的名称为“用以检测功率损耗的易失性寄存器(VOLATILE REGISTER TO DETECT POWER LOSS)”的美国临时专利申请第63/147,983号的权益,所述专利申请中的每一个都转让给本受让人且所述专利申请中的每一个都以全文引用的方式明确地并入本文中。
技术领域
技术领域涉及用以检测功率损耗的易失性寄存器。
背景技术
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说,二进制存储器单元可编程为通常对应于逻辑1或逻辑0的两种支持状态中的一种。在一些实例中,单个存储器单元可支持多于两个可能状态,存储器单元可存储所述可能状态中的任一个。为了存取由存储器装置存储的信息,组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息,组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、或非(NOR)和与非(NAND)存储器装置等。存储器装置可为易失性或非易失性的。除非由外部电源周期性地刷新,否则易失性存储器单元(例如,DRAM单元)可能随时间推移而丢失其编程状态。非易失性存储器单元(例如,NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。
发明内容
描述一种设备。所述设备可包含存储器系统和与所述存储器系统耦合的控制电路。所述控制电路可配置成使得所述设备进行以下操作:从主机系统接收进入第一功率模式的第一命令,所述第一功率模式具有比第二功率模式更低的功率消耗;在与所述存储器系统相关联的寄存器中存储与所述存储器系统相关联的数据;基于存储所述数据而从所述主机系统接收退出所述第一功率模式的第二命令;以及基于基于接收到所述第二命令而确定存储在所述寄存器中的所述数据是否包含一或多个错误而执行复位操作以退出所述第一功率模式。
描述一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体可存储包含指令的代码,所述指令在由电子装置的处理器执行时使得所述电子装置进行以下操作:从主机系统接收进入第一功率模式的第一命令,所述第一功率模式具有比第二功率模式更低的功率消耗;在与存储器系统相关联的寄存器中存储与所述存储器系统相关联的数据;基于存储所述数据而从所述主机系统接收退出所述第一功率模式的第二命令;以及基于基于接收到所述第二命令而确定存储在所述寄存器中的所述数据是否包含一或多个错误而执行复位操作以退出所述第一功率模式。
描述一种在存储器系统处执行的方法。所述方法可包含:从主机系统接收进入第一功率模式的第一命令,所述第一功率模式具有比第二功率模式更低的功率消耗;在与所述存储器系统相关联的寄存器中存储与所述存储器系统相关联的数据;基于存储所述数据而从所述主机系统接收退出所述第一功率模式的第二命令;以及基于基于接收到所述第二命令而确定存储在所述寄存器中的所述数据是否包含一或多个错误而执行复位操作以退出所述第一功率模式。
附图说明
图1说明根据如本文所公开的实例的支持易失性寄存器检测功率损耗的系统的实例。
图2说明根据如本文所公开的实例的支持易失性寄存器检测功率损耗的状态图的实例。
图3说明根据如本文所公开的实例的支持易失性寄存器检测功率损耗的流程图的实例。
图4展示根据如本文所公开的实例的支持易失性寄存器检测功率损耗的存储器系统的框图。
图5展示说明根据如本文所公开的实例的支持易失性寄存器检测功率损耗的一或多种方法的流程图。
具体实施方式
存储器系统可能随时间推移而耗损,且在进行如此多的存取操作之后可能无法用作存储器系统。举例来说,当存储器系统被功率循环时,发生将数据从高速缓存移动到更永久的数据存储装置的大量读取和写入。存取操作可减少存储器系统的寿命。因此,反复对存储器系统进行功率循环可减少存储器系统的寿命。一些主机系统(例如电池供电的(例如移动电话、平板计算机或其它移动装置))可在一天内多次对存储器系统进行功率循环作为进入和退出低功率模式的部分,以节省能量。此类操作可引入额外存取操作以将数据移动到高速缓存和从高速缓存移动数据作为进入和退出低功率模式的部分,且进而减少存储器系统的寿命。功率循环还可导致对存储器系统的内部数据的读取干扰,其中所述数据可能无法耗损均衡、刷新或传送到冗余块,进而降低执行操作的效率和启动时间以及存储器系统的整体性能。
在一些情况下,存储器系统可执行复位操作以从较低功率状态唤醒。一些存储器系统可支持可涉及不同量的数据移动的多种类型的复位操作(例如,硬复位操作和软复位操作)。举例来说,存储器系统可执行硬复位以适应断电状态期间的潜在欠压状况、中断或功率损耗。在此类情况下,存储器系统可执行硬复位而无需识别功率损耗事件(例如,欠压状况、中断等)是否发生。存储器系统可能不知道存储器系统的状态或存储器系统在处于断电状态时是否受功率损耗影响。在不识别问题的情况下执行硬复位可增加存储器系统加载内部数据的耗损,进而增加启动时间和执行操作的等待时间、降低存储器系统的效率且降低存储器系统的整体性能。
描述系统、装置和技术以改进经历功率循环和复位操作的存储器系统的整体效率和操作。在一些存储器系统中,可通过响应于从主机系统接收到进入低功率模式(例如,断电状态、睡眠状态等)的命令而将数据存储在存储器系统的寄存器中来改进效率。存储器系统可接收退出低功率模式的命令且检查寄存器以确定数据是否包含一或多个错误。一或多个错误可为存储器系统在低功率模式的至少一部分期间经历欠压状况、中断或功率损耗的结果。在此类情况下,存储器系统可基于数据是否包含一或多个错误而选择待执行的复位操作的类型(例如,硬复位操作或软复位操作)。举例来说,如果存储器系统确定数据包含一或多个错误,那么存储器系统可执行硬复位。在其它实例中,如果存储器系统确定数据未能包含一或多个错误,那么存储器系统可执行软复位。
执行软复位而不是硬复位可减少实施为复位操作的部分的存取操作的数量,进而减少操作的功率消耗且减少由复位操作施加在存储器系统上的耗损量。在一些实例中,在执行复位操作之前确定数据是否包含一或多个错误可增加存储器系统的可靠性和安全性,进而允许存储器系统或其它组件以改进的速度、效率和性能执行操作。在此类情况下,确定存储器系统在低功率模式期间是否可能受功率损耗事件影响可减少从低功率模式的唤醒时间且增加基于存储器系统的状况而执行适当复位操作的可靠性。在一些情况下,软复位操作可比硬复位操作花费更少的时间,这可减少当退出低功率模式时履行由主机系统发送的命令所花费的时间量。
首先在如参考图1所描述的系统的上下文中描述本公开的特征。在如参考图2到3所描述的上下文流程图中描述本公开的特征。通过如参考图4到5所描述的涉及用以检测功率损耗的易失性寄存器的设备图和流程图来进一步说明且参考所述设备图和流程图描述本公开的这些和其它特征。
图1说明根据如本文所公开的实例的支持易失性寄存器检测功率损耗的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。
存储器系统110可为或包含任何装置或装置的集合,其中装置或装置的集合包含至少一个存储器阵列。举例来说,存储器系统110可为或包含通用快闪存储(UFS)装置、嵌入式多媒体控制器(eMMC)装置、快闪装置、通用串行总线(USB)快闪装置、安全数字(SD)卡、固态驱动器(SSD)、硬盘驱动器(HDD)、双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)或非易失性DIMM(NVDIMM),以及其它可能性。
系统100可包含在计算装置中,所述计算装置例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如,飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如,包含在运载工具、工业设备或联网商业装置中的嵌入式计算机),或包含存储器和处理装置的任何其它计算装置。
系统100可包含可与存储器系统110耦合的主机系统105。在一些实例中,这一耦合可包含与主机系统控制器106的接口,所述主机系统控制器106可为配置成使主机系统105根据如本文所描述的实例执行各种操作的控制组件的实例。主机系统105可包含一或多个装置,且在一些情况下,可包含处理器芯片组和通过处理器芯片组执行的软件堆栈。举例来说,主机系统105可包含配置成用于与存储器系统110或其中的装置通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓存(例如,主机系统105本地的或包含在所述主机系统105中的存储器)、存储器控制器(例如,NVDIMM控制器)和存储协议控制器(例如,外围组件互连高速(PCIe)控制器、串行高级技术附件(SATA)控制器)。主机系统105可使用存储器系统110例如将数据写入到存储器系统110且从存储器系统110读取数据。尽管在图1中展示一个存储器系统110,但主机系统105可与任何数量的存储器系统110耦合。
主机系统105可经由至少一个物理主机接口而与存储器系统110耦合。在一些情况下,主机系统105和存储器系统110可配置成使用相关联协议经由物理主机接口通信(例如,在存储器系统110与主机系统105之间交换或以其它方式传达控制、地址、数据和其它信号)。物理主机接口的实例可包含但不限于SATA接口、UFS接口、eMMC接口、PCIe接口、USB接口、光纤通道接口、小型计算机系统接口(SCSI)、串行连接的SCSI(SAS)、双数据速率(DDR)接口、DIMM接口(例如,支持DDR的DIMM套接接口)、开放NAND快闪接口(ONFI)和低功率双数据速率(LPDDR)接口。在一些实例中,一或多个此类接口可包含在主机系统105的主机系统控制器106与存储器系统110的存储器系统控制器115中或以其它方式在其间得到支持。在一些实例中,主机系统105可经由用于包含在存储器系统110中的每一存储器装置130的相应物理主机接口,或经由用于包含在存储器系统110中的每一类型的存储器装置130的相应物理主机接口与存储器系统110耦合(例如,主机系统控制器106可与存储器系统控制器115耦合)。
存储器系统110可包含存储器系统控制器115和一或多个存储器装置130。存储器装置130可包含任何类型的存储器单元(例如,非易失性存储器单元、易失性存储器单元或其任何组合)的一或多个存储器阵列。尽管在图1的实例中展示两个存储器装置130-a和130-b,但存储器系统110可包含任何数量的存储器装置130。此外,如果存储器系统110包含多于一个存储器装置130,那么存储器系统110内的不同存储器装置130可包含相同或不同类型的存储器单元。
存储器系统控制器115可与主机系统105耦合和通信(例如,经由物理主机接口),且可为配置成使存储器系统110根据如本文所描述的实例执行各种操作的控制组件的实例。存储器系统控制器115还可与存储器装置130耦合和通信以在存储器装置130处执行一般可被称为存取操作的操作,例如读取数据、写入数据、擦除数据或刷新数据,以及其它此类操作。在一些情况下,存储器系统控制器115可从主机系统105接收命令且与一或多个存储器装置130通信以(例如,在一或多个存储器装置130内的存储器阵列处)执行此类命令。举例来说,存储器系统控制器115可从主机系统105接收命令或操作,且可将命令或操作转换成指令或适当命令,以实现对存储器装置130的所需存取。在一些情况下,存储器系统控制器115可与主机系统105和一或多个存储器装置130交换数据(例如,响应于或以其它方式结合来自主机系统105的命令)。举例来说,存储器系统控制器115可将与存储器装置130相关联的响应(例如,数据包或其它信号)转换成用于主机系统105的对应信号。
存储器系统控制器115可配置成用于与存储器装置130相关联的其它操作。举例来说,存储器系统控制器115可执行或管理操作,例如耗损均衡操作、垃圾收集操作、例如错误检测操作或错误校正操作的错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、健康监测,以及与来自主机系统105的命令相关联的逻辑地址(例如,逻辑块地址(LBA))和与存储器装置130内的存储器单元相关联的物理地址(例如,物理块地址)之间的地址转译。
存储器系统控制器115可包含硬件,例如一或多个集成电路或离散组件、缓冲存储器或其组合。硬件可包含具有专用(例如,硬编码)逻辑的电路,以执行本文中归于存储器系统控制器115的操作。存储器系统控制器115可为或包含微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP)),或任何其它合适的处理器或处理电路系统。
存储器系统控制器115还可以包含本地存储器120。在一些情况下,本地存储器120可包含只读存储器(ROM)或可存储可由存储器系统控制器115执行的操作代码(例如,可执行指令)以执行本文中归于存储器系统控制器115的功能的其它存储器。在一些情况下,本地存储器120可另外或替代地包含静态随机存取存储器(SRAM)或可由存储器系统控制器115使用以用于例如与本文中归于存储器系统控制器115的功能有关的内部存储或运算的其它存储器。另外或替代地,本地存储器120可充当用于存储器系统控制器115的高速缓存。举例来说,如果从存储器装置130读取或写入到所述存储器装置130,那么数据可存储在本地存储器120中,且所述数据可在本地存储器120中可用,以供主机系统105根据高速缓存策略进行后续检索或操控(例如,更新)(例如,相对于存储器装置130的等待时间减少)。
尽管图1中的存储器系统110的实例已说明为包含存储器系统控制器115,但在一些情况下,存储器系统110可不包含存储器系统控制器115。举例来说,存储器系统110可另外或替代地依赖于外部控制器(例如,由主机系统105实施)或可分别在存储器装置130内部的一或多个本地控制器135,以执行本文中归于存储器系统控制器115的功能。一般来说,本文中归于存储器系统控制器115的一或多个功能可在一些情况下改为由主机系统105、本地控制器135或其任何组合执行。在一些情况下,至少部分地由存储器系统控制器115管理的存储器装置130可称为受管理存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器装置130可包含非易失性存储器单元的一或多个阵列。举例来说,存储器装置130可包含NAND(例如,NAND快闪)存储器、ROM、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电随机存取存储器(RAM)(FeRAM)、磁性RAM(MRAM)、NOR(例如,NOR快闪)存储器、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、电可擦除可编程ROM(EEPROM),或其任何组合。另外或替代地,存储器装置130可包含易失性存储器单元的一或多个阵列。举例来说,存储器装置130可包含RAM存储器单元,例如动态RAM(DRAM)存储器单元和同步DRAM(SDRAM)存储器单元。
在一些实例中,存储器装置130可(例如,在同一裸片上或在同一封装内)包含本地控制器135,所述本地控制器135可在相应存储器装置130的一或多个存储器单元上执行操作。本地控制器135可结合存储器系统控制器115操作,或可执行本文中归于存储器系统控制器115的一或多个功能。举例来说,如图1中所说明,存储器装置130-a可包含本地控制器135-a,且存储器装置130-b可包含本地控制器135-b。
在一些情况下,存储器装置130可为或包含NAND装置(例如,NAND快闪装置)。存储器装置130可为或包含存储器裸片160。举例来说,在一些情况下,存储器装置130可为包含一或多个裸片160的封装。在一些实例中,裸片160可为从晶片切割的一块电子级半导体(例如,从硅晶片切割的硅裸片)。每一裸片160可包含一或多个平面165,且每一平面165可包含相应的块170的集合,其中每一块170可包含相应的页175的集合,且每一页175可包含存储器单元的集合。
在一些情况下,NAND存储器装置130可包含配置成各自存储一个信息位的存储器单元,其可称为单层级单元(SLC)。另外或替代地,NAND存储器装置130可包含配置成各自存储多个信息位的存储器单元,如果配置成各自存储两个信息位,那么其可称为多层级单元(MLC),如果配置成各自存储三个信息位,那么其可称为三层级单元(TLC),如果配置成各自存储四个信息位,那么其可称为四层级单元(QLC),或更一般地称为多层级存储器单元。相对于SLC存储器单元,多层级存储器单元可提供更大的存储密度,但在一些情况下,可涉及用于支持电路系统的更窄读取或写入容限或更大复杂性。
在一些情况下,平面165可指块170的群组,且在一些情况下,可在不同平面165内进行并行操作。举例来说,可对不同块170内的存储器单元执行并行操作,只要不同块170处于不同平面165中即可。在一些情况下,在不同平面165中执行并行操作可受制于一或多个限制,例如对不同页175内的存储器单元执行相同操作,所述存储器单元在其相应平面165内具有相同页地址(例如,与命令解码、页地址解码电路系统,或跨平面165共享的其它电路系统相关)。
在一些情况下,块170可包含组织成行(页175)和列(例如串,未展示)的存储器单元。举例来说,同一页175中的存储器单元可共享共同字线(例如,与其耦合),且同一串中的存储器单元可共享共同数字线(其可替代地称为位线)(例如,与其耦合)。
对于一些NAND架构,存储器单元可以第一级别的粒度(例如,以页级别的粒度)读取及编程(例如,写入),但可以第二级别的粒度(例如,以块级别的粒度)擦除。也就是说,页175可为可独立地编程或读取(例如,作为单个编程或读取操作的部分同时编程或读取)的存储器的最小单元(例如,存储器单元集合),且块170可为可独立地擦除(例如,作为单个擦除操作的部分同时擦除)的存储器的最小单元(例如,存储器单元集合)。此外,在一些情况下,NAND存储器单元可在其可用新数据重新写入之前被擦除。因此,举例来说,在一些情况下,可直到包含页175的整个块170已被擦除才更新已使用的页175。
系统100可包含支持易失性寄存器检测功率损耗的任何数量的非暂时性计算机可读媒体。举例来说,主机系统105、存储器系统控制器115或存储器装置130可包含或以其它方式可存取一或多个非暂时性计算机可读媒体,所述非暂时性计算机可读媒体存储指令(例如,固件)以执行本文中归于主机系统105、存储器系统控制器115或存储器装置130的功能。举例来说,如果由主机系统105(例如,由主机系统控制器106)、由存储器系统控制器115或由存储器装置130(例如,由本地控制器135)执行,那么此类指令可使得主机系统105、存储器系统控制器115或存储器装置130执行如本文所描述的一或多个相关联功能。
存储器系统110可从主机系统105接收进入低功率模式的命令。响应于接收到命令,存储器系统110可在与存储器系统110相关联的寄存器中存储与存储器系统110相关联的数据。寄存器可为NAND微调寄存器的实例。在一些情况下,寄存器可为易失性寄存器。存储器系统110可基于存储数据而从主机系统105接收退出低功率模式的不同命令。在一些情况下,存储器系统110可基于接收到退出低功率模式的命令而确定存储在寄存器中的数据是否包含一或多个错误。存储器系统110可基于确定数据是否包含一或多个错误而选择待执行的复位操作的类型以退出低功率模式。作为低功率模式的部分,正常维护操作可能尚未应用于存储器系统的各种方面(例如,存储器系统110的RAM或高速缓存)。那些存储器中的信息可能已经损坏,尤其当存储器系统110处于低功率状态的时间长度变长时。如果寄存器中存在错误,那么存储器系统110可选择硬复位操作以将信息从NAND重新加载到那些存储器中的一些中以确保存储器系统110正确地操作。然而,如果寄存器中的数据中不存在错误,那么存储器系统110可执行软复位操作,所述软复位操作并不将尽可能多的数据从NAND传送到高速缓存且进而花费较少的时间、使用较少的功率且实施较少的读取和写入操作。复位操作可为硬复位操作或软复位操作的实例。
在一些情况下,存储器系统110可使存储器系统110的电压检测器能够设置欠压电压电平,检测系统100的电压轨上的欠压电压电平,检测低功率模式期间的功率损耗量,或其组合。在存储器系统进入睡眠模式(例如,低功率模式)之后,存储器系统110可检查寄存器。如果低功率模式期间的功率损耗量满足(例如,超过)阈值,那么存储器系统110可确定存储在寄存器中的数据损坏(例如,包含一或多个错误)。在此类情况下,存储器系统110可执行硬复位操作。如果低功率模式期间的功率损耗量未能满足(例如,低于或等于)阈值,那么存储器系统110可确定存储在寄存器中的数据并未损坏(例如,并不包含一或多个错误)。在此类情况下,存储器系统110可执行软复位操作。基于存储在寄存器中的数据而执行硬复位或软复位可改进整体存储器系统的性能和复位操作的可靠性。
图2说明根据如本文所公开的实例的支持易失性寄存器检测功率损耗的状态图200的实例。状态图200可包含存储器系统的多个不同状态。举例来说,状态图可包含通电状态205、激活状态220、闲置状态225、预睡眠状态230、睡眠状态235、预断电状态240、断电状态245和预激活状态250。
闲置状态225可为存储器系统避免执行存储器系统的操作(例如,读取、写入或擦除操作)的实例。存储器系统可从闲置状态225转变到激活状态220。激活状态220可为存储器系统执行读取、写入或擦除操作的实例。存储器系统可在退出激活状态220之后进入预睡眠状态230。预睡眠状态230可为存储器系统准备进入睡眠状态235的实例。在此类情况下,存储器系统可开始避免执行操作或在减小的速度下执行操作。在一些实例中,存储器系统可从预睡眠状态230转变到睡眠状态235。睡眠状态235可为低功率状态的实例。
存储器系统可在睡眠状态235之后接收进入预断电状态240的命令。预断电状态240可为存储器系统准备断电状态245的状态的实例。在此类情况下,存储器系统可开始关断(例如,关闭)存储器系统的部分。断电状态245可为存储器系统进入关闭模式的状态的实例。存储器系统可在预睡眠状态230、睡眠状态235、预断电状态240或断电状态245之后进入预激活状态250。存储器系统可在进入激活状态220之前进入预激活状态250。预激活状态250可为存储器系统开始接通存储器系统的可在断电状态245下断电或可在睡眠状态235下处于睡眠模式的部分的状态的实例。
存储器系统可接收退出激活状态220的命令且进入通电状态205。为了进入通电状态205,存储器系统可执行复位操作。复位操作可减轻在通电状态205期间中断或功率损耗的影响。在此类情况下,通电状态205可为存储器系统可执行操作(例如,复位操作)的状态的实例。举例来说,通电状态可包含硬复位210和软复位215。存储器系统可使用复位命令来退出低功率模式。低功率模式可为闲置状态225、预睡眠状态230、睡眠状态235、预断电状态240和断电状态245的实例。低功率模式可具有比通电状态205更低的功率消耗。
硬复位210可为硬复位操作(例如,FDh)的实例,且软复位215可为软复位操作(例如,FFh)的实例。硬复位210可为复位不受软复位215影响的一或多个设置的操作的实例。一或多个设置可为通电初始化状态、数据检索、擦除操作或其组合的实例。在一些情况下,硬复位210可用于将特定裸片(例如,逻辑单元(LUN))置于可类似于通电初始化状态的条件中。在一些情况下,硬复位210可将目标LUN的一些或所有参数和配置初始化为默认值。硬复位210可包含从ROM或更永久的存储装置(例如,NAND)检索用于由存储器系统用于操作存储器系统的信息(例如,其它类型的信息中的微调参数)的信息。在此类情况下,硬复位210可通过擦除存储在存储器系统的一或多个高速缓存内的信息来将存储器系统恢复到初始状态。
软复位215可为避免复位由硬复位210复位的一或多个设置的操作的实例。在一些情况下,软复位215可用于将目标置于已知条件(但不一定为默认条件)中或关于正在进行的命令序列,或这两者。举例来说,从ROM或更永久的存储器(例如,NAND)传送到一或多个高速缓存的一些信息可能不作为软复位的部分传送,进而与硬复位相比减少了所执行的存取操作的数量。软复位215可包含在通电状态205期间对存储器系统通电。
存储器系统可经历多个硬件复位和功率模式(例如,状态)改变。在一些情况下,存储器系统可经历对存储器系统执行的功率循环,这可由于作为功率循环的部分执行的读取操作和写入操作而使存储器系统随时间推移而耗损。在一些实例中,每一功率循环可使得存储器系统经历对可固定在内部物理块中的存储器系统的内部数据的读取干扰。在功率循环期间,可反复地从存储器系统移除功率,进而限制存储器系统的寿命。在其它实例中,存储器系统可经历通电程序(例如,退出断电状态245)。在通电程序期间,由于待从存储器系统加载的数据量,存储器系统可经历增加的滞后时间及等待时间。在一些情况下,存储器系统可在通电程序期间从NAND加载数据。举例来说,存储器系统可在通电程序期间加载启动代码。
存储器系统可在低功率模式期间经历欠压事件、中断或功率损耗。存储器系统可在硬件复位(例如,硬复位210)期间重新启动,且可能不知道存储器系统的状态或功率状态。在一些情况下,存储器系统可能不知道存储器在处于低功率状态时是否可能受功率损耗影响。在此类情况下,存储器系统可执行硬复位210。硬复位210可通过增加存储器系统的耗损且增加退出低功率模式之后的等待时间来缩短存储器系统的寿命。存储器系统可基于存储器系统在低功率模式期间不知道潜在功率损耗或中断而避免执行软复位215。在此类情况下,存储器系统可不盲目地(例如,在不了解存储在存储器系统的寄存器中的数据的情况下)执行软复位215。确切地说,存储器系统可配置成盲目地(例如,在欠压状况的情况下)执行硬复位210操作而非执行软复位215操作。
描述用以改进存储器系统的唤醒等待时间和性能的技术,进而改进存储器系统的整体效率和操作。举例来说,存储器系统可接收进入低功率模式的命令。存储器系统可响应于接收到命令而将数据(例如,虚设数据)存储在存储器系统的寄存器中。存储器系统可接收退出低功率模式的命令。作为退出低功率模式的部分,存储器系统可确定存储在寄存器中的数据(例如,虚设数据)是否包含一或多个错误。基于所述确定,存储器系统可选择使用何种类型的复位操作(例如,硬复位210或软复位215)来退出低功率模式。举例来说,存储器系统可响应于确定数据包含一或多个错误而执行硬复位210。存储器系统可响应于确定数据未能包含一或多个错误而执行软复位215。
在一些情况下,存储器系统可能不知道可能在低功率模式期间发生的功率损耗或中断。在此类情况下,存储器系统可启用电压检测器以检测存储器系统的电压轨上的欠压电压电平。存储器系统可检查电压检测器以确定存储器系统是否经历功率损耗事件或中断,且基于所述确定而执行复位操作。
如果寄存器包含未改变的数据(例如,数据并不包含错误)且电压检测器未跳闸,那么存储器系统可通过执行软复位215来退出低功率模式。如果寄存器包含改变的数据(例如,包含错误),那么存储器系统可通过执行硬复位210来退出低功率模式。如果电压检测器跳闸,那么存储器系统可通过执行硬复位210来退出低功率模式。如果寄存器包含改变的数据(例如,包含错误)且电压检测器跳闸,那么存储器系统可通过执行硬复位210来退出低功率模式。在此类情况下,与直通通电状态205(例如,存储器装置未经历功率损耗)相比,存储器系统可检测通电事件(例如,在功率损耗之后)。
在一些实例中,将数据存储在寄存器中且基于确定所存储的数据是否包含一或多个错误而执行复位操作可增加存储器系统的可靠性和安全性,进而允许存储器系统或其它组件以改进的速度、效率和性能执行操作。通过基于数据而执行复位操作,存储器系统可经历存储器系统的减少的唤醒等待时间(例如,退出低功率模式与进入通电状态205之间的持续时间)和增加的耐久性。
图3说明根据如本文所公开的实例的支持易失性寄存器检测功率损耗的流程图300的实例。流程图300的操作可由如本文所描述的任何装置或其组件实施。举例来说,流程图300的操作可由如参考图1所描述的存储器系统执行。可实施以下内容的替代性实例,其中一些步骤以不同次序执行或根本不执行。一些步骤可另外包含下文中未提及的额外特征。流程图300说明存储器系统利用易失性寄存器来检测功率损耗的技术。
流程图300的方面可由控制器以及其它组件实施。另外或替代地,流程图300的方面可实施为存储在存储器中的指令(例如,存储在与存储器系统耦合的存储器中的固件)。举例来说,所述指令在由控制器(例如,存储器系统控制器115)执行时可使得控制器执行流程图300的操作。
在305处,可接收第一命令。举例来说,主机系统可传输进入第一功率模式的第一命令,所述第一功率模式具有比第二功率模式更低的功率消耗。在此类情况下,存储器系统可从主机系统接收第一命令。第一功率模式可为睡眠模式、低功率模式、闲置模式或其组合的实例。第二功率模式可为激活模式、通电模式、复位模式或其组合的实例。
在310处,可存储数据。举例来说,存储器系统可在与存储器系统相关联的寄存器中存储与存储器系统相关联的数据。在此类情况下,存储器系统可将数据设置到NAND易失性微调寄存器中。在一些实例中,存储器系统可响应于存储数据而确定存储器系统的电压满足阈值。举例来说,存储器系统可检测电压轨上的欠压电压电平。在一些情况下,存储器系统可基于识别所述电压满足或超过电压阈值而检测与存储器系统相关联的功率损耗。欠压电压可与存储器系统的至少一部分中的电功率可用性的减小或对所述电功率可用性的限制相关联。
在一些实例中,存储器系统可在执行软复位操作之后将数据存储在与存储器系统相关联的寄存器中。举例来说,存储器系统可在软复位操作之后的唤醒(例如,进入激活状态或通电状态)之后存储数据。在一些情况下,存储在寄存器中的数据的值可在ROM代码中硬编码、从eFUSE读取或存储为寄存器中的值。
在315处,可进入第一功率模式。举例来说,存储器系统可响应于存储数据而进入第一功率模式。存储器系统可基于将数据存储在寄存器中而进入睡眠模式、低功率模式、闲置模式或其组合。在一些情况下,存储器系统可在进入第一功率模式的初始化之后、在进入第一功率模式之前或在存储器系统进入第一功率模式时(例如,同时)将数据存储在寄存器中。在一些实例中,进入第一功率模式可基于确定存储器系统的电压满足阈值。
在320处,可接收第二命令。举例来说,主机系统可传输退出第一功率模式的第二命令。在此类情况下,存储器系统可基于存储数据而从主机系统接收退出第一功率模式的第二命令。第二命令可为进入通电模式、激活模式、复位模式或其组合的命令的实例。在一些情况下,存储器系统可基于(例如,响应于)进入第一功率模式而接收第二命令。在此类情况下,存储器系统可在进入第一功率模式之后接收第二命令。
在325处,可作出数据是否包含错误的确定。举例来说,存储器系统可确定存储在寄存器中的数据是否包含一或多个错误(例如,损坏数据)。在一些实例中,存储器系统可基于接收到第二命令而确定数据包含一或多个错误。在一些实例中,存储器系统可基于接收到第二命令而确定数据未能包含一或多个错误(例如,数据可能不被损坏)。
在330处,可确定功率参数。举例来说,存储器系统可基于确定数据未能包含一或多个错误而确定存储器系统的功率参数未能满足阈值。在一些实例中,存储器系统可确定存储器系统的电压检测器可能未跳闸。举例来说,存储器系统可确定存储器系统并未失去足够的功率来执行硬复位操作。
在其它实例中,存储器系统可基于确定数据包含一或多个错误而确定存储器系统的功率参数满足阈值。在一些实例中,存储器系统可确定存储器系统的电压检测器可能跳闸。举例来说,存储器系统可确定存储器系统损耗足够的功率来执行硬复位操作。
在335处,可执行软复位操作。在一些情况下,存储器系统可选择执行何种类型的复位操作(例如,软复位操作或硬复位操作)。举例来说,存储器系统可基于基于接收到第二命令而确定存储在寄存器中的数据是否包含一或多个错误而执行复位操作以退出第一功率模式。在此类情况下,存储器系统可基于确定存储在寄存器中的数据是否损坏而执行复位操作。存储器系统可响应于执行复位操作而退出第一功率模式。举例来说,存储器系统可基于确定功率参数未能满足阈值而执行避免复位由硬刷新操作复位的一或多个设置的软复位操作。在其它实例中,存储器系统可基于确定数据未能包含错误而执行软复位操作。
在340处,可执行硬复位操作。在一些情况下,存储器系统可选择执行何种类型的复位操作(例如,软复位操作或硬复位操作)。举例来说,存储器系统可基于基于接收到第二命令而确定存储在寄存器中的数据是否包含一或多个错误而执行复位操作以退出第一功率模式。在此类情况下,存储器系统可基于确定存储在寄存器中的数据是否损坏而执行复位操作。存储器系统可响应于执行复位操作而退出第一功率模式。在一些情况下,存储器系统可响应于确定数据包含一或多个错误而执行复位不受软刷新影响的一或多个设置的硬复位操作。存储器系统可基于确定功率参数满足阈值而执行硬复位操作。
为了执行硬复位操作,存储器系统可从存储器检索已复位的一或多个设置的信息。举例来说,存储器系统可在通电模式期间从ROM检索信息。存储器系统可包含一或多个功率循环。在一些实例中,通电模式可为复位模式的实例。在通电模式期间,存储器系统可在比在通电模式期间更慢的速度下操作。为了实现较快操作条件,存储器系统可执行复位操作且进入通电模式。
图4说明根据如本文所公开的实例的支持易失性寄存器检测功率损耗的框图400的实例。存储器系统420可为如参考图1到3所描述的存储器系统的方面的实例。存储器系统420或其各种组件可为用于执行易失性寄存器的各种方面以检测功率损耗的构件的实例,如本文所描述。举例来说,存储器系统420可包含命令接收器425、存储组件430、退出组件435、错误检测器440或其任何组合。这些组件中的每一个可直接或间接地彼此通信(例如,经由一或多个总线)。
命令接收器425可配置为或以其它方式支持用于从主机系统接收进入第一功率模式的第一命令的构件,所述第一功率模式具有比第二电力模式更低的功率消耗。存储组件430可配置为或以其它方式支持用于在与存储器系统相关联的寄存器中存储与存储器系统相关联的数据的构件。退出组件435可配置为或以其它方式支持用于至少部分地基于存储数据而从主机系统接收退出第一功率模式的第二命令的构件。错误检测器440可配置为或以其它方式支持用于至少部分地基于至少部分地基于接收到第二命令而确定存储在寄存器中的数据是否包含一或多个错误而执行复位操作以退出第一功率模式的构件。
在一些实例中,命令接收器425可配置为或以其它方式支持用于至少部分地基于存储数据而进入第一功率模式的构件,其中接收第二命令至少部分地基于进入第一功率模式。
在一些实例中,存储组件430可配置为或以其它方式支持用于从存储器检索已复位的一或多个设置的信息的构件。
在一些实例中,存储组件430可配置为或以其它方式支持用于至少部分地基于存储数据而确定存储器系统的电压满足阈值的构件,其中进入第一功率模式至少部分地基于确定存储器系统的电压满足阈值。在一些实例中,在与存储器系统相关联的寄存器中存储与存储器系统相关联的数据发生在执行软复位操作以从第一功率进入第二功率模式之后。
在一些实例中,退出组件435可配置为或以其它方式支持用于至少部分地基于执行复位操作而退出第一功率模式的构件。
在一些实例中,错误检测器440可配置为或以其它方式支持用于至少部分地基于接收到第二命令而确定数据包含一或多个错误的构件,其中复位操作包括复位不受软刷新操作影响的一或多个设置的硬复位操作。
在一些实例中,错误检测器440可配置为或以其它方式支持用于至少部分地基于接收到第二命令而确定数据未能包含一或多个错误的构件,其中执行复位操作至少部分地基于确定数据未能包含一或多个错误。
在一些实例中,错误检测器440可配置为或以其它方式支持用于至少部分地基于确定数据未能包含一或多个错误而确定存储器系统的功率参数未能满足阈值的构件,其中复位操作包括避免复位由硬刷新操作复位的一或多个设置的软复位操作,且其中执行软复位操作至少部分地基于确定功率参数未能满足阈值。
在一些实例中,错误检测器440可配置为或以其它方式支持用于至少部分地基于确定数据包含一或多个错误而确定存储器系统的功率参数满足阈值的构件,其中复位操作包括复位不受软刷新操作影响的一或多个设置的硬复位操作。
图5展示说明根据如本文所公开的实例的支持易失性寄存器检测功率损耗的方法500的流程图。方法500的操作可由如本文所描述的存储器系统或其组件实施。举例来说,方法500的操作可由如参考图1到4所描述的存储器系统执行。在一些实例中,存储器系统可执行指令集合以控制装置的功能元件来执行所描述的功能。另外或替代地,存储器系统可使用专用硬件来执行所描述的功能的方面。
方法500的方面可由控制器以及其它组件实施。另外或替代地,方法500的方面可实施为存储在存储器中的指令(例如,存储在与存储器系统110耦合的存储器中的固件)。举例来说,所述指令在由控制器(例如,存储器系统控制器115)执行时可使得控制器执行方法500的操作。
在505处,可接收第一命令。方法可包含从主机系统接收进入第一功率模式的第一命令,所述第一功率模式具有比第二功率模式更低的功率消耗。可根据如本文所公开的实例执行505的操作。在一些实例中,505的操作的方面可由如参考图4所描述的命令接收器425执行。
在510处,可存储数据。方法可包含在与存储器系统相关联的寄存器中存储与存储器系统相关联的数据。可根据如本文所公开的实例执行510的操作。在一些实例中,510的操作的方面可由如参考图4所描述的存储组件430执行。
在515处,可接收第二命令。方法可包含至少部分地基于存储数据而从主机系统接收退出第一功率模式的第二命令。可根据如本文所公开的实例执行515的操作。在一些实例中,515的操作的方面可由如参考图4所描述的退出组件435执行。
在520处,可执行复位操作。方法可包含至少部分地基于至少部分地基于接收到第二命令而确定存储在寄存器中的数据是否包含一或多个错误而执行复位操作以退出第一功率模式。可根据如本文所公开的实例执行520的操作。在一些实例中,520的操作的方面可由如参考图4所描述的错误检测器440执行。
在一些实例中,如本文所描述的设备可执行一或多种方法,例如方法500。设备可包含用于进行以下操作的特征、电路系统、逻辑、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):从主机系统接收进入第一功率模式的第一命令,所述第一功率模式具有比第二功率模式更低的功率消耗;在与存储器系统相关联的寄存器中存储与存储器系统相关联的数据;至少部分地基于存储数据而从主机系统接收退出第一功率模式的第二命令;以及至少部分地基于至少部分地基于接收到第二命令而确定存储在寄存器中的数据是否包含一或多个错误而执行复位操作以退出第一功率模式。
方法500和本文所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:至少部分地基于接收到第二命令而确定数据包含一或多个错误,其中复位操作包含复位可不受软刷新操作影响的一或多个设置的硬复位操作。
在方法500和本文所描述的设备的一些实例中,执行硬复位操作可包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:从存储器检索可复位的一或多个设置的信息。
方法500和本文所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:至少部分地基于接收到第二命令而确定数据未能包含一或多个错误,其中执行复位操作可至少部分地基于确定数据未能包含一或多个错误。
方法500和本文所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:至少部分地基于确定数据未能包含一或多个错误而确定存储器系统的功率参数未能满足阈值,其中复位操作包含避免复位可由硬刷新操作复位的一或多个设置的软复位操作,且其中执行软复位操作可至少部分地基于确定功率参数未能满足阈值。
举例来说,本文所描述的设备可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:执行硬复位操作可至少部分基于确定功率参数未能满足阈值。在一些情况下,本文所描述的设备可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:执行软复位操作可至少部分地基于确定功率参数满足阈值。
方法500和本文所描述的设备的一些实例可进一步包含:在与存储器系统相关联的寄存器中存储与存储器系统相关联的数据发生在使用软复位操作从第一功率模式进入第二功率模式之后。
方法500和本文所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:至少部分地基于确定数据包含一或多个错误而确定存储器系统的功率参数满足阈值,其中复位操作包含复位可不受软刷新操作影响的一或多个设置的硬复位操作。
方法500和本文所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:至少部分地基于存储数据而进入第一功率模式,其中接收第二命令可至少部分地基于进入第一功率模式。
方法500和本文所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:至少部分地基于存储数据而确定存储器系统的电压满足阈值,其中进入第一功率模式可至少部分地基于确定存储器系统的电压满足阈值。
方法500和本文所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令:至少部分地基于执行复位操作而退出第一功率模式。
应注意,上文所描述的方法描述可能的实施方案,且操作和步骤可重新布置或以其它方式加以修改,且其它实施方案是可能的。此外,可组合来自方法中的两个或更多个的部分。
可使用多种不同技艺和技术中的任一种来表示本文所描述的信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号;然而,所述信号可表示信号的总线,其中所述总线可具有各种位宽度。
术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径,那么认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径,或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中,可例如使用例如开关或晶体管的一或多个中间组件来中断所连接组件之间的信号的流动一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件,在所述开路关系中,信号当前不能够经由导电路径在所述组件之间传达,在所述闭路关系中,信号能够经由所述导电路径在所述组件之间传达。如果例如控制器的组件将其它组件耦合在一起,那么组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“如果”、“当……时”、“基于”或“至少部分地基于”可互换使用。在一些实例中,如果术语“如果”、“当……时”、“基于”或“至少部分地基于”用于描述条件性动作、条件性过程或过程的部分之间的连接,那么所述术语可互换。
术语“响应于”可指由于先前条件或动作而至少部分地(如果不完全地)发生的一个条件或动作。举例来说,可执行第一条件或动作,且作为先前条件或动作发生的结果(不管是直接在第一条件或动作之后还是在第一条件或动作之后的一或多个其它中间条件或动作发生之后),第二条件或动作可至少部分地发生。
另外,术语“直接地响应于”或“直接响应于”可指作为先前条件或动作的直接结果而发生的一个条件或动作。在一些实例中,可执行第一条件或动作,且可作为与是否发生其它条件或动作无关的先前条件或动作发生的结果而直接发生第二条件或动作。在一些实例中,可执行第一条件或动作,且可作为先前条件或动作发生的结果而直接发生第二条件或动作,使得在较早条件或动作与第二条件或动作之间不发生其它中间条件或动作,或在较早条件或动作与第二条件或动作之间发生有限数量的一或多个中间步骤或动作。除非另外规定,否则本文中描述为“基于”、“至少部分地基于”或“响应于”一些其它步骤、动作、事件或条件而执行的任何条件或动作可另外或替代地(例如,在替代实例中)“直接响应于”或“直接地响应于”此类其它条件或动作而执行。
本文所论述的包含存储器阵列的装置可形成在半导体衬底上,例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中,衬底为半导体晶片。在一些其它实例中,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质进行掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间,通过离子植入或通过任何其它掺杂方法执行掺杂。
本文所论述的开关组件或晶体管可表示场效应晶体管(FET),且包括包含源极、漏极和栅极的三端子装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的,且可包括重掺杂(例如简并)半导体区。源极与漏极可通过轻掺杂半导体区或通道分隔开。如果通道为n型(即,大部分载流子为电子),那么FET可称为n型FET。如果通道为p型(即,大部分载流子为空穴),那么FET可称为p型FET。通道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制通道导电性。举例来说,将正电压或负电压分别施加到n型FET或p型FET可使通道变为导电的。如果大于或等于晶体管的阈值电压的电压施加到晶体管栅极,那么晶体管可“接通”或“激活”。如果小于晶体管的阈值电压的电压施加到晶体管栅极,则晶体管可“断开”或“去激活”。
本文中结合随附图式所阐述的描述内容描述了实例配置,且并不表示可实施的或在权利要求书的范围内的所有实例。本文所用的术语“示例性”意指“充当实例、例子或说明”,且不比其它实例“优选”或“有利”。具体实施方式包含特定细节以提供对所描述技术的理解。然而,可在没有这些特定细节的情况下实践这些技术。在一些情况下,以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。
在附图中,类似组件或特征可以具有相同参考标记。此外,可通过在参考标记之后跟着短横及在类似组件之间进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记,那么描述内容适用于具有相同第一参考标记的类似组件中的任何一个,而与第二参考标记无关。
本文所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果在由处理器执行的软件中实施,那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开及所附权利要求书的范围内。举例来说,由于软件的本质,上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各种位置处,包含经分布以使得功能的各部分在不同物理位置处实施。
举例来说,结合本文的公开内容描述的各种说明性块和组件可使用经设计以执行本文所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器,但在替代方案中,处理器可为任何处理器、控制器、微控制器或状态机。处理器可实施为计算装置的组合(例如,DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器或任何其它此类配置)。
如本文(包含在权利要求书中)所使用,如在项列表(例如,前面有例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包括性列表,使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。此外,如本文所使用,短语“基于”不应被解释为指代一组封闭条件。举例来说,在不脱离本公开的范围的情况下,描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说,如本文所使用,短语“基于”应以与短语“至少部分地基于”相同的方式解释。
计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两者,所述通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外,可适当地将任何连接称为计算机可读媒体。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件,那么同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所使用,磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘利用激光以光学方式再现数据。上述的组合也包含在计算机可读媒体的范围内。
提供本文中的描述以使本领域的技术人员能够制造或使用本公开。本领域的技术人员将显而易见对本公开的各种修改,且可在不脱离本公开的范围的情况下将本文所定义的一般原理应用于其它变化形式。因此,本公开不限于本文所描述的实例和设计,而是被赋予与本文所公开的原理和新颖特征一致的最广泛范围。
Claims (25)
1.一种设备,其包括:
存储器系统;以及
控制电路,其与所述存储器系统耦合且配置成使得所述设备进行以下操作:
从主机系统接收进入第一功率模式的第一命令,所述第一功率模式具有比第二功率模式更低的功率消耗;
在与所述存储器系统相关联的寄存器中存储与所述存储器系统相关联的数据;
至少部分地基于存储所述数据而从所述主机系统接收退出所述第一功率模式的第二命令;以及
至少部分地基于至少部分地基于接收到所述第二命令而确定存储在所述寄存器中的所述数据是否包含一或多个错误而执行复位操作以退出所述第一功率模式。
2.根据权利要求1所述的设备,其中所述控制电路进一步配置成使得所述设备进行以下操作:
至少部分地基于接收到所述第二命令而确定所述数据包含所述一或多个错误,其中所述复位操作包括复位不受软刷新操作影响的一或多个设置的硬复位操作。
3.根据权利要求2所述的设备,其中,为执行所述硬复位操作,所述控制电路配置成使得所述设备进行以下操作:
从存储器检索已复位的所述一或多个设置的信息。
4.根据权利要求1所述的设备,其中所述控制电路进一步配置成使得所述设备进行以下操作:
至少部分地基于接收到所述第二命令而确定所述数据未能包含所述一或多个错误,其中执行所述复位操作至少部分地基于确定所述数据未能包含所述一或多个错误。
5.根据权利要求4所述的设备,其中所述控制电路进一步配置成使得所述设备进行以下操作:
至少部分地基于确定所述数据未能包含所述一或多个错误而确定所述存储器系统的功率参数未能满足阈值,其中所述复位操作包括避免复位由硬刷新操作复位的一或多个设置的软复位操作,且其中执行所述软复位操作至少部分地基于确定所述功率参数未能满足所述阈值。
6.根据权利要求5所述的设备,其中在与所述存储器系统相关联的所述寄存器中存储与所述存储器系统相关联的所述数据发生在使用所述软复位操作从所述第一功率模式进入所述第二功率模式之后。
7.根据权利要求1所述的设备,其中所述控制电路进一步配置成使得所述设备进行以下操作:
至少部分地基于确定所述数据包含所述一或多个错误而确定所述存储器系统的功率参数满足阈值,其中所述复位操作包括复位不受软刷新操作影响的一或多个设置的硬复位操作。
8.根据权利要求1所述的设备,其中所述控制电路进一步配置成使得所述设备进行以下操作:
至少部分地基于存储所述数据而进入所述第一功率模式,其中接收所述第二命令至少部分地基于进入所述第一功率模式。
9.根据权利要求8所述的设备,其中所述控制电路进一步配置成使得所述设备进行以下操作:
至少部分地基于存储所述数据而确定所述存储器系统的电压满足阈值,其中进入所述第一功率模式至少部分地基于确定所述存储器系统的所述电压满足所述阈值。
10.根据权利要求1所述的设备,其中所述控制电路进一步配置成使得所述设备进行以下操作:
至少部分地基于执行所述复位操作而退出所述第一功率模式。
11.一种存储代码的非暂时性计算机可读媒体,所述代码包括可由电子装置的处理器执行的指令,使得所述电子装置进行以下操作:
从主机系统接收进入第一功率模式的第一命令,所述第一功率模式具有比第二功率模式更低的功率消耗;
在与存储器系统相关联的寄存器中存储与所述存储器系统相关联的数据;
至少部分地基于存储所述数据而从所述主机系统接收退出所述第一功率模式的第二命令;以及
至少部分地基于至少部分地基于接收到所述第二命令而确定存储在所述寄存器中的所述数据是否包含一或多个错误而执行复位操作以退出所述第一功率模式。
12.根据权利要求11所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置进行以下操作:
至少部分地基于接收到所述第二命令而确定所述数据包含所述一或多个错误,其中所述复位操作包括复位不受软刷新操作影响的一或多个设置的硬复位操作。
13.根据权利要求12所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时使得所述电子装置执行所述硬复位操作,在由所述电子装置的所述处理器执行时使得所述电子装置进行以下操作:
从存储器检索已复位的所述一或多个设置的信息。
14.根据权利要求11所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置进行以下操作:
至少部分地基于接收到所述第二命令而确定所述数据未能包含所述一或多个错误,其中执行所述复位操作至少部分地基于确定所述数据未能包含所述一或多个错误。
15.根据权利要求14所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置进行以下操作:
至少部分地基于确定所述数据未能包含所述一或多个错误而确定所述存储器系统的功率参数未能满足阈值,其中所述复位操作包括避免复位由硬刷新操作复位的一或多个设置的软复位操作,且其中执行所述软复位操作至少部分地基于确定所述功率参数未能满足所述阈值。
16.根据权利要求15所述的非暂时性计算机可读媒体,其中在与所述存储器系统相关联的所述寄存器中存储与所述存储器系统相关联的所述数据发生在使用所述软复位操作从所述第一功率模式进入所述第二功率模式之后。
17.根据权利要求11所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置进行以下操作:
至少部分地基于确定所述数据包含所述一或多个错误而确定所述存储器系统的功率参数满足阈值,其中所述复位操作包括复位不受软刷新操作影响的一或多个设置的硬复位操作。
18.根据权利要求11所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置进行以下操作:
至少部分地基于存储所述数据而进入所述第一功率模式,其中接收所述第二命令至少部分地基于进入所述第一功率模式。
19.根据权利要求18所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置进行以下操作:
至少部分地基于存储所述数据而确定所述存储器系统的电压满足阈值,其中进入所述第一功率模式至少部分地基于确定所述存储器系统的所述电压满足所述阈值。
20.根据权利要求11所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置进行以下操作:
至少部分地基于执行所述复位操作而退出所述第一功率模式。
21.一种在存储器系统处执行的方法,其包括:
从主机系统接收进入第一功率模式的第一命令,所述第一功率模式具有比第二功率模式更低的功率消耗;
在与所述存储器系统相关联的寄存器中存储与所述存储器系统相关联的数据;至少部分地基于存储所述数据而从所述主机系统接收退出所述第一功率模式的第二命令;以及
至少部分地基于至少部分地基于接收到所述第二命令而确定存储在所述寄存器中的所述数据是否包含一或多个错误而执行复位操作以退出所述第一功率模式。
22.根据权利要求21所述的方法,其进一步包括:
至少部分地基于接收到所述第二命令而确定所述数据包含所述一或多个错误,其中所述复位操作包括复位不受软刷新操作影响的一或多个设置的硬复位操作。
23.根据权利要求22所述的方法,其中执行所述硬复位操作包括:
从存储器检索已复位的所述一或多个设置的信息。
24.根据权利要求21所述的方法,其进一步包括:
至少部分地基于接收到所述第二命令而确定所述数据未能包含所述一或多个错误,其中执行所述复位操作至少部分地基于确定所述数据未能包含所述一或多个错误。
25.根据权利要求24所述的方法,其进一步包括:
至少部分地基于确定所述数据未能包含所述一或多个错误而确定所述存储器系统的功率参数未能满足阈值,其中所述复位操作包括避免复位由硬刷新操作复位的一或多个设置的软复位操作,且其中执行所述软复位操作至少部分地基于确定所述功率参数未能满足所述阈值。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163147983P | 2021-02-10 | 2021-02-10 | |
US63/147,983 | 2021-02-10 | ||
US17/574,044 | 2022-01-12 | ||
US17/574,044 US11714563B2 (en) | 2021-02-10 | 2022-01-12 | Volatile register to detect power loss |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114911416A true CN114911416A (zh) | 2022-08-16 |
Family
ID=82493229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210118654.9A Pending CN114911416A (zh) | 2021-02-10 | 2022-02-08 | 用以检测功率损耗的易失性寄存器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11714563B2 (zh) |
CN (1) | CN114911416A (zh) |
DE (1) | DE102022102434A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11983423B2 (en) * | 2021-03-17 | 2024-05-14 | Micron Technology, Inc. | Host recovery for a stuck condition |
CN117435143B (zh) * | 2023-12-14 | 2024-04-02 | 芯瞳半导体技术(山东)有限公司 | 一种数据处理方法、装置及电子设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110990175B (zh) * | 2018-10-03 | 2023-03-14 | 慧荣科技股份有限公司 | 错误处置方法以及数据存储装置及其控制器 |
-
2022
- 2022-01-12 US US17/574,044 patent/US11714563B2/en active Active
- 2022-02-02 DE DE102022102434.2A patent/DE102022102434A1/de active Pending
- 2022-02-08 CN CN202210118654.9A patent/CN114911416A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102022102434A1 (de) | 2022-08-11 |
US11714563B2 (en) | 2023-08-01 |
US20220253226A1 (en) | 2022-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114400034A (zh) | 存储器装置的降压操作 | |
US11714563B2 (en) | Volatile register to detect power loss | |
CN115116523A (zh) | 浅休眠功率状态 | |
US20220404968A1 (en) | Read performance techniques for time retention | |
US11983423B2 (en) | Host recovery for a stuck condition | |
CN115705889A (zh) | 功率管理技术 | |
WO2022126578A1 (en) | Dynamic interval for memory device to enter low power state | |
US11868632B2 (en) | Power control for boot-up of memory systems | |
US11995342B2 (en) | Host initiated garbage collection | |
US11682469B2 (en) | Techniques for data programming | |
US11934692B2 (en) | Write booster buffer and hibernate | |
US11861191B2 (en) | Parameter table protection for a memory system | |
CN115457994A (zh) | 动态功率控制 | |
CN116364136A (zh) | 用于在保持损失后增强系统性能的技术 | |
US11625333B2 (en) | Configurable flush operation speed | |
CN115705915A (zh) | 用于存储器系统的动态错误控制配置 | |
US11797385B2 (en) | Managing information protection schemes in memory systems | |
US11929107B2 (en) | Techniques for memory cell refresh | |
WO2023173362A1 (en) | Error information storage for boot-up procedures | |
WO2022226783A1 (en) | Dynamic voltage supply for memory circuit | |
WO2022226821A1 (en) | Dynamic low power mode | |
WO2022193126A1 (en) | Performance benchmark for host performance booster | |
WO2022193272A1 (en) | Determining offsets for memory read operations | |
WO2023173350A1 (en) | Compressing firmware data | |
WO2022226840A1 (en) | Light hibernation mode for memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |