CN115116523A - 浅休眠功率状态 - Google Patents

浅休眠功率状态 Download PDF

Info

Publication number
CN115116523A
CN115116523A CN202210260158.7A CN202210260158A CN115116523A CN 115116523 A CN115116523 A CN 115116523A CN 202210260158 A CN202210260158 A CN 202210260158A CN 115116523 A CN115116523 A CN 115116523A
Authority
CN
China
Prior art keywords
power state
timer
state
transitioning
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210260158.7A
Other languages
English (en)
Inventor
何德平
N·格勒斯
J·S·帕里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115116523A publication Critical patent/CN115116523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Abstract

本申请针对一种浅休眠功率状态。存储器系统可包含存储器阵列和控制器。所述存储器系统可从具有第一电流的第一功率状态转变到具有小于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活所述存储器阵列的一或多个组件相关联。所述存储器系统可在从所述第一功率状态转变到所述第二功率状态之后发起定时器。所述存储器系统可确定所述定时器满足阈值，并且基于所述定时器满足所述阈值，从所述第二功率状态转变到具有小于所述第二电流的第三电流的第三功率状态。

Description

浅休眠功率状态
相关申请的交叉引用
本专利申请要求何(He)等人于2022年1月19日提交的标题为“浅休眠功率状态(SHALLOW HIBERNATE POWER STATE)”的第17/648,394号美国专利申请以及何(He)等人于2021年3月17日提交的标题为“浅休眠功率状态(SHALLOW HIBERNATE POWER STATE)”的第63/162,140号美国临时专利申请的优先权，所述申请中的每一个转让给本受让人且其中每一个明确地以全文引用的方式并入本文中。
技术领域
技术领域与浅休眠功率状态有关。
背景技术
存储器装置广泛用于在各种电子装置中存储信息，例如计算机、无线通信装置、相机、数字显示器等等。信息通过将存储器装置内的存储器单元编程为各种状态来存储。例如，二进制存储器单元可编程成两个支持状态中的一个，通常对应于逻辑1或逻辑0。在一些实例中，单个存储器单元可支持超过两个可能状态，其中的任一个可由存储器单元存储。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程为对应状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、或非(NOR)和与非(NAND)存储器装置等。存储器装置可以是易失性或非易失性的。易失性存储器单元(例如，DRAM单元)可随时间推移而丢失它们的编程状态，除非它们通过外部电源周期性地刷新。非易失性存储器单元(例如，NAND存储器单元)可将它们的编程状态维持很长一段时间，即使在不存在外部电源的情况下也如此。
发明内容
描述一种设备。在一些实例中，所述设备可包含存储器阵列和与所述存储器阵列耦合的控制器，所述控制器可配置成使所述设备：从具有第一电流的第一功率状态转变到具有低于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活与所述存储器阵列相关联的一或多个组件相关联；至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起定时器；至少部分地基于发起所述定时器，确定所述定时器满足阈值；以及至少部分地基于确定所述定时器满足所述阈值，从所述第二功率状态转变到具有低于所述第二电流的第三电流的第三功率状态。
描述一种存储代码的非暂时性计算机可读媒体。在一些实例中，存储代码的所述非暂时性计算机可读媒体可包含指令，所述指令在由电子装置的处理器执行时使所述电子装置：从具有第一电流的第一功率状态转变到具有低于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活与存储器阵列相关联的一或多个组件相关联；至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起定时器；至少部分地基于发起所述定时器，确定所述定时器满足阈值；以及至少部分地基于确定所述定时器满足所述阈值，从所述第二功率状态转变到具有低于所述第二电流的第三电流的第三功率状态。
描述一种方法。在一些实例中，所述方法可包含：从具有第一电流的第一功率状态转变到具有低于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活与存储器阵列相关联的一或多个组件相关联；至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起定时器；至少部分地基于发起所述定时器，确定所述定时器满足阈值；以及至少部分地基于确定所述定时器满足所述阈值，从所述第二功率状态转变到具有低于所述第二电流的第三电流的第三功率状态。
附图说明
图1示出根据本文所公开的实例的支持浅休眠功率状态的系统的实例。
图2示出根据本文所公开的实例的支持浅休眠功率状态的状态图的实例。
图3示出根据本文所公开的实例的支持浅休眠功率状态的时序图的实例。
图4示出根据本文所公开的实例的支持浅休眠功率状态的存储器系统的框图。
图5示出根据本文所公开的实例的流程图，示出了支持浅休眠功率状态的一或多种方法。
具体实施方式
一种系统可包含存储器系统和与存储器系统耦合的主机系统。主机系统可向存储器系统传输命令。在一些实例中，存储器系统可处于第一功率状态，例如作用中功率状态，其中存储器系统可利用相对较高的功率量来执行从主机系统接收的操作或与命令相关联的后台操作。一些主机系统具有用于响应于主机系统并非正在工作而节省功率的程序。在一些实例中，主机系统可处于空闲状态，并且可阻止传输任何命令到存储器系统，例如，主机系统可以不执行任何操作。在此类实例中，存储器系统可从第一功率状态转变到消耗的功率比第一功率状态少的第二功率状态，例如，存储器系统可响应于没有来自主机系统的命令(例如，存储器系统的命令队列为空)而转变到第二功率状态以节省功率。一些系统由电池供电，使得主机系统和存储器系统均由电池供电。在此类系统中，减少主机系统和存储器系统中的功率消耗可以为用户提供益处，并延长系统的总电池寿命。在一些实例中，主机系统可进入睡眠模式，例如，主机系统可进入减少其功率消耗同时仍然保留数据的低功率模式。在此类实例中，存储器系统可转变到消耗的功率比第一功率状态和第二功率状态少的第三状态，例如，存储器系统可响应于主机系统处于睡眠模式而进入功率节省模式。
在一些情况下，主机系统可进入空闲模式相对较长的时间，例如，主机系统可能会空闲几秒钟。在此类实例中，存储器系统可能会因为在主机系统的空闲模式的整个持续时间内保持在第二功率状态而消耗多余功率，例如，如果空闲模式的持续时间相对较长，那么存储器系统可通过转变到第三功率状态而不是第二功率状态来节省更多功率。在其它实例中，主机系统可进入空闲模式相对较短的时间，例如，主机系统可能会空闲几微秒。在此类实例中，存储器系统可能会因为保持在第二功率状态而具有减少的时延，例如，如果在主机系统空闲时存储器系统转变到第三功率状态而不是第二功率状态，那么存储器系统可能需要更长的时间转变回第一功率状态并变成处于作用中。也就是说，在响应于存储器系统处于第二或第三功率状态时，可能会在功率消耗和时延之间进行权衡。
响应于主机系统空闲，可能希望存储器系统在中间功率状态(例如，第三功率状态)下操作。中间功率状态可允许存储器系统节省功率，但仍会在相对较短的持续时间内响应主机命令。在一些情况下，中间功率状态可包含时钟选通、撤销激活一些振荡器，以及将存储器系统的高速缓存存储器置于睡眠状态。
本文中描述了用于存储器系统基于主机系统性能、链路速度或主机系统配置而在各种功率消耗状态(例如，电压或电平)之间动态地转变的系统、技术和装置。例如，存储器系统可响应于主机系统处于空闲模式而从第一功率状态转变到第二功率状态。接着，存储器系统可发起第一定时器，并响应于定时器满足第一阈值而转变到第四功率状态(例如，在第二功率状态和第三功率状态之间的功率状态)。接着，存储器系统可发起第二定时器，并响应于第二定时器满足第二阈值而转变到第三功率状态。在一些情况下，存储器系统可基于主机系统性能、链接速度或主机系统请求来配置第一阈值和第二阈值。通过在第二功率状态、第三功率状态和第四功率状态之间动态地转变，存储器系统可减小功率消耗和时延。例如，存储器系统可以减少时延，并且能够响应于主机系统快速退出空闲模式而快速地从第二功率状态或第四功率状态转变到第一功率状态。在其它实例中，存储器系统可通过响应于主机系统处于空闲模式相对较长时间而转变到第三功率状态来节省功率。
本公开的特征首先在参考图1的系统、装置和电路的上下文中描述。本公开的特征在参考图2和3的状态图和时序图的上下文中描述。本公开的这些和其它特征进一步由涉及参考图4和5的浅休眠功率状态的设备图和流程图示出并在所述设备图和流程图的上下文中描述。
图1示出根据本文所公开的实例的支持浅休眠功率状态的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。
存储器系统110可以是或包含任何装置或装置集合，其中装置或装置集合包含至少一个存储器阵列。例如，存储器系统110可以是或包含通用快闪存储(UFS)装置、嵌入式多媒体控制器(eMMC)装置、快闪装置、通用串行总线(USB)快闪装置、安全数字(SD)卡、固态驱动器(SSD)、硬盘驱动器(HDD)、双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)或非易失性DIMM(NVDIMM)，以及其它可能性。
系统100可包含在计算装置中，所述计算装置例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的任何其它计算装置。
系统100可包含可与存储器系统110耦合的主机系统105。在一些实例中，此耦合可包含与主机系统控制器106介接，所述主机系统控制器可以是配置成使主机系统105根据如本文中所描述的实例执行各种操作的控制器或控制组件的实例。主机系统105可包含一或多个装置，并且在一些情况下，可包含处理器芯片组和由处理器芯片组执行的软件堆栈。例如，主机系统105可包含配置成与存储器系统110或其中的装置通信的应用程序。处理器芯片组可包含一或多个芯、一或多个高速缓存(例如，在主机系统105本地或包含在主机系统105中的存储器)、存储器控制器(例如，NVDIMM控制器)和存储协议控制器(例如，外围组件互连高速(PCIe)控制器、串行高级技术附件(SATA)控制器)。主机系统105可使用存储器系统110，例如以将数据写入到存储器系统110和从存储器系统110读取数据。尽管在图1中示出一个存储器系统110，但是主机系统105可与任何数量的存储器系统110耦合。
主机系统105可经由至少一个物理主机接口与存储器系统110耦合。在一些情况下，主机系统105和存储器系统110可配置成使用相关联的协议经由物理主机接口通信(例如，在存储器系统110和主机系统105之间交换或以其它方式传送控制、地址、数据和其它信号)。物理主机接口的实例可包含但不限于SATA接口、UFS接口、eMMC接口、PCIe接口、USB接口、光纤通道接口、小型计算机系统接口(SCSI)、串行连接的SCSI(SAS)、双倍数据速率(DDR)接口、双列直插式存储器模块(DIMM)接口(例如，支持DDR的DIMM套接接口)、开放式NAND快闪接口(ONFI)和低功率双倍数据速率(LPDDR)接口。在一些实例中，一或多个此类接口可包含在主机系统105的主机系统控制器106和存储器系统110的存储器系统控制器115中或以其它方式支持在它们之间。在一些实例中，主机系统105可经由用于包含在存储器系统110中的每个存储器装置130的相应物理主机接口或经由用于包含在存储器系统110中的每个类型的存储器装置130的相应物理主机接口而与存储器系统110耦合(例如，主机系统控制器106可与存储器系统控制器115耦合)。
存储器系统110可包含存储器系统控制器115和一或多个存储器装置130。存储器装置130可包含任何类型的存储器单元(例如，非易失性存储器单元、易失性存储器单元或其任何组合)的一或多个存储器阵列。尽管在图1的实例中示出两个存储器装置130-a和130-b，但是存储器系统110可包含任何数量的存储器装置130。此外，如果存储器系统110包含超过一个存储器装置130，那么存储器系统110内的不同存储器装置130可包含相同或不同类型的存储器单元。
存储器系统控制器115可与主机系统105耦合并与其通信(例如，经由物理主机接口)，并且可以是配置成使存储器系统110根据如本文中所描述的实例执行各种操作的控制器或控制组件的实例。存储器系统控制器115还可与存储器装置130耦合并与其通信以执行操作，例如在存储器装置130处读取数据、写入数据、擦除数据或刷新数据，及其它这类操作，这些可统称为存取操作。在一些情况下，存储器系统控制器115可从主机系统105接收命令，并与一或多个存储器装置130通信以执行此类命令(例如，在所述一或多个存储器装置130内的存储器阵列处)。例如，存储器系统控制器115可从主机系统105接收命令或操作，并且可将命令或操作转换成指令或适当的命令，以实现存储器装置130的所需存取。在一些情况下，存储器系统控制器115可与主机系统105及一或多个存储器装置130交换数据(例如，响应于来自主机系统105的命令或以其它方式与所述命令相关联)。例如，存储器系统控制器115可将与存储器装置130相关联的响应(例如，数据包或其它信号)转换成用于主机系统105的对应信号。
存储器系统控制器115可配置成用于与存储器装置130相关联的其它操作。例如，存储器系统控制器115可执行或管理操作，例如耗损均衡操作、垃圾收集操作、错误检测操作或错误校正操作等错误控制操作、加密操作、高速缓存操作、媒体管理操作、背景刷新、健康监测，以及与来自主机系统105的命令相关联的逻辑地址(例如，逻辑块地址(LBA))和与存储器装置130内的存储器单元相关联的物理地址(例如，物理块地址)之间的地址转换。
存储器系统控制器115可包含硬件，例如一或多个集成电路或离散组件、缓冲存储器或其组合。硬件可包含具有专用(例如，硬译码)逻辑以执行本文中属于存储器系统控制器115的操作的电路系统。存储器系统控制器115可以是或包含微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP))，或任何其它合适的处理器或处理电路系统。
存储器系统控制器115还可包含本地存储器120。在一些情况下，本地存储器120可包含只读存储器(ROM)或其它可存储操作代码(例如，可执行指令)的存储器，所述操作代码可由存储器系统控制器115执行以执行本文中属于存储器系统控制器115的功能。在一些情况下，本地存储器120可另外或替代地包含静态随机存取存储器(SRAM)或其它可供存储器系统控制器115用于内部存储或计算的存储器，例如，与本文中属于存储器系统控制器115的功能有关的内部存储或计算。另外或替代地，本地存储器120可用作存储器系统控制器115的高速缓存。例如，根据高速缓存策略，如果从存储器装置130读取或写入存储器装置130，那么数据可存储在本地存储器120中，并且数据可在本地存储器120内获得以供主机系统105后续检索或操纵(例如，更新)(例如，时延相对于存储器装置130减少)。
尽管图1中的存储器系统110的实例已示出为包含存储器系统控制器115，但是在一些情况下，存储器系统110可能不包含存储器系统控制器115。例如，存储器系统110可另外或替代地依赖于外部控制器(例如，由主机系统105实施)或可分别在存储器装置130内部的一或多个本地控制器135，它们执行本文中属于存储器系统控制器115的功能。一般来说，在一些情况下，本文中属于存储器系统控制器115的一或多个功能可实际上由主机系统105、本地控制器135或其任何组合执行。在一些情况下，至少部分地受存储器系统控制器115管理的存储器装置130可被称为受管理存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器装置130可包含一或多个非易失性存储器单元阵列。例如，存储器装置130可包含NAND(例如，NAND快闪)存储器、ROM、相变存储器(PCM)、自选存储器、其它硫族化物基存储器、铁电随机存取存储器(RAM)(FeRAM)、磁性RAM(MRAM)、NOR(例如，NOR快闪)存储器、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、氧化物基RRAM(OxRAM)、电可擦除可编程ROM(EEPROM)或其任何组合。另外或替代地，存储器装置130可包含一或多个易失性存储器单元阵列。例如，存储器装置130可包含RAM存储器单元，例如动态RAM(DRAM)存储器单元和同步DRAM(SDRAM)存储器单元。
在一些实例中，存储器装置130可包含(例如，在相同裸片上或在相同包内)本地控制器135，其可对相应存储器装置130的一或多个存储器单元执行操作。本地控制器135可结合存储器系统控制器115操作，或者可执行本文中属于存储器系统控制器115的一或多个功能。例如，如图1中所示，存储器装置130-a可包含本地控制器135-a，且存储器装置130-b可包含本地控制器135-b。
在一些情况下，存储器装置130可以是或包含NAND装置(例如，NAND快闪装置)。存储器装置130可以是或包含存储器裸片160。例如，在一些情况下，存储器装置130可以是包含一或多个裸片160的封装。在一些实例中，裸片160可以是从晶片切割的一片电子器件级半导体(例如，从硅晶片切割的硅裸片)。每一裸片160可包含一或多个平面165，每个平面165可包含相应的一组块170，其中每个块170可包含相应的一组页175，每个页175可包含一组存储器单元。
在一些情况下，NAND存储器装置130可包含配置成各自存储一个信息位的存储器单元，其可以称为单层级单元(SLC)。另外或替代地，NAND存储器装置130可包含配置成各自存储多个信息位的存储器单元，如果配置成各自存储两个信息位，那么其可以称为多层级单元(MLC)，如果配置成各自存储三个信息位，那么可以称为三层级单元(TLC)，如果配置成各自存储四个信息位，那么可以称为四层级单元(QLC)，或者更一般地称为多层级存储器单元。多层级存储器单元相对于SLC存储器单元可提供更大的存储密度，但是在一些情况下，可能会涉及更窄的读取或写入裕度或者更大的用于支持电路系统的复杂性。
在一些情况下，平面165可以指块170的群组，并且在一些情况下，可在不同平面165内进行并行操作。例如，并行操作可在不同块170内的存储器单元上执行，只要所述不同块170在不同平面165中即可。在一些情况下，在不同平面165中执行并行操作可具有一或多个限制，例如相同操作是对在相应平面165内具有相同页地址的不同页175内的存储器单元执行的(例如，与命令解码、页地址解码电路系统或其它电路系统跨平面165共享有关)。
在一些情况下，块170可包含组织成行(页175)和列(例如，串，未示出)的存储器单元。例如，同一页175中的存储器单元可共享公共字线(例如，与其耦合)，并且同一串中的存储器单元可共享公共数字线(其可被替代地称作位线)(例如，与其耦合)。
对于一些NAND架构，存储器单元可在第一粒度级(例如，在页粒度级)读取和编程(例如，写入)，但是可在第二粒度级(例如，在块粒度级)擦除。也就是说，页175可以是可独立编程或读取(例如，作为单个编程或读取操作的部分并行编程或读取)的最小存储器(例如，存储器单元集)单位，并且块170可以是可独立擦除(例如，作为单个擦除操作的部分并行擦除)的最小存储器(例如，存储器单元集)单位。此外，在一些情况下，NAND存储器单元可在它们可以用新数据重写之前擦除。因此，例如，在一些情况下，已用页175可直到包含页175的整个块170被擦除才更新。
系统100可包含任何数量的支持浅休眠功率状态的非暂时性计算机可读媒体。例如，主机系统105、存储器系统控制器115或存储器装置130可包含或以其它方式可存取一或多个非暂时性计算机可读媒体，其存储用于执行本文中属于主机系统105、存储器系统控制器115或存储器装置130的功能的指令(例如，固件)。例如，此类指令在由主机系统105(例如，主机系统控制器106)、存储器系统控制器115或存储器装置130(例如，本地控制器135)执行时可使主机系统105、存储器系统控制器115或存储器装置130执行本文所述的一或多个相关联功能。
在一些情况下，存储器系统110可使用存储器系统控制器115提供受管理存储器系统，所述受管理存储器系统可包含例如一或多个存储器阵列和与本地(例如，裸片上或封装中)控制器(例如，本地控制器135)组合的相关电路系统。受管理存储器系统的实例是受管理NAND(MNAND)系统。
在一些实例中，取决于从主机系统105接收的命令和指令，存储器系统110可利用多个功率状态。例如，在执行从主机系统105接收的命令时，存储器系统110可处于作用中模式并且具有组件处于作用中。在其它实例中，基于主机系统发起睡眠程序，存储器系统110可处于功率节省状态，例如，主机系统105可减小功率消耗并撤销激活对外围组件的电源。在其它实例中，基于主机系统105空闲——例如未由程序或用户使用，存储器系统110可处于中间功率状态。相比于功率节省模式，存储器系统110能够更快地从中间功率模式转变回作用中模式，但是相比于处于功率节省模式，也可消耗更多功率处于中间功率模式。也就是说，存储器系统可经受功率消耗和时延之间的权衡。
如本文所描述，在主机系统105空闲时，基于主机系统105性能和功率目标，存储器系统110可利用动态功率状态。例如，存储器系统110可响应于主机系统105进入空闲状态而转变到第一功率状态。存储器系统110可在进入第一功率状态时发起第一定时器，并响应于第一定时器满足第一阈值而转变到具有较低电流的第二功率状态。在一些实例中，存储器系统110可在进入第二功率状态时发起第二定时器，并响应于定时器满足第二阈值而转变到具有低于第二功率状态的电流的第三功率状态。也就是说，存储器系统可逐渐转变到与存储器系统110的功率节省模式相关联的第三功率状态模式。这可使存储器系统110响应于在存储器系统110处于第一功率模式和第二功率模式时接收到的命令快速转变回到作用中模式，同时也允许存储器系统110在第三功率状态中节省功率，例如，存储器系统110可以在长空闲持续时间内节省功率，同时在空闲持续时间较短时仍然维持性能。
图2示出根据本文所公开的实例的支持浅休眠功率状态的状态图200的实例。状态图200可示出可被采用且在其间转变的存储器系统(例如，参考图1所描述的存储器系统110)的可能功率状态。在一些实例中，状态图可以是UFS装置的功率模式状态机的实例。状态图200示出功率状态，例如通电205、作用中210、睡眠前215、空闲220、睡眠225、作用前230、断电前235、断电240和休眠245。在一些实例中，状态图200可示出UFS存储器系统的可能功率状态。
在一些实例中，存储器系统可配置成处于通电状态205。存储器系统可响应于处于通电状态205而开始初始化程序。例如，存储器系统可响应于电源与存储器系统耦合——例如，响应于主机系统(例如，参考图1所描述的主机系统105)激活存储器系统——而进入通电状态205。在此类实例中，存储器系统可开始初始化存储器装置(例如，参考图1所描述的存储器装置130)以供使用。在一些实例中，存储器系统可在通电状态205中完成初始化程序之后转变到作用中状态210。
在一些情况下，存储器系统可配置成处于作用中状态210。例如，存储器系统可执行从主机系统接收的命令或与数据维持相关联的后台操作或从主机系统接收的命令。在一些情况下，在处于作用中状态210时，存储器系统可被供应相对较高的功率量，例如，在存储器系统处于作用中状态210时，主机系统可向存储器系统提供最大功率。在一些实例中，存储器系统可从作用中状态210转变到睡眠前状态215、空闲状态220或断电前状态240。
在一些实例中，存储器系统可配置成处于睡眠前状态215。存储器系统可响应于处于睡眠前状态215而开始转变到睡眠状态225。例如，存储器系统可开始将组件断电，例如，停止存储器系统控制器(例如，参考图1所描述的存储器系统控制器115)中的时钟。在一些实例中，存储器系统可基于接收到开始停止单元(SSU)命令——例如，来自UFS协议的命令——从作用中状态210转变到睡眠前状态215。在其它实例中，存储器系统可基于从寄存器读取到某一值——例如，在寄存器的bInitpowermode字段中读取到零(0)——从作用中状态210转变到睡眠前状态215。存储器系统可在睡眠前状态215中完成转变之后转变到睡眠状态225，或基于接收到SSU命令而从睡眠前状态215转变到作用前状态230。
在一些实例中，存储器系统可配置成处于作用前状态230。例如，存储器系统可开始将组件通电，例如，将存储器系统控制器的时钟通电。在一些情况下，存储器系统可在完成作用前状态230的操作之后转变到作用中状态210。
在一些实例中，存储器系统可配置成处于睡眠状态225。在一些实例中，存储器系统可在睡眠状态225中消耗更少的功率，例如，通过选通时钟和撤销激活存储器系统控制器中的振荡器。在一些实例中，存储器系统控制器可在处于睡眠状态225时保持被供电。在一些情况下，存储器系统可基于接收到SSU命令而转变到作用前状态230。在一些实例中，存储器系统可配置成响应于从睡眠状态225转变到作用前状态230而进入休眠状态245。在一些实例中，存储器系统可配置成响应于处于空闲状态而进入休眠状态245。
在一些实例中，存储器系统可配置成处于断电前状态235。例如，存储器系统可开始将组件断电或将数据从一个位置传送到另一位置以准备用于断电状态240，例如，将数据从存储器系统控制器传送到存储器装置以保留所述数据。也就是说，存储器系统可将存储在存储器系统控制器的SRAM处的数据传送到存储器装置。存储器系统可在执行与断电前状态235相关联的操作之后转变到断电状态240。
在一些情况下，存储器系统可配置成处于断电状态240。例如，存储器系统可在断电状态240中将存储器系统控制器、存储器系统中的时钟断电，并断开逻辑电路(例如，CPU)。存储器系统在断电状态240中可消耗最少的功率量。在一些实例中，存储器系统可基于接收到SSU命令而从断电状态240转变到作用前状态230。在一些实例中，存储器系统可配置成响应于从断电状态240转变到作用前状态230而进入休眠状态245。
在其它实例中，存储器系统可配置成处于空闲状态220。例如，存储器系统可响应于未执行命令或操作——例如，在结束从主机系统接收到的命令之后——而处于空闲状态。存储器系统可基于接收到命令或执行操作而在空闲状态220和作用中状态210之间转变。在一些情况下，存储器系统在空闲状态220中可消耗过多功率，例如，存储器系统可处于一种消耗的功率比睡眠状态225或断电状态240更多的功率状态。在其它实例中，响应于空闲状态220和作用中状态210之间的转变，存储器系统可具有增加的时延，例如，存储器系统可处于一种类似于睡眠状态225或断电状态240的功率状态，并且需要更长的时间转变回作用中状态210。也就是说，存储器系统可执行作用前状态230的操作，并响应于空闲状态220中的功率消耗为低而耗费更长的时间在空闲状态220和作用中状态210之间转变。
如本文所描述，存储器系统可从空闲状态220转变到动态休眠状态245。休眠状态245可与低于作用中状态210的功率消耗相关联。休眠状态245还可响应于空闲状态220的持续时间相对较短而使存储器系统快速转变到作用中状态210。例如，存储器系统可配置成在处于休眠状态245时利用多个功率电平(例如，电压)。在一些实例中，存储器系统可响应于空闲状态220的持续时间相对较长而基于定时器阈值转变到较低电压，如参考图3所描述。在其它实例中，响应于从主机系统接收到新命令，存储器系统仍然可处于较高电压，并且存储器系统可快速转变回作用中状态210，并避免额外时延，如参考图3所描述。通过利用动态休眠状态，响应于空闲状态220的持续时间较短，存储器系统可减小功率消耗并免去时延权衡。
图3示出根据本文所公开的实例的支持浅休眠功率状态的时序图300的实例。时序图300可示出在存储器系统(例如，参考图1所描述的存储器系统110)进入空闲状态(例如，参考图2所描述的空闲状态220)时存储器系统的功率状态(例如，供电电压或功率电平)。时序图300可示出与主机系统耦合的存储器系统的功率消耗的图305。图305示出功率(例如，y轴)随时间(例如，x轴)的变化。时序图300还可包含与主机系统(例如，参考图1所描述的主机系统105)相关联的状态335或命令以及存储器系统和主机系统之间的通信链路或导电路径的状态340——例如，耦合存储器系统和主机系统或存储器系统控制器(例如，参考图1所描述的存储器系统控制器115)和存储器装置(例如，参考图1所描述的存储器装置130)的UniPro接口的状态。时序图300可示出处于第一功率状态315、第二功率状态320、第三功率状态325和第四功率状态330的存储器系统。
在时间345，主机系统和通信链路可处于作用中状态，包含发送和接收命令，且存储器系统可处于第一功率状态315。在一些实例中，存储器系统可能正在执行从主机系统接收的命令或操作，例如，存储器系统可能正在执行读取命令、写入命令或刷新命令。在一些情况下，第一功率状态315也可称为作用中状态，例如，存储器系统可能正在执行命令和操作。存储器系统还可在第一功率状态315期间激活它的一些或所有组件，例如，可以激活存储器系统控制器、时钟、振荡器、逻辑电路。存储器系统可配置成使用相对较高的电流和功率量在第一功率状态315中执行操作和命令，例如，相比于响应于处于功率节省模式，存储器系统可利用更多功率执行命令和操作。例如，存储器系统可响应于处于第一功率状态315而利用180毫安(mA)或更多的电流。在一些实例中，主机系统和存储器系统(例如，UniPro接口)之间的通信链路也可处于作用中状态。
在时间350，主机系统可转变到空闲状态，通信链路可转变到休眠状态，且存储器系统可转变到第二功率状态320。在一些实例中，主机系统可进入空闲模式。也就是说，主机系统可以不发起存储器系统的任何新命令或操作，例如，主机系统可以不被程序或用户使用。在此类实例中，主机系统和存储器系统之间的通信链路可处于休眠状态，例如，低功率节省模式或一种在发出新命令之前通信链路一直节省功率的模式。在一些情况下，基于检测到主机系统和通信链路分别处于空闲和休眠状态，存储器系统可从第一功率状态315转变到第二功率状态320，例如，存储器系统控制器可检测无传入命令，并且基于无传入命令而转变到第二功率状态320。在一些实例中，第二功率状态320可具有小于第一功率状态315的电流，并且可以是L1功率状态的实例，例如，存储器系统在第二功率状态320中可利用更少的功率。例如，存储器系统控制器可在第二功率状态320中发起时钟选通，例如，存储器系统可将时钟信号与存储器系统控制器解耦以减少功率。在此类实例中，存储器系统在第二功率状态320中可利用比第一功率状态315更少的电流，例如，在第二功率状态320中为60mA。存储器系统控制器还可响应于从第一功率状态315转变到第二功率状态320而发起第一定时器。也就是说，第一定时器可确定第二功率状态320的时间量。在一些实例中，存储器系统可在处于第二功率状态320时从主机系统接收命令。也就是说，尽管在时序图300中未示出，在一些实例中，主机系统可具有短空闲时期，并在存储器系统处于第二功率状态320时发起命令。在此类实例中，存储器系统可转变回第一功率状态315并执行命令。
在时间355，存储器系统可处于第三功率状态325(其可以是本文所述的中间功率状态的实例)。在一些实例中，存储器系统控制器可确定第一定时器满足第一阈值。在此类实例中，存储器系统控制器可从第二功率状态320转变到第三功率状态325。在一些情况下，用于进入第三功率状态325的第一阈值可以是可配置的。例如，存储器系统可基于主机性能目标(例如，功率性能目标)或基于链路通信目标(例如，链路速度)来配置第一阈值。也就是说，如果主机性能或链路通信目标(例如，存储器系统在主机系统发出命令之后执行命令的预期时延)较高，那么存储器系统控制器可配置更长的第一阈值，如果主机性能或链路通信目标较低，那么可配置较短的第一阈值。例如，如果从主机系统接收到命令且性能目标较高，那么存储器系统可在第二功率状态320保持更长时间以更快速地转变到第一功率状态315。实例第一阈值可在零(0)和五(5)微秒(μs)之间。在一些实例中，第三功率状态325可消耗比第二功率状态320少的功率，并且可以是L1.5功率状态的实例。在一些实例中，存储器系统可在处于第三功率状态325时将存储器系统控制器中的SRAM存储器转变到睡眠模式。SRAM的睡眠模式可以是一种数据保留但其它操作不可用的状态。另外，作为第三功率状态的部分，除了将SRAM转变到睡眠状态之外，存储器系统还可发起时钟选通并撤销激活一或多个振荡器。在此类实例中，存储器系统控制器在第三功率状态325中可利用比第二功率状态320少的电流，例如，一(1)微安培(1μA)。
在一些实例中，存储器系统控制器还可响应于转变到第三功率状态325而发起第二定时器。例如，第二定时器可用于定义在转变到更低功率状态之前在第三功率状态325中所耗的时间长度，所述更低功率状态是SRAM断电的第四功率状态330。在一些实例中，存储器系统可在处于第三功率状态325时从主机系统接收命令。也就是说，尽管在时序图300中未示出，但是在一些实例中，主机系统可具有短空闲时期，并在存储器系统处于第三功率状态325时发起命令。在此类实例中，存储器系统可转变回第一功率状态315并执行命令。
在时间360，存储器系统控制器可处于第四功率状态330。在一些实例中，存储器系统控制器可基于确定第二定时器满足第二阈值而进入第四功率状态。在此类实例中，存储器系统控制器可从第三功率状态325转变到第四功率状态330。在一些情况下，第二阈值可以是可配置的。例如，存储器系统可基于主机性能目标(例如，功率性能目标)或基于链路通信目标(例如，链路速度)来配置第二阈值。也就是说，如果主机性能或链路通信目标较高，那么存储器系统控制器可配置较长的第二阈值，如果主机性能或链路通信目标较低，那么可配置较短的第二阈值，例如，如果从主机系统接收到命令且性能目标较高，那么存储器系统可在第三功率状态325中保持更长时间以更快速地转变到第一功率状态315。在一些实例中，存储器系统还可基于从主机系统写入的寄存器读取到某一值来配置第二定时器。例如，主机系统可确定第二阈值的持续时间，并将向存储器系统指示持续时间的值写入到寄存器。在一些情况下，主机系统可完全停用第二定时器。在此类实例中，存储器系统可直接从第二功率状态320转变到第四功率状态330，例如，存储器系统控制器可在时间355从第二功率状态320转变到第四功率状态330。第二阈值的实例可以是100微秒(ms)。
在一些实例中，第四功率状态330可消耗比第三功率状态325少的功率，并且可以是L2功率状态的实例。在一些实例中，存储器系统可将存储器系统的SRAM转变到断电状态中。在将SRAM(例如，高速缓存存储器)断电之前，存储器系统可将SRAM中的任何信息传送到NAND中。随后，响应于退出第四功率状态330，存储器系统可将保存的数据从NAND传送回到SRAM。因而，如果主机系统在存储器系统处于第四功率状态330时发送命令，那么执行命令之前的持续时间可能因为将信息从NAND传送到SRAM而较大。另外或替代地，除了将存储器系统控制器转变到断电模式之外，存储器系统还可发起时钟选通并撤销激活振荡器。在一些情况下，存储器系统还可撤销激活存储器系统控制器中的逻辑电路(例如，撤销激活CPU)。在一些情况下，存储器系统控制器在第四功率状态330中可利用比第三功率状态325少的电流，例如，0.3微安培(1μA)。
在一些实例中，存储器系统可在处于第四功率状态330时从主机系统接收命令。也就是说，尽管在时序图300中未示出，但是在一些实例中，主机系统可截止空闲周期，并在存储器系统处于第四功率状态330时发起命令。在此类实例中，存储器系统可转变回第一功率状态315并执行命令。也就是说，存储器系统可将数据传送回存储器系统控制器，耦合时钟，并激活逻辑电路和振荡器。
在时间365，主机系统可出于进入睡眠状态的目的转变到作用中状态，通信链路可转变到作用中状态，且存储器系统可转变到第一功率状态315。在一些实例中，在一空闲持续时间之后，主机系统可发起转变到睡眠模式的程序。也就是说，主机系统可保持未被程序或用户使用，并从空闲模式转变到睡眠模式以节省更多功率。在此类实例中，主机系统可向存储器系统传输同步高速缓存命令和SSU命令。在一些情况下，通信链路还可转变回作用中状态，以将命令从主机系统传送到存储器系统。在一些实例中，空闲持续时间可由主机系统配置，例如，主机可基于性能和功率目标动态地确定空闲周期。例如，主机系统可确定在转变到睡眠模式之前保持空闲不长于三(3)秒。响应于命令，存储器系统可从第四功率状态330转变到第一功率状态315。也就是说，存储器系统可将数据传送回到存储器系统控制器，耦合时钟，并激活逻辑电路和振荡器。接着，存储器系统可执行同步高速缓存命令和SSU命令。
在时间375，存储器系统可处于第五功率状态。在一些实例中，存储器系统可从第一功率状态315转变到第五功率状态。第五功率状态可与存储器系统的功率节省模式相关联，例如，主机系统可将电源与存储器阵列的组件或控制器的组件解耦。也就是说，主机系统可撤销激活去往存储器系统的电压，例如，断开VCC电压。在时间375，主机系统还可转变到睡眠模式，例如，进入待机模式、暂停模式，并撤销激活去往外围组件的功率。在一些实例中，通信链路还可在时间375转变回休眠状态。
通过具有动态功率状态，存储器系统可以平衡功率节省和经增加时延之间的权衡。也就是说，存储器系统可进入第四功率状态330以节省功率消耗，而且还利用第二功率状态320和第三功率状态325以节约功率消耗，并减少与转变到第一功率状态315相关联的时延。
图4示出根据本文所公开的实例的支持浅休眠功率状态的存储器系统420的框图400。存储器系统420可以是参考图1到3所描述的存储器系统的方面的实例。存储器系统420或其各种组件可以是用于执行本文所述的浅休眠功率状态的各个方面的构件的实例。例如，存储器系统420可包含功率组件430、定时器组件435、接收组件440、执行组件445或其任何组合。这些组件中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
功率组件430可配置为或以其它方式支持用于从具有第一电流的第一功率状态转变到具有低于第一电流的第二电流的第二功率状态的构件，其中第一功率状态与执行所接收命令相关联，且第二功率状态与撤销激活与存储器阵列相关联的一或多个组件相关联。在一些实例中，功率组件430可配置为或以其它方式支持用于至少部分地基于确定定时器满足阈值而从第二功率状态转变到具有低于第二电流的第三电流的第三功率状态的构件。
在一些实例中，功率组件430可配置为或以其它方式支持用于至少部分地基于确定定时器满足阈值而从第三功率状态转变到具有低于第三电流的第四电流的第四功率状态的构件，其中在主机系统处于空闲状态时进入第四功率状态。在一些实例中，功率组件430可配置为或以其它方式支持用于至少部分地基于接收到命令而从第四功率状态转变到第一功率状态的构件。在一些实例中，功率组件430可配置为或以其它方式支持用于至少部分地基于执行命令而从第一功率状态转变到具有等于或小于第四电流的第五电流的第五功率状态的构件，其中第五功率状态与解耦存储器阵列或控制器的组件的电压供应器相关联。在一些实例中，功率组件430可配置为或以其它方式支持用于至少部分地基于接收到存取命令而从第四功率状态转变到第一功率状态的构件。
在一些实例中，功率组件430可配置为或以其它方式支持用于在停用第二定时器之后从第一功率状态转变到第二功率状态的构件。在一些实例中，功率组件430可配置为或以其它方式支持用于至少部分地基于确定定时器满足阈值且停用第二定时器而从第二功率状态转变到第四功率状态的构件。在一些实例中，为了支持从第一功率状态转变到第二功率状态，功率组件430可配置为或以其它方式支持用于将时钟信号与控制器的一或多个组件解耦的构件。
在一些实例中，为了支持从第一功率状态转变到第三功率状态，功率组件430可配置为或以其它方式支持用于以下的构件：将时钟信号与控制器的一或多个组件解耦，撤销激活振荡器，并使所述设备的随机存取存储器进入睡眠状态。在一些实例中，功率组件430可配置成至少部分地基于所述设备的功率性能目标或所述设备的链路目标而配置所述阈值和第二阈值。在一些实例中，功率组件430可配置为或以其它方式支持用于至少部分地基于接收到存取命令而从第三功率状态转变到第一功率状态的构件。在一些实例中，功率组件430可使第四功率状态与关联至所述设备的主机系统的空闲状态相关联。在一些实例中，功率组件430可使第一功率状态、第二功率状态和第三功率状态与关联至所述设备的主机系统的空闲状态相关联。
定时器组件435可配置为或以其它方式支持用于至少部分地基于从第一功率状态转变到第二功率状态而发起定时器的构件。在一些实例中，定时器组件435可配置为或以其它方式支持用于至少部分地基于发起定时器而确定定时器满足阈值的构件。在一些实例中，定时器组件435可配置为或以其它方式支持用于至少部分地基于从第二功率状态转变到第三功率状态而发起第二定时器的构件。在一些实例中，定时器组件435可配置为或以其它方式支持用于至少部分地基于发起第二定时器而确定第二定时器满足第二阈值的构件。在一些实例中，定时器组件435可配置为或以其它方式支持用于至少部分地基于从寄存器读取值而停用第二定时器的构件。
在一些实例中，定时器组件435可配置为或以其它方式支持用于至少部分地基于从第一功率状态转变到第二功率状态而发起定时器的构件。在一些实例中，定时器组件435可配置为或以其它方式支持用于至少部分地基于发起定时器而确定定时器满足阈值的构件。
在一些实例中，接收组件440可配置为或以其它方式支持用于在从第三功率状态转变到第四功率状态之后接收与同步高速缓存相关联的命令的构件。在一些实例中，接收组件440可配置为或以其它方式支持用于在从第三功率状态转变到第四功率状态之后接收存取命令的构件。在一些实例中，接收组件440可配置为或以其它方式支持用于在从第二功率状态转变到第三功率状态之后接收存取命令的构件。在一些实例中，接收组件440可在空闲状态期间检测到无传入命令。
在一些实例中，执行组件445可配置为或以其它方式支持用于至少部分地基于从第四功率状态转变到第一功率状态而执行命令的构件。在一些实例中，执行组件445可配置为或以其它方式支持用于至少部分地基于从第四功率状态转变到第一功率状态而执行存取命令的构件。在一些实例中，执行组件445可配置为或以其它方式支持用于在第一功率状态中操作时从寄存器读取值的构件。在一些实例中，为了支持转变到第四功率状态，执行组件445可配置为或以其它方式支持用于将数据从所述设备的随机存取存储器传送到存储器阵列并撤销激活随机存取存储器的构件。
图5示出根据本文所公开的实例的流程图，示出了支持浅休眠功率状态的方法500。方法500的操作可由本文所述的存储器系统或其组件实施。例如，方法500的操作可由参考图1到4所描述的存储器系统执行。在一些实例中，存储器系统可执行一组指令以控制所述装置的功能元件执行所述功能。另外或替代地，存储器系统可使用专用硬件执行所述功能的各方面。
在505处，方法可包含从具有第一电流的第一功率状态转变到具有低于第一电流的第二电流的第二功率状态，其中第一功率状态与执行所接收命令相关联，且第二功率状态与撤销激活与存储器阵列相关联的一或多个组件相关联。操作505可根据本文所公开的实例执行。在一些实例中，操作505的各方面可由参考图4所描述的功率组件430执行。
在510处，方法可包含至少部分地基于从第一功率状态转变到第二功率状态而发起定时器。操作510可根据本文所公开的实例执行。在一些实例中，操作510的各方面可由参考图4所描述的定时器组件435执行。
在515处，方法可包含至少部分地基于发起定时器而确定定时器满足阈值。操作515可根据本文所公开的实例执行。在一些实例中，操作515的各方面可由参考图4所描述的定时器组件435执行。
在520处，方法可包含至少部分地基于确定定时器满足阈值而从第二功率状态转变到具有低于第二电流的第三电流的第三功率状态。操作520可根据本文所公开的实例执行。在一些实例中，操作520的各方面可由参考图4所描述的功率组件430执行。
在一些实例中，本文所述的设备可执行一或多种方法，例如方法500。所述设备可包含用于以下的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：从具有第一电流的第一功率状态转变到具有低于第一电流的第二电流的第二功率状态，其中第一功率状态与执行所接收命令相关联，且第二功率状态与撤销激活与存储器阵列相关联的一或多个组件相关联；至少部分地基于从第一功率状态转变到第二功率状态而发起定时器；至少部分地基于发起定时器而确定定时器满足阈值；以及至少部分地基于确定定时器满足阈值，从第二功率状态转变到具有低于第二电流的第三电流的第三功率状态。
方法500和本文所述的设备的一些情况可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：至少部分地基于从第二功率状态转变到第三功率状态而发起第二定时器；至少部分地基于发起第二定时器而确定第二定时器满足第二阈值；以及至少部分地基于确定定时器满足阈值，从第三功率状态转变到具有低于第三电流的第四电流的第四功率状态，其中可进入第四功率状态，同时主机系统可处于空闲状态。
方法500和本文所述的设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：在从第三功率状态转变到第四功率状态之后，接收与同步高速缓存相关联的命令；至少部分地基于接收到命令，从第四功率状态转变到第一功率状态；至少部分地基于从第四功率状态转变到第一功率状态而执行命令；以及至少部分地基于执行命令，从第一功率状态转变到具有等于或小于第四电流的第五电流的第五功率状态，其中第五功率状态可与解耦存储器阵列或控制器的组件的电压供应器相关联。
方法500和本文所述的设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：在从第三功率状态转变到第四功率状态之后，接收存取命令；至少部分地基于接收到存取命令，从第四功率状态转变到第一功率状态；以及至少部分地基于从第四功率状态转变到第一功率状态，执行存取命令。
在方法500和本文所述的设备的一些情况下，所述阈值和第二阈值可至少部分地基于所述设备的功率性能目标或所述设备的链路目标来配置。
方法500和本文所述的设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：在第一功率状态中操作时从寄存器读取值，并至少部分地基于从寄存器读取到值而停用第二定时器。
方法500和本文所述的设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：在停用第二定时器之后从第一功率状态转变到第二功率状态；至少部分地基于从第一功率状态转变到第二功率状态，发起定时器；至少部分地基于发起定时器而确定定时器满足阈值；以及至少部分地基于确定定时器满足阈值且停用第二定时器，从第二功率状态转变到第四功率状态。
在方法500和本文所述的设备的一些情况下，转变到第四功率状态可包含用于将数据从所述设备的随机存取存储器传送到存储器阵列并撤销激活随机存取存储器的操作、特征、电路系统、逻辑、构件或指令。
在方法500和本文所述的设备的一些情况下，第四功率状态可与关联至所述设备的主机系统的空闲状态相关联，且控制器在空闲状态期间检测到无传入命令。
在方法500和本文所述的设备的一些实例中，从第一功率状态转变到第二功率状态可包含用于将时钟信号与控制器的一或多个组件解耦的操作、特征、电路系统、逻辑、构件或指令。
在方法500和本文所述的设备的一些情况下，从第一功率状态转变到第三功率状态可包含用于以下的操作、特征、电路系统、逻辑、构件或指令：将时钟信号与控制器的一或多个组件解耦，撤销激活振荡器，并使所述设备的随机存取存储器进入睡眠状态。
方法500和本文所述的设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：在从第二功率状态转变到第三功率状态之后接收存取命令，并且至少部分地基于接收到存取命令，从第三功率状态转变到第一功率状态。
在方法500和本文所述的设备的一些实例中，第一功率状态、第二功率状态和第三功率状态可与关联至所述设备的主机系统的空闲状态相关联。
应注意，上文所描述的方法描述可能实施方案，并且操作和步骤可以重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的部分。
描述一种设备。所述设备可包含存储器阵列和与存储器阵列耦合的控制器，所述控制器可配置成使所述设备：从具有第一电流的第一功率状态转变到具有低于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活与所述存储器阵列相关联的一或多个组件相关联；至少部分地基于从所述第一功率状态转变到所述第二功率状态而发起定时器；至少部分地基于发起所述定时器而确定所述定时器满足阈值；以及至少部分地基于确定所述定时器满足所述阈值，从所述第二功率状态转变到具有低于所述第二电流的第三电流的第三功率状态。
在一些实例中，所述控制器可进一步配置成：至少部分地基于从所述第二功率状态转变到所述第三功率状态，发起第二定时器；至少部分地基于发起所述第二定时器而确定所述第二定时器满足第二阈值；以及至少部分地基于确定所述定时器满足所述阈值，从所述第三功率状态转变到具有低于所述第三电流的第四电流的第四功率状态，其中可进入所述第四功率状态，同时与所述设备相关联的主机系统可处于空闲状态。
在一些情况下，所述控制器可进一步配置成：在从所述第三功率状态转变到所述第四功率状态之后接收与同步高速缓存相关联的命令；至少部分地基于接收到所述命令，从所述第四功率状态转变到所述第一功率状态；至少部分地基于从所述第四功率状态转变到所述第一功率状态而执行所述命令；以及至少部分地基于执行所述命令，从所述第一功率状态转变到具有等于或小于所述第四电流的第五电流的第五功率状态，其中所述第五功率状态可与解耦所述存储器阵列或控制器的组件的电压供应器相关联。
在一些实例中，所述控制器可进一步配置成：在从所述第三功率状态转变到所述第四功率状态之后接收存取命令；至少部分地基于接收到所述存取命令，从所述第四功率状态转变到所述第一功率状态；以及至少部分地基于从所述第四功率状态转变到所述第一功率状态，执行所述存取命令。
在所述设备的一些实例中，所述阈值和所述第二阈值可至少部分地基于所述设备的功率性能目标或所述设备的链路目标而配置。
在一些情况下，所述控制器可进一步配置成在所述第一功率状态中操作时从寄存器读取值，并且至少部分地基于从所述寄存器读取到所述值，停用所述第二定时器。
在所述设备的一些情况下，所述控制器可进一步配置成使所述设备：在停用所述第二定时器之后从所述第一功率状态转变到所述第二功率状态；至少部分地基于从所述第一功率状态转变到所述第二功率状态而发起所述定时器；至少部分地基于发起所述定时器，确定所述定时器满足所述阈值；以及至少部分地基于确定所述定时器满足所述阈值且停用所述第二定时器，从所述第二功率状态转变到所述第四功率状态。
在一些实例中，所述控制器可进一步配置成转变到所述第四功率状态，并将数据从所述设备的随机存取存储器传送到所述存储器阵列，并且撤销激活所述随机存取存储器。
在所述设备的一些情况下，所述第四功率状态可与关联至所述设备的所述主机系统的所述空闲状态相关联，且所述控制器在所述空闲状态期间检测到无传入命令。
在一些实例中，所述控制器可进一步配置成从所述第一功率状态转变到所述第二功率状态并将时钟信号与所述存储器阵列的一或多个组件解耦。
在一些实例中，所述控制器可进一步配置成从所述第一功率状态转变到所述第三功率状态并将时钟信号与所述存储器阵列的一或多个组件解耦，撤销激活振荡器，并使所述设备的随机存取存储器进入睡眠状态。
在一些实例中，所述控制器可进一步配置成在从所述第二功率状态转变到所述第三功率状态之后接收存取命令，并且至少部分地基于接收到所述存取命令，从所述第三功率状态转变到所述第一功率状态。
在所述设备的一些情况下，所述第一功率状态、所述第二功率状态和所述第三功率状态可与关联至所述设备的主机系统的空闲状态相关联。
在一些情况下，所述设备可包含与所述存储器阵列和所述控制器耦合的导电路径，其中所述第一功率状态、所述第二功率状态和所述第三功率状态可与所述导电路径的休眠状态相关联。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所述信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件中断所连接组件之间的信号流动一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。如果例如控制器的一组件将其它组件耦合在一起，那么所述组件引发允许信号通过导电路径在所述其它组件之间流动的改变，所述导电路径先前不允许信号流动。
术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在断路，那么它们彼此隔离。例如，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。如果控制器将两个组件隔离，那么控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
术语“如果”、“当…时”、“基于”，或“至少部分地基于”可互换使用。在一些实例中，如果术语“如果”、“当……时”、“基于”，或“至少部分地基于”用于描述条件性动作、条件性过程，或过程的部分之间的连接，那么所述术语可互换。
术语“响应于”可指由于先前条件或动作而至少部分地(如果不完全地)发生的一个条件或动作。例如，可执行第一条件或动作，并且作为先前条件或动作发生的结果(不管是直接在第一条件或动作之后还是在第一条件或动作之后的一或多个其它中间条件或动作发生之后)，第二条件或动作可至少部分地发生。
另外，术语“直接地响应于”或“直接响应于”可指作为先前条件或动作的直接结果而发生的一个条件或动作。在一些实例中，可执行第一条件或动作，并且可作为与是否发生其它条件或动作无关的先前条件或动作发生的结果而直接发生第二条件或动作。在一些实例中，可执行第一条件或动作，并且可作为先前条件或动作发生的结果而直接发生第二条件或动作，使得在较早条件或动作与第二条件或动作之间不发生其它中间条件或动作，或在较早条件或动作与第二条件或动作之间发生有限数量的一或多个中间步骤或动作。除非另外规定，否则本文中描述为“基于”、“至少部分地基于”或“响应于”某一其它步骤、动作、事件或条件执行的任何条件或动作可另外或替代地(例如，在替代实例中)“直接响应于”或“直接地响应于”此种其它条件或动作而执行。
本文中所论述的包含存储器阵列的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如简并)半导体区。源极与漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，大部分载体为电子)，那么FET可被称作n型FET。如果沟道是p型(即，大部分载体为空穴)，那么FET可被称作p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。详细描述包含特定细节，以便提供对所描述技术的理解。然而，这些技术可在没有这些特定细节的情况下实践。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同参考标记。此外，可通过在参考标记之后跟着连字符及区分类似组件的第二标记来区分为相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，而与第二参考标记无关。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体来传输。其它实例及实施方案在本公开及所附权利要求书的范围内。例如，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。
例如，结合本文中的公开内容所描述的各种说明性块和组件可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。
如本文中(包含在权利要求书中)所使用，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语结尾的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储装置媒体和通信媒体两者，通信媒体包含有助于将计算机程序从一个地方传递到另一地方的任何媒体。非暂时性存储媒体可以是任何可用的媒体，它可以由通用或专用计算机存取。举例来说且不加限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或任何其它可用于载送或存储呈指令或数据结构形式的所要程序代码构件且可以通过通用或专用计算机或通用或专用处理器存取的非暂时性媒体。并且，任何连接被适当地称为计算机可读媒体。例如，如果软件从网站、服务器或其它远程源使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或红外、无线电和微波等无线技术传输，那么同轴电缆、光纤电缆、双绞线、DSL或红外、无线电和微波等无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各项的组合同样包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本发明不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种设备，其包括：
存储器阵列；以及
与所述存储器阵列耦合的控制器，所述控制器能够配置成使所述设备：
从具有第一电流的第一功率状态转变到具有低于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活与所述存储器阵列相关联的一或多个组件相关联；
至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起定时器；
至少部分地基于发起所述定时器，确定所述定时器满足阈值；以及
至少部分地基于确定所述定时器满足所述阈值，从所述第二功率状态转变到具有低于所述第二电流的第三电流的第三功率状态。
2.根据权利要求1所述的设备，其中所述控制器进一步配置成使所述设备：
至少部分地基于从所述第二功率状态转变到所述第三功率状态，发起第二定时器；
至少部分地基于发起所述第二定时器，确定所述第二定时器满足第二阈值；以及
至少部分地基于确定所述定时器满足所述阈值，从所述第三功率状态转变到具有低于所述第三电流的第四电流的第四功率状态，其中在与所述设备相关联的主机系统处于空闲状态时进入所述第四功率状态。
3.根据权利要求2所述的设备，其中所述控制器进一步配置成使所述设备：
在从所述第三功率状态转变到所述第四功率状态之后，接收与同步高速缓存相关联的命令；
至少部分地基于接收到所述命令，从所述第四功率状态转变到所述第一功率状态；
至少部分地基于从所述第四功率状态转变到所述第一功率状态，执行所述命令；以及
至少部分地基于执行所述命令，从所述第一功率状态转变到具有等于或小于所述第四电流的第五电流的第五功率状态，其中所述第五功率状态与解耦所述存储器阵列或所述控制器的组件的电压供应器相关联。
4.根据权利要求2所述的设备，其中所述控制器进一步配置成使所述设备：
在从所述第三功率状态转变到所述第四功率状态之后接收存取命令；
至少部分地基于接收到所述存取命令，从所述第四功率状态转变到所述第一功率状态；以及
至少部分地基于从所述第四功率状态转变到所述第一功率状态，执行所述存取命令。
5.根据权利要求2所述的设备，其中所述阈值和所述第二阈值能够至少部分地基于所述设备的功率性能目标或所述设备的链路目标而配置。
6.根据权利要求2所述的设备，其中所述控制器进一步配置成使所述设备：
在所述第一功率状态中操作时从寄存器读取值；以及
至少部分地基于从所述寄存器读取到所述值，停用所述第二定时器。
7.根据权利要求6所述的设备，其中所述控制器进一步配置成使所述设备：
在停用所述第二定时器之后，从所述第一功率状态转变到所述第二功率状态；
至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起所述定时器；
至少部分地基于发起所述定时器，确定所述定时器满足所述阈值；以及
至少部分地基于确定所述定时器满足所述阈值且停用所述第二定时器，从所述第二功率状态转变到所述第四功率状态。
8.根据权利要求2所述的设备，其中转变到所述第四功率状态包括将数据从所述设备的随机存取存储器传送到所述存储器阵列并撤销激活所述随机存取存储器。
9.根据权利要求2所述的设备，其中：
所述第四功率状态与关联至所述设备的所述主机系统的所述空闲状态相关联；且
所述控制器在所述空闲状态期间检测到无传入命令。
10.根据权利要求1所述的设备，其中从所述第一功率状态转变到所述第二功率状态包括将时钟信号与所述控制器的一或多个组件解耦。
11.根据权利要求1所述的设备，其中从所述第一功率状态转变到所述第三功率状态包括将时钟信号与所述控制器的一或多个组件解耦，撤销激活振荡器，并使所述设备的随机存取存储器进入睡眠状态。
12.根据权利要求1所述的设备，其中所述控制器进一步配置成使所述设备：
在从所述第二功率状态转变到所述第三功率状态之后，接收存取命令；以及
至少部分地基于接收到所述存取命令，从所述第三功率状态转变到所述第一功率状态。
13.根据权利要求1所述的设备，其中所述第一功率状态、所述第二功率状态和所述第三功率状态与关联至所述设备的主机系统的空闲状态相关联。
14.根据权利要求1所述的设备，其进一步包括：
与所述存储器阵列和所述控制器耦合的导电路径，其中所述第一功率状态、所述第二功率状态和所述第三功率状态与所述导电路径的休眠状态相关联。
15.一种存储包括指令的代码的非暂时性计算机可读媒体，所述指令在由电子装置的处理器执行时使所述电子装置：
从具有第一电流的第一功率状态转变到具有低于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活与存储器阵列相关联的一或多个组件相关联；
至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起定时器；
至少部分地基于发起所述定时器，确定所述定时器满足阈值；以及
至少部分地基于确定所述定时器满足所述阈值，从所述第二功率状态转变到具有低于所述第二电流的第三电流的第三功率状态。
16.根据权利要求15所述的非暂时性计算机可读媒体，其中所述指令在由所述电子装置的所述处理器执行时进一步使所述电子装置：
至少部分地基于从所述第二功率状态转变到所述第三功率状态，发起第二定时器；
至少部分地基于发起所述第二定时器，确定所述第二定时器满足第二阈值；以及
至少部分地基于确定所述定时器满足所述阈值，所述第三功率状态转变到具有低于所述第三电流的第四电流的第四功率状态，其中在主机系统处于空闲状态时进入所述第四功率状态。
17.根据权利要求16所述的非暂时性计算机可读媒体，其中所述指令在由所述电子装置的所述处理器执行时进一步使所述电子装置：
在从所述第三功率状态转变到所述第四功率状态之后，接收与同步高速缓存相关联的命令；
至少部分地基于接收到所述命令，从所述第四功率状态转变到所述第一功率状态；
至少部分地基于从所述第四功率状态转变到所述第一功率状态，执行所述命令；以及
至少部分地基于执行所述命令，从所述第一功率状态转变到具有等于或小于所述第四电流的第五电流的第五功率状态，其中所述第五功率状态与解耦所述存储器阵列或与所述存储器阵列耦合的控制器的组件电压的供应器相关联。
18.根据权利要求16所述的非暂时性计算机可读媒体，其中所述指令在由所述电子装置的所述处理器执行时进一步使所述电子装置：
在从所述第三功率状态转变到所述第四功率状态之后接收存取命令；
至少部分地基于接收到所述存取命令，从所述第四功率状态转变到所述第一功率状态；以及
至少部分地基于从所述第四功率状态转变到所述第一功率状态，执行所述存取命令。
19.根据权利要求16所述的非暂时性计算机可读媒体，其中所述指令在由所述电子装置的所述处理器执行时进一步使所述电子装置：
在所述第一功率状态中操作时从寄存器读取值；以及
至少部分地基于从所述寄存器读取到所述值，停用所述第二定时器。
20.根据权利要求19所述的非暂时性计算机可读媒体，其中所述指令在由所述电子装置的所述处理器执行时进一步使所述电子装置：
在停用所述第二定时器之后，从所述第一功率状态转变到所述第二功率状态；至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起所述定时器；
至少部分地基于发起所述定时器，确定所述定时器满足所述阈值；以及
至少部分地基于确定所述定时器满足所述阈值且停用所述第二定时器，从所述第二功率状态转变到所述第四功率状态。
21.根据权利要求15所述的非暂时性计算机可读媒体，其中所述指令在由所述电子装置的所述处理器执行时进一步使所述电子装置：
在从所述第二功率状态转变到所述第三功率状态之后，接收存取命令；以及
至少部分地基于接收到所述存取命令，从所述第三功率状态转变到所述第一功率状态。
22.一种方法，其包括：
从具有第一电流的第一功率状态转变到具有低于所述第一电流的第二电流的第二功率状态，其中所述第一功率状态与执行所接收命令相关联，且所述第二功率状态与撤销激活与存储器阵列相关联的一或多个组件相关联；
至少部分地基于从所述第一功率状态转变到所述第二功率状态，发起定时器；
至少部分地基于发起所述定时器，确定所述定时器满足阈值；以及
至少部分地基于确定所述定时器满足所述阈值，从所述第二功率状态转变到具有低于所述第二电流的第三电流的第三功率状态。
23.根据权利要求22所述的方法，其进一步包括：
至少部分地基于从所述第二功率状态转变到所述第三功率状态，发起第二定时器；
至少部分地基于发起所述第二定时器，确定所述第二定时器满足第二阈值；以及
至少部分地基于确定所述定时器满足所述阈值，所述第三功率状态转变到具有低于所述第三电流的第四电流的第四功率状态，其中在主机系统处于空闲状态时进入所述第四功率状态。
24.根据权利要求23所述的方法，其进一步包括：
在从所述第三功率状态转变到所述第四功率状态之后，接收与同步高速缓存相关联的命令；
至少部分地基于接收到所述命令，从所述第四功率状态转变到所述第一功率状态；
至少部分地基于从所述第四功率状态转变到所述第一功率状态，执行所述命令；以及
至少部分地基于执行所述命令，从所述第一功率状态转变到具有等于或小于所述第四电流的第五电流的第五功率状态，其中所述第五功率状态与解耦所述存储器阵列的电压供应器相关联。
25.根据权利要求23所述的方法，其进一步包括：
在从所述第三功率状态转变到所述第四功率状态之后接收存取命令；
至少部分地基于接收到所述存取命令，从所述第四功率状态转变到所述第一功率状态；以及
至少部分地基于从所述第四功率状态转变到所述第一功率状态，执行所述存取命令。
CN202210260158.7A 2021-03-17 2022-03-16 浅休眠功率状态 Pending CN115116523A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163162140P 2021-03-17 2021-03-17
US63/162,140 2021-03-17
US17/648,394 2022-01-19
US17/648,394 US11934252B2 (en) 2021-03-17 2022-01-19 Shallow hibernate power state

Publications (1)

Publication Number Publication Date
CN115116523A true CN115116523A (zh) 2022-09-27

Family

ID=80937128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210260158.7A Pending CN115116523A (zh) 2021-03-17 2022-03-16 浅休眠功率状态

Country Status (3)

Country Link
US (1) US11934252B2 (zh)
EP (1) EP4060474A1 (zh)
CN (1) CN115116523A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11983423B2 (en) * 2021-03-17 2024-05-14 Micron Technology, Inc. Host recovery for a stuck condition
CN113885692B (zh) * 2021-10-22 2023-09-26 合肥兆芯电子有限公司 存储器效能优化方法、存储器控制电路单元以及存储装置
US20230273890A1 (en) * 2022-02-28 2023-08-31 Advanced Micro Devices, Inc. Host controller and bus-attached peripheral device power consumption reduction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9442560B2 (en) 2014-02-26 2016-09-13 Kabushiki Kaisha Toshiba Memory system minimizing occurrences of storing of operation data in non-volatile storage during power saving mode
US9690364B2 (en) 2015-09-04 2017-06-27 Qualcomm Incorporated Systems and methods for dynamically adjusting memory state transition timers
US9818458B1 (en) 2015-09-23 2017-11-14 Intel Corporation Techniques for entry to a lower power state for a memory device
US10504578B2 (en) 2015-10-25 2019-12-10 Hewlett Packard Enterprise Development Lp Volatile memory device with automatic lower power state
CN108958639B (zh) * 2017-05-19 2021-07-06 华邦电子股份有限公司 快闪存储器存储装置
US11216058B2 (en) 2019-07-15 2022-01-04 Micron Technology, Inc. Storage system deep idle power mode

Also Published As

Publication number Publication date
EP4060474A1 (en) 2022-09-21
US11934252B2 (en) 2024-03-19
US20220300061A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US11934252B2 (en) Shallow hibernate power state
US11983423B2 (en) Host recovery for a stuck condition
US11714563B2 (en) Volatile register to detect power loss
CN115705889A (zh) 功率管理技术
WO2022126578A1 (en) Dynamic interval for memory device to enter low power state
CN114121065A (zh) 用于嵌入式存储器的功率切换
US11763895B2 (en) Power architecture for non-volatile memory
US11886266B2 (en) Dynamic power control
US11934692B2 (en) Write booster buffer and hibernate
WO2022226840A1 (en) Light hibernation mode for memory
WO2022226821A1 (en) Dynamic low power mode
US11899577B2 (en) Selective garbage collection
US20230317135A1 (en) Techniques to refresh memory systems operating in low power states
WO2022226783A1 (en) Dynamic voltage supply for memory circuit
US11977768B2 (en) Write buffer extensions for storage interface controllers
US20230074643A1 (en) Rate adjustments for a memory interface
US20230305617A1 (en) Dynamic power modes for boot-up procedures
US20240061615A1 (en) Command scheduling for a memory system
WO2022193126A1 (en) Performance benchmark for host performance booster
WO2022193144A1 (en) Read operations for active regions of memory device
CN115731970A (zh) 电流预算适配
CN116134517A (zh) 存储器装置的外部电源功能技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination