CN114911413A - 电子装置与其操作方法 - Google Patents

电子装置与其操作方法 Download PDF

Info

Publication number
CN114911413A
CN114911413A CN202111549827.4A CN202111549827A CN114911413A CN 114911413 A CN114911413 A CN 114911413A CN 202111549827 A CN202111549827 A CN 202111549827A CN 114911413 A CN114911413 A CN 114911413A
Authority
CN
China
Prior art keywords
memory
controller
predetermined
setting information
predetermined memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111549827.4A
Other languages
English (en)
Inventor
林宗民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN114911413A publication Critical patent/CN114911413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Image Input (AREA)

Abstract

一种电子装置与其操作方法，该电子装置包括第一存储器控制器、第二存储器控制器与存储器存取控制器。第一存储器控制器储存既定存储器的设定信息，其中既定存储器定义为只执行存储器。第二存储器控制器依据既定存储器的设定信息，提供并设定使能暂存器，且产生使能信号。存储器存取控制器依据使能信号与既定存储器的设定信息，存取第一存储器控制器与第二存储器控制器，将既定存储器的数据搬移至对应使能暂存器的既定存储器空间。

Description

电子装置与其操作方法
技术领域
本发明关于一种电子装置，特别是关于一种电子装置与其操作方法。
背景技术
只执行存储器(execute-Only-Memory，XOM)是一种韧体保护技术，通过定义只执行存储器的区域，以保护关键代码。通过只执行存储器的保护，程序存储器空间的一部分仅支援程序执行，任何装置都无法读取存储器的内容。
一般来说，只执行存储器只存在于非易失性存储器(non-volatile memory，NVM)的一区块，使得当代码被烧录至此区块时，此区块也同时被记录为具有只执行存储器的功能。然而，由于非易失性存储器的数据存取速度较慢，将会影响数据存取的操作及使用便利性。因此，如何提高数据存取速度及使用便利性是当前重要的课题。
发明内容
本发明提供一种电子装置与其操作方法，以使易失性存储器可以具有只执行存储器的功能，且可提高存储器的存取速度及使用便利性。
本发明提供一种电子装置，包括第一存储器控制器、第二存储器控制器与存储器存取控制器。第一存储器控制器储存既定存储器的设定信息，其中既定存储器定义为只执行存储器。第二存储器控制器耦接第一存储器控制器，依据既定存储器的设定信息，提供并设定使能暂存器，且产生使能信号。存储器存取控制器耦接第一存储器控制器与第二存储器控制器，依据使能信号与既定存储器的设定信息，存取第一存储器控制器与第二存储器控制器，将既定存储器的数据搬移至对应使能暂存器的既定存储器空间。
本发明提供一种电子装置的操作方法，包括下列步骤：通过第一存储器控制器，储存既定存储器的设定信息，其中既定存储器定义为只执行存储器。通过第二存储器控制器，依据既定存储器的设定信息，提供并设定使能暂存器，且产生使能信号。通过存储器存取控制器，依据使能信号与既定存储器的设定信息，存取第一存储器控制器与第二存储器控制器，将既定存储器的数据搬移至对应使能暂存器的既定存储器空间。
本发明所述的电子装置与其操作方法，通过第一存储器控制器储存既定存储器的设定信息，其中既定存储器定义为只执行存储器，第二存储器控制器依据既定存储器的设定信息，提供并设定使能暂存器，且产生使能信号，存储器存取控制器依据使能信号与既定存储器的设定信息，存取第一存储器控制器与第二存储器控制器，以将既定存储器的数据搬移至对应使能暂存器的既定存储器空间。如此一来，使得第二存储器控制器对应的存储器可以具有只执行存储器的功能，且可提高存储器的存取速度及使用便利性。
附图说明
图1为依据本发明的一实施例的电子装置的示意图。
图2为依据本发明的一实施例的既定存储器的设定信息的示意图。
图3为依据本发明的一实施例的电子装置的操作方法的流程图。
图4为依据本发明的另一实施例的电子装置的操作方法的流程图。
附图标号：
100:电子装置
110:第一存储器控制器
120:第二存储器控制器
121:过滤单元
130:存储器存取控制器
140:系统总线
150:处理单元
160:第一存储器
170:第二存储器
S302～S306,S402～S404:步骤
具体实施方式
在以下所列举的各实施例中，将以相同的标号代表相同或相似的元件或组件。
图1为依据本发明的一实施例的电子装置的示意图。请参考图1，电子装置100可以包括第一存储器控制器110、第二存储器控制器120、存储器存取控制器130与系统总线140。在本实施例中，系统总线140可以是高级高效能总线(advanced high performance bus，AHB)、先进可扩充接口(Advanced eXtensible Interface，AXI)总线、或是其组合，存储器存取控制器130可以是直接存储器存取(DMA)装置，但本发明实施例不限于此。
第一存储器控制器110耦接系统总线140，并可通过系统总线140进行数据传输，且储存既定存储器的设定信息，其中既定存储器定义为只执行存储器。在本实施例中，只执行存储器可以仅允许取指令(instruction fetch)，不允许进行数据存取(data access)的操作，以避免遭到网络攻击或黑客入侵并保护关键代码。
另外，第一存储器控制器110可以是非易失性存储器(non-volatile memory，NVM)控制器。此外，上述既定存储器的设定信息可以包括虚拟存储器地址(virtual memoryaddress，VMA)、载入存储器地址(load memory address，LMA)、既定存储器的大小(size)、锁定值(locked value)与使能值(enable value)，如图2所示。
虚拟存储器地址例如为既定存储器的代码被放置于易失性存储器中的基底地址(base address)。载入存储器地址例如为既定存储器的代码被放置于非易失性存储器中的基底地址。
锁定值与使能值例如都为一位(1-bit)的设定值，但本发明实施例不限于此。在本实施例中，使能值代表既定存储器的设定是否有效。举例来说，当使能值例如为高逻辑电平“1”时，既定存储器的设定有效，即此既定存储器具有只读功能。当使能值例如为低逻辑电平“0”时，既定存储器的设定无效，即此既定存储器可具有读取和写入功能。
锁定值可以是为了提供使用者开发的便利性，且当锁定值未设定时，既定存储器仍可被进行数据存取、除错等；反之，当锁定值被设定后，既定存储器即作用，亦即既定存储器的特性(即只执行存储器的特性)即生效。举例来说，当锁定值例如设定为高逻辑电平“0”时，表示既定存储器可以具有只读功能。当锁定值例如为高逻辑电平“1”时，表示既定存储器为拒绝数据存取，即既定存储器不具有读取和写入功能。
第二存储器控制器120耦接系统总线140，并通过系统总线140与第一存储器控制器110耦接及通信。第二存储器控制器120可以接收第一存储器控制器110的既定存储器的设定信息，并依据既定存储器的设定信息，提供并设定使能暂存器，且产生使能信号。
举例来说，第二存储器控制器120可以依据既定存储器的设定信息中的虚拟存储器地址、既定存储器的大小、锁定值与使能值，提供并设定使能暂存器。接着，在使能暂存器设定完成后，第二存储器控制器120可以产生使能信号。在本实施例中，第二存储器控制器120可以是易失性存储器(volatile memory，VM)控制器，例如随机存取存储器(randomaccess memory，RAM)控制器。
存储器存取控制器130耦接系统总线140，并通过系统总线140与第一存储器控制器110和第二存储器控制器120耦接及通信。存储器存取控制器130可以接收第一存储器控制器110的既定存储器的设定信息与第二存储器控制器120所产生的使能信号。接着，存储器存取控制器130可以依据使能信号与既定存储器的设定信息，存取第一存储器控制器110与第二存储器控制器120，将既定存储器的数据搬移至对应使能暂存器的既定存储器空间。
进一步来说，电子装置100还可以包括处理单元150、第一存储器160与第二存储器170。
处理单元150耦接系统总线140，并通过系统总线140与第一存储器控制器110、第二存储器控制器120和存储器存取控制器130耦接及通信。处理单元150可以对第二存储器控制器120进行存取操作，例如可以控制第二存储器控制器120对使能暂存器进行设定。在本实施例中，处理单元150例如为微处理器(micro-processor)或微控制器(micro-controller)，但本发明实施例不限于此。
第一存储器160耦接第一存储器控制器110，且第一存储器160可以包括既定存储器，以储存既定存储器的数据，例如多个代码。在本实施例中，第一存储器160的既定存储器可以与虚拟存储器地址相对应。另外，第一存储器160可以是非易失性存储器，例如快闪存储器(flash memory)、只读存储器(read-only memory，ROM)等，但本发明实施例不限于此。
第二存储器170耦接第二存储器控制器120，且第二存储器170可以包括对应使能暂存器的既定存储器空间。也就是说，当第二存储器控制器120依据设定既定存储器的设定信息设定使能暂存器完成后，第二存储器120可以提供对应使能暂存器的既定存储器空间。此既定存储器空间会被设定为只读(read-only)模式，并仅允许存储器存取控制器130进行写入操作，以将第一存储器160的既定存储器的数据搬移并写入至此既定存储器空间。
在本实施例中，第二存储器170的既定存储器空间可以与载入存储器地址相对应。另外，第二存储器170可以是易失性存储器，例如随机存取存储器、动态随机存取存储器(dynamic random access memory，DRAM)、静态随机存取存储器(static random accessmemory，SRAM)、触发器阵列(Flip-Flop Array)等，但本发明实施例不限于此。
此外，第二存储器控制器120还包括过滤单元121。过滤单元121可以依据既定存储器的设定信息，对处理单元150的存取操作进行过滤。也就是说，当处理单元150发出存取操作的需求至第二存储器控制器120时，过滤单元121可以依据既定存储器的设定信息对上述存取操作进行过滤，并判断上述存取操作的种类，例如取指令或数据存取的操作。在一实施例中，过滤单元121亦可对总线上的其它主动式装置的动作进行过滤，若其动作为数据存取，也会将其挡掉。
在电子装置100的整体操作上，处理单元150可以驱动第一存储器控制器110，以设定第一存储器160包括既定存储器，并将数据(例如代码)储存至既定存储器中。接着，第一存储器控制器110可以储存既定存储器的设定数据，例如包括虚拟存储器地址(例如对应既定存储器空间的地址)、载入存储器地址(例如既定存储器所储存的数据的地址)、既定存储器的大小、锁定值与使能值。之后，第一存储器控制器110可以将既定存储器的设定信息传送至第二存储器控制器120与存储器存取控制器130。
接着，处理单元150可以驱动第二存储器控制器120，使第二存储器控制器120可以依据既定存储器的设定信息(例如虚拟存储器地址、既定存储器的大小、锁定值与使能值)，提供并设定使能暂存器，使得第二存储器170可以提供对应使能暂存器的既定存储器空间，其中既定存储器空间与虚拟存储器地址、既定存储器的大小相对应。另外，上述既定存储器空间可以设定为只读模式，并仅允许存储器存取控制器130进行写入操作。此外，上述既定存储器空间的只执行存储器的特性可以依据既定存储器的设定信息中的锁定值，以决定是否生效。再者，在第二存储器控制器120可以依据既定存储器的设定信息设定使能暂存器完成后，第二存储器控制器120可以产生使能信号，表示使能暂存器已设定完成。
接着，处理单元150可以驱动存储器存取控制器130(即存储器存取控制器130受到外部触发)，使存储器存取控制器130可以读取第二存储器控制器120所产生的使能信号。接着，存储器存取控制器130会依据使能信号与既定存储器的设定信息上(例如虚拟存储器地址、载入存储器地址、既定存储器的大小)，存取第一存储器控制器110与第二存储器控制器120，将既定存储器的数据搬移至对应使能暂存器的既定存储器空间。也就是说，依据载入存储器地址，由第一存储器160中读取既定存储器的数据，再依据虚拟存储器地址，将既定存储器数据写入对应使能暂存器的第二存储器170的既定存储器空间。
接着，在一些实施例中，在上述数据搬移完成后，存储器存取控制器130可以产生完成旗标，以表示第一存储器110的既定存储器的数据已完全搬移至第二存储器170的既定存储器空间。在一些实施例中，在上述数据搬移完成后，第二存储器控制器120可以产生完成旗标，以表示第一存储器110的既定存储器的数据已完全搬移至第二存储器170的既定存储器空间。如此一来，第二存储器170便可以具有只执行存储器的功能。接着，处理单元150便可从存储器存取控制器130或从第二存储器控制器120读取上述完成旗标。另外，由于第二存储器170的数据存取速度高于第一存储器160的数据存取速度，因此也可以提高存储器的存取速度。
在上述实施例中，存储器存取控制器130存取第一存储器控制器110与第二存储器控制器120将既定存储器的数据搬移至对应使能暂存器的既定存储器空间的次数为一次，但本发明实施例不限于此。存储器存取控制器130可以支援多次搬移。另外，第一存储器160的既定存储器、使能暂存器以及第二存储器170的既定存储器空间的数量以一个为例是本发明的一种实施范例，但本发明实施例不限于此。使用者可视其需求，第一存储器160的既定存储器、使能暂存器以及第二存储器170的既定存储器空间的数量可以为多个，亦可达到相同的效果。
当既定存储器、使能暂存器以及既定存储器空间的数量为多个时，存储器存取控制器130、第一存储器控制器110与第二存储器控制器120之间的操作可参考如上实施例的说明，亦可达到相同的效果，故在此不再赘述。
此外，存储器存取控制器130还可以对所搬移的既定存储器的数据进行校验，例如通过总和检查(checksum)或循环冗余校验(cyclic redundancy check,CRC)对所搬移的既定存储器的数据进行校验，以验证数据的正确性。
基于如上实施例的说明，本发明实施例提供一种电子装置的操作方法。图3为依据本发明的一实施例的流程图。在步骤S302中，通过第一存储器控制器，储存既定存储器的设定信息，其中既定存储器定义为只执行存储器。在步骤S304中，通过第二存储器控制器，依据既定存储器的设定信息，提供并设定使能暂存器，且产生使能信号。
在步骤S306，通过存储器存取控制器，依据使能信号与既定存储器的设定信息，存取第一存储器控制器与第二存储器控制器，将既定存储器的数据搬移至对应使能暂存器的既定存储器空间。在本实施例中，既定存储器的设定信息可以包括虚拟存储器地址、载入存储器地址、既定存储器的大小、锁定值与使能值。
图4为依据本发明的另一实施例的电子装置的操作方法的流程图。在本实施例中，步骤S302～S306与图3的步骤S302～S306相同或相似，可参考图3的实施例的说明，故在此不再赘述。
在步骤S402中，通过存储器存取控制器或第二存储器控制器产生完成旗标。在步骤S404中，通过第二存储器控制器的过滤单元，依据既定存储器的设定信息，对处理单元的存取操作进行过滤。
值得注意的是，图3及图4的步骤的顺序仅用以作为说明的目的，不用于限制本发明实施例的步骤的顺序，且上述步骤的顺序可由使用者视其需求而改变。并且，在不脱离本发明的精神以及范围内，可增加额外的步骤或者使用更少的步骤。
综上所述，本发明所述的电子装置与其操作方法，通过第一存储器控制器储存既定存储器的设定信息，其中既定存储器定义为只执行存储器，第二存储器控制器依据既定存储器的设定信息，提供并设定使能暂存器，且产生使能信号，存储器存取控制器依据使能信号与既定存储器的设定信息，存取第一存储器控制器与第二存储器控制器，以将既定存储器的数据搬移至对应使能暂存器的既定存储器空间。如此一来，使得第二存储器控制器对应的存储器可以具有只执行存储器的功能，且可提高存储器的存取速度及使用便利性。
本发明虽以实施例所述如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的改动与润饰，因此本发明的保护范围当视权利要求书所界定的为准。

Claims (10)

1.一种电子装置，其特征在于，包括：
一第一存储器控制器，储存一既定存储器的一设定信息，其中该既定存储器定义为一只执行存储器；
一第二存储器控制器，耦接该第一存储器控制器，依据该既定存储器的设定信息，提供并设定一使能暂存器，且产生一使能信号；以及
一存储器存取控制器，耦接该第一存储器控制器与该第二存储器控制器，依据该使能信号与该既定存储器的该设定信息，存取该第一存储器控制器与该第二存储器控制器，将该既定存储器的数据搬移至对应该使能暂存器的一既定存储器空间。
2.如权利要求1所述的电子装置，其特征在于，还包括：
一处理单元，耦接该第二存储器控制器，以对该第二存储器控制器进行一存取操作；
一第一存储器，耦接该第一存储器控制器，该第一存储器包括该既定存储器，并储存该既定存储器的数据；以及
一第二存储器，耦接该第二存储器控制器，该第二存储器包括对应该使能暂存器的一既定存储器空间。
3.如权利要求2所述的电子装置，其特征在于，该第二存储器控制器包括：
一过滤单元，依据该既定存储器的设定信息，对该处理单元的该存取操作进行过滤。
4.如权利要求1所述的电子装置，其特征在于，该既定存储器的设定信息包括一虚拟存储器地址、一载入存储器地址、该既定存储器的大小、一锁定值与一使能值。
5.如权利要求1所述的电子装置，其特征在于，该存储器存取控制器支援对该既定存储器的数据进行多次搬移，以及对所搬移的该既定存储器的数据进行校验。
6.如权利要求1所述的电子装置，其特征在于，在该既定存储器的数据搬移至对应的该使能暂存器完成后，该存储器存取控制器或该第二存储器控制器产生一完成旗标。
7.一种电子装置的操作方法，其特征在于，包括：
通过一第一存储器控制器，储存一既定存储器的一设定信息，其中该既定存储器定义为一只执行存储器；
通过一第二存储器控制器，依据该既定存储器的设定信息，提供并设定一使能暂存器，且产生一使能信号；以及
通过一存储器存取控制器，依据该使能信号与该既定存储器的该设定信息，存取该第一存储器控制器与该第二存储器控制器，将该既定存储器的数据搬移至对应该使能暂存器的一既定存储器空间。
8.如权利要求7所述的电子装置的操作方法，其特征在于，该既定存储器的设定信息包括一虚拟存储器地址、一载入存储器地址、该既定存储器的大小、一锁定值与一使能值。
9.如权利要求7所述的电子装置的操作方法，其特征在于，还包括：
通过该第二存储器控制器的一过滤单元，依据该既定存储器的设定信息，对一处理单元的该存取操作进行过滤。
10.如权利要求7所述的电子装置的操作方法，其特征在于，在将该既定存储器的数据搬移至对应的该使能暂存器的步骤之后还包括：
通过该存储器存取控制器或该第二存储器控制器产生一完成旗标。
CN202111549827.4A 2021-02-09 2021-12-17 电子装置与其操作方法 Pending CN114911413A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110104914A TWI811633B (zh) 2021-02-09 2021-02-09 電子裝置與其操作方法
TW110104914 2021-02-09

Publications (1)

Publication Number Publication Date
CN114911413A true CN114911413A (zh) 2022-08-16

Family

ID=82703835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111549827.4A Pending CN114911413A (zh) 2021-02-09 2021-12-17 电子装置与其操作方法

Country Status (3)

Country Link
US (1) US11947467B2 (zh)
CN (1) CN114911413A (zh)
TW (1) TWI811633B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07225727A (ja) * 1994-02-14 1995-08-22 Fujitsu Ltd 計算機システム
US8688894B2 (en) * 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
TWI440044B (zh) * 2010-03-01 2014-06-01 Phison Electronics Corp 記憶體管理與寫入方法、記憶體控制器與記憶體儲存系統
US9489316B2 (en) * 2013-03-15 2016-11-08 Freescale Semiconductor, Inc. Method and device implementing execute-only memory protection
TW201504812A (zh) * 2013-07-18 2015-02-01 Acer Inc 電子裝置、處理器以及記憶體控制方法
US9710404B2 (en) * 2015-03-23 2017-07-18 Intel Corporation Dynamic configuration and peripheral access in a processor
US20180004418A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Non-unified code and data decoding to provide execute-only memory
US10452565B2 (en) * 2018-01-12 2019-10-22 Sunasic Technologies, Inc. Secure electronic device
CN110489052B (zh) * 2018-05-14 2022-11-25 慧荣科技股份有限公司 数据储存装置
TWI688861B (zh) * 2018-09-18 2020-03-21 新唐科技股份有限公司 資料處理裝置及其資料保護方法
US11886349B2 (en) * 2020-04-23 2024-01-30 Nxp Usa, Inc Remap address space controller

Also Published As

Publication number Publication date
TW202232330A (zh) 2022-08-16
TWI811633B (zh) 2023-08-11
US20220253393A1 (en) 2022-08-11
US11947467B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
JP4110000B2 (ja) 記憶装置
US8954705B2 (en) Memory space management method and memory controller and memory storage device and memory storage using the same
CN108874298B (zh) 一种数据存储的方法及装置
US20060090053A1 (en) Program-controlled unit
US20060112246A1 (en) Program-controlled unit
CN104916328A (zh) 存储器的集成电路上的数据保护方法及相关的存储器电路
EP1952232A1 (en) Hardware-assisted device configuration detection
CN105637521A (zh) 一种数据处理方法及智能终端
CN112992231B (zh) 数据储存装置以及参数改写方法
JPH09198884A (ja) フラッシュメモリ管理方法
CN114721493B (zh) 芯片启动方法、计算机设备及可读存储介质
EP1615225B1 (en) Method for partial permanent write protection of a memory card and corresponding memory card
US20060080497A1 (en) Program-controlled unit
CN101620652B (zh) 一种保护存储器数据的主板、计算机和方法
CN114911413A (zh) 电子装置与其操作方法
CN112086119A (zh) 存储器设备
CN114444141B (zh) 固态硬盘和固态硬盘数据保护方法、装置及设备
JP2010009454A (ja) 情報処理装置
CN113961382A (zh) 用于将数据元素安全存储在外部存储器中的方法和接口模块
US20060080519A1 (en) Program-controlled unit
US11650738B2 (en) Integrity check of a memory
JP4423849B2 (ja) データ保護システム、データ保護プログラム及びデータ保護方法
JP2006331233A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2004078907A (ja) 記憶装置、メモリ管理方法及びプログラム
KR20200124243A (ko) 처리회로 상에서 실행할 프로그램을 디버깅할 때 메타데이터를 액세스하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination