TW201504812A - 電子裝置、處理器以及記憶體控制方法 - Google Patents

電子裝置、處理器以及記憶體控制方法 Download PDF

Info

Publication number
TW201504812A
TW201504812A TW102125781A TW102125781A TW201504812A TW 201504812 A TW201504812 A TW 201504812A TW 102125781 A TW102125781 A TW 102125781A TW 102125781 A TW102125781 A TW 102125781A TW 201504812 A TW201504812 A TW 201504812A
Authority
TW
Taiwan
Prior art keywords
memory
channel
data
electronic device
processor
Prior art date
Application number
TW102125781A
Other languages
English (en)
Inventor
Shu-yu JIANG
Ruey-Ching Shyu
Yung-Sen Lin
Original Assignee
Acer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Inc filed Critical Acer Inc
Priority to TW102125781A priority Critical patent/TW201504812A/zh
Publication of TW201504812A publication Critical patent/TW201504812A/zh

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Memory System (AREA)
  • Power Sources (AREA)

Abstract

一種電子裝置，包括記憶體模組以及處理器。省電模式時，處理器的記憶體控制器致能記憶體模組中的第一通道，並透過第一通道存取第一記憶體。記憶體控制器判斷第一記憶體中的資料量是否大於一閥值。當記憶體控制器判斷第一記憶體的第一資料量大於閥值時，記憶體控制器致能第二通道以透過第二通道存取第二記憶體，並且重新分配儲存於第一記憶體中的資料至第一記憶體以及第二記憶體。

Description

電子裝置、處理器以及記憶體控制方法
本發明是有關於一種電子裝置，且特別是有關於一種處理器以及記憶體控制方法。
隨著科技的日新月異，電腦等電子裝置的能力亦日益提昇。其中，多通道記憶體架構(multi-channel memory architecture)以被廣泛的運用，利用在記憶體例如動態隨機儲存器(Dynamic Random Access Memory,DRAM)與處理器或晶片組中的記憶體控制器(memory controller)增加大於一個通道，來增加記憶體和記憶體控制器之間的資料傳輸速率。高速及大容量的記憶體存取可讓電子裝置運作的更加地順暢，但同時可能也造成更高的耗電量。一般而言，記憶體的耗電量約佔總體耗電量中，約有近一成的耗電量。因此，如何在考慮降低耗電量的情況下，維持一定的系統運作順暢程度，成為本領域必須解決的問題之一。
本發明提供一種電子裝置，包括：一記憶體模組以及一處理器。記憶體模組包括多個記憶體以及連接記憶體的多個通道。處理器包括記憶體控制器，透過通道中的一第一通道耦接記憶體中的一第一記憶體，以及透過通道中一第二通道耦接記憶體中的一第二記憶體。其中，於一省電模式時，記憶體控制器致能記憶體模組中的第一通道，並透過第一通道存取第一記憶體。記憶體控制器判斷第一記憶體中的一第一資料量是否大於一第一閥值。以及，當記憶體控制器判斷第一記憶體的第一資料量大於第一閥值時，記憶體控制器致能第二通道以透過第二通道存取第二記憶體，並且重新分配儲存於第一記憶體中的資料至第一記憶體以及第二記憶體。
本發明的一種記憶體控制方法，適用於一電子裝置中的一處理器控制一記憶體模組，記憶體模組包括連接多個記憶體的多個通道，其中，處理器透過通道中的一第一通道耦接記憶體中的一第一記憶體，以及透過通道中一第二通道耦接記憶體中的一第二記憶體，包括以下步驟。首先，於電子裝置的一省電模式時，致能記憶體模組中的第一通道，並透過第一通道存取第一記憶體。然後，判斷第一記憶體中的一第一資料量是否大於一第一閥值。當第一記憶體的第一資料量大於第一閥值時，致能第二通道以透過第二通道存取第二記憶體，並且重新分配儲存於第一記憶體中的資料至第一記憶體以及第二記憶體。
本發明的一種處理器包括一記憶體模組以及一記憶體控制器。記憶體模組包括多個記憶體，以及連接記憶體的多個通道。記憶體控制器，透過通道中的一第一通道耦接記憶體中的一第一記憶體，以及透過通道中一第二通道耦接記憶體中的一第二記憶體。其中，於一省電模式時，記憶體控制器致能記憶體模組中的第一通道，並透過第一通道存取第一記憶體。記憶體控制器判斷第一記憶體中的一第一資料量是否大於一第一閥值。當記憶體控制器判斷第一記憶體的第一資料量大於第一閥值時，記憶體控制器致能第二通道以透過第二通道存取第二記憶體，並且重新分配儲存於第一記憶體中的資料至第一記憶體以及第二記憶體。
基於上述，本發明提供一種電子裝置、處理器以及記憶體控制方法，使得當記憶體中的資料量大到需要同時使用超過一個通道所連接的記憶體大小時，才致能第二個通道(例如第二通道)並用雙通道模式(或其他多通道模式)同時存取由通道(例如第一通道及第二通道)所連接的記憶體。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧電子裝置
110、50‧‧‧處理器
111‧‧‧記憶體控制器
120‧‧‧記憶體模組
121、123‧‧‧通道
122、124‧‧‧記憶體
130‧‧‧晶片組
140‧‧‧電源模組
S201~S203、S401~S407‧‧‧步驟
圖1為根據本發明一實施例所繪示電子裝置的功能方塊圖。
圖2為根據本發明一實施例所繪示記憶體控制方法的流程 圖。
圖3為根據本發明一實施例所繪示電子裝置的功能方塊圖。
圖4為根據本發明一實施例所繪示記憶體控制方法的步驟流程圖。
圖5為根據本發明一實施例所繪示處理器的裝置方塊圖。
圖1為根據本發明一實施例所繪示電子裝置的功能方塊圖。請參照圖1，電子裝置10包括處理器110以及記憶體模組120。記憶體模組120包括多個記憶體(例如圖1所示第一記憶體122以及第二記憶體124)，以及連接記憶體的多個通道(例如圖1所示第一通道121以及第二通道123)。處理器110包括記憶體控制器111，透過通道中的第一通道121耦接記憶體中的第一記憶體122，以及透過通道中第二通道123耦接記憶體中的第二記憶體124。
而圖2為根據本發明一實施例所繪示記憶體控制方法的流程圖，適用於如圖1所示之電子裝置10中的處理器111控制記憶體模組120。請同時參照圖1及圖2，首先，在步驟S201時，於電子裝置10的一省電模式時，記憶體控制器111致能記憶體模組120中的第一通道121，並透過第一通道121存取第一記憶體122。然後，在步驟S202時，記憶體控制器111判斷第一記憶體122中的第一資料量(即，第一記憶體122中已使用的記憶體大小) 是否大於第一閥值。在步驟S203時，也就是當記憶體控制器111判斷第一記憶體122中的第一資料量大於第一閥值時，記憶體控制器111致能第二通道123以透過第二通道123存取第二記憶體124，並且重新分配儲存於第一記憶體122中的資料至第一記憶體122以及第二記憶體124。
簡單的說，在上述的省電模式時，記憶體控制器111僅致能第一通道121而對第一記憶體122進行存取，直到存放於第一記憶體122的資料量接近第一記憶體122的記憶體容量大小時，記憶體控制器111才致能第二通道123，開始對第二記憶體124進行存取，並藉此節省了同時啟用兩個(或以上)記憶體的電力消耗。
其中，第一閥值對應於第一記憶體122的記憶體容量大小，其值依實際狀況進行設置。若是第一閥值被設置接近於第一記憶體的容量大小時，記憶體控制器111很有可能會某些執行程序而造成突如其來的大量資料而來不及致能第二通道，而造成系統延遲或是甚至資料遺失等問題。若第一閥植被設置遠離第一記憶體的容量大小(例如，接近第一記憶體的容量大小的一半)時，可能會造成記憶體控制器111過於頻繁地致能第二通道123，使得省電的效應不顯著。
而記憶體控制器111在致能第二通道123之後，記憶體控制器111可利用直接記憶體存取(Direct Memory Access,DMA)等技術，將存放於第一記憶體122中的資料重新分配儲存於第一 記憶體中的資料至第一記憶體122以及第二記憶體124的作用在於，能夠平均地存取運作中的第一記憶體122及第二記憶體124。在本發明一實施例中，當記憶體控制器111第一通道121以及第二通道123同時被致能時，記憶體控制器111使用一雙通道(dual channel)模式透過第一通道121及第二通道123存取第一記憶體122及第二記憶體124。而當記憶體控制器111使用雙通道模式存取第一記憶體122及第二記憶體124時，記憶體控制器111則能以更高的速度同時存取重新分配於第一記憶體122以及第二記憶體124的資料。
值得一提的是，為了使得記憶體控制器111可利用雙通道模式存取第一記憶體122以及第二記憶體124，第一記憶體122以及第二記憶體124可能必須具有相同的規格(例如，容量、時脈、使用顆粒、週期等)，以維持較高的穩定度。另外，第一記憶體122以及第二記憶體124亦可由多個記憶單元組合而成。例如，第一通道以及第二通道皆具有64位元(bit)的頻寬，第一記憶體122以及第二記憶體124則可分別由兩組輸入輸出頻寬為32bit的記憶單元並聯而成，但本發明並不限定於上述的組合方式。
另一方面，是否將電子裝置10切換至省電模式的判斷則可由電子裝置10則可由使用者來控制，亦可根據電子裝置中的其他參數或是運作狀況來進行切換。圖3為根據本發明一實施例所繪示電子裝置的功能方塊圖。與圖1所示電子裝置10不同的是，在圖3所示實施例中的電子裝置10更包括了耦接至處理器110的 晶片組130以及耦接至晶片組130的電源模組140。晶片組130判斷電源模組140的電源來源，並根據電源來源傳送通知信號CS至處理器110。
在本實施例中，電子裝置10中電源模組140的電源來源可分為一內部供電(例如，由電源模組140中的內部電池供電)以及一外部供電(例如，接收由電源模組140外部連接的一變壓器所供給的外部電壓作為供電)。晶片組偵測電源模組140目前供電的電源來源，並根據電源來源產生通知信號CS傳送至處理器110。而在本實施例中，當處理器110根據通知信號CS判斷目前的電源來源為內部供電時，處理器110切換電子裝置10進入省電模式。
在本發明一實施例中，晶片組130可為南橋(South Bridge)晶片或是平台控制集線器(Platform Controller Hub，PCH)等。而晶片組130亦可與處理器110共同設置整合為一單一晶片，在本發明一實施例中，處理器110直接耦接電源模組140，並偵測電源模組140的電源來源。在本發明另一實施例中，耦接於電源模組140與處理器110之間的為一嵌入式控制器(embedded controller)，偵測電源模組140的電源來源並產生通知信號CS。
圖4為根據本發明一實施例所繪示記憶體控制方法的步驟流程圖。其中，相較於圖2所示實施例，圖4所示實施例提供了一種較為詳細的實施方式。請同時參照圖3及圖4，首先，處理器110根據由晶片組130所傳送的控制信號CS來判斷目前的電源 來源為1.內部供電或是2.外部供電(步驟S401)。若是處理器110判斷目前的電源來源為外部供電(步驟S401，選項2)時，處理器110控制電子裝置10進入一般模式(步驟S402)。在電子裝置10的一般模式中，記憶體控制器111同時致能第一通道121以及第二通道123，並使用雙通道模式透過第一通道121以及第二通道123存取第一記憶體122及第二記憶體124。在本發明一實施例中，當電子裝置10中的記憶體模組120在第一通道121以及第二通道123之外，更包括多個通道分別連接至多個記憶體時，在電子裝置10為一般模式下，這些通道及其連接的記憶體亦皆為致能的狀態，使得電子裝置10可即時獲得最快速度以及最大空間的記憶體存取。
另一方面，當處理器110藉由通知信號CS判斷電源來源為內部供電時(步驟S401，選項1)，處理器110切換電子裝置10進入省電模式。當電子裝置10處於省電模式時，記憶體控制器111僅只能第一通道121以透過第一通道121存取第一記憶體122(步驟S403)。記憶體控制器111更監控第一記憶體122的存取，判斷第一記憶體122中的資料量(即，第一資料量)是否大於第一閥值(步驟S404)，若否，則維持第一通道121的致能以及第二通道123(步驟S404，否)。若是(步驟S404，是)，記憶體控制器111則致能第二通道123使得記憶體控制器111可透過第二通道123存取第二記憶體124，並且重新分配原先儲存於第一記憶體122中的資料於第一記憶體122以及第二記憶體124之中(步驟S405)。
在電子裝置10為省電模式下，同時致能第一通道121以及第二通道123時，記憶體控制器111週期性的偵測第一記憶體122以及第二記憶體124之中的資料量(第二資料量)，並判斷第一記憶體122中的資料量(第一資料量)以及第二記憶體124的資料量(第二資料量)之總和是否小於第二閥值(步驟S406)。在本實施例中，第二閥值亦對應於第一記憶體122的容量大小，即，當第一資料量與第二資料量的總和小於第一記憶體122的容量大小時，則無須同時致能第一通道121及第二通道123，可禁能第一通道121及第二通道123之一(例如禁能第二通道123以及第二記憶體124)，以節省更多的電力。而第二閥值的設定則根據實際實施狀況而定，可參考設定上述第一閥值時的考量。在本發明一實施例中，第一閥值與第二閥值相同，但本發明並不限定於上述。
於是，當記憶體控制器111判斷判斷第一記憶體122中的資料量(第一資料量)以及第二記憶體124的資料量(第二資料量)之總和小於第二閥值時(步驟S407，是)，記憶體控制器111重整(defrag)第二記憶體124中的資料，消除資料間的空隙，並透過DMA等技術將第二記憶體124中重整後的資料傳送(搬移)至第一記憶體122。記憶體控制器111並在重整後的資料傳送完成後，禁能第二通道123以及第二記憶體124(步驟S407)。在本發明一實施例中，在傳送第二記憶體124重整後的資料至第一記憶體122之前，記憶體控制器111則會先對第一記憶體121中的資料進行重整，使得在儲存從第二記憶體124所傳送的資料於第一 記憶體122時，資料可以連續地被儲存於第一記憶體122，但在本發明中，對第一記憶體122進行重整的動作可被選擇性的實施，本發明並不限定於上述實施方式。
值得一提的是，圖3及圖4所繪示實施例皆以記憶體模組120具有兩組通道及對應連接的記憶體作為例示，但本發明所提出的技術方案並不限定於上述的情況。事實上，記憶體模組120中的通道及對應連接的記憶體可能超過2，在記憶體模組120中的通道及對應連接的記憶體超過2的情況時，仍可藉由上述的概念，利用設定不同大小的閥值配合記憶體中現有資料量的偵測，來禁能/致能這些通道以及對應連接的記憶體。
本發明亦提供一種處理器。圖5為根據本發明一實施例所繪示處理器的裝置方塊圖。請參照圖5，處理器50包括記憶體模組120以及記憶體控制器111。記憶體模組120包括多個記憶體以及連接記憶體的多個通道。記憶體控制器11透過通道中的第一通道121耦接記憶體中的第一記憶體122，以及透過通道中第二通道123耦接記憶體中的第二記憶體124。其中，於省電模式時，記憶體控制器111致能記憶體模組120中的第一通道121，並透過第一通道121存取第一記憶體122。記憶體控制器111判斷第一記憶體122中的第一資料量是否大於第一閥值。當記憶體控制器111判斷第一記憶體122的第一資料量大於第一閥值時，記憶體控制器致能第二通道123以透過第二通道123存取第二記憶體124，並且重新分配儲存於第一記憶體122中的資料至第一記憶體122以 及第二記憶體124。至於關於此處理器詳細的實施方式則可參考圖1~圖4所示實施例，在此則不贅述。
綜上所述，本發明提供一種電子裝置、處理器及記憶體控制方法，可根據目前於記憶體中的資料量來判斷是否致能更多的記憶體以提供更多的記憶體容量以及更高的存取頻寬(例如在致能後利用雙通道模式或是其他多通道模式同時存取)，而在記憶體中的資料量小時，可適時的禁能不需要的通道及對應連接的記憶體，使得電子裝置及處理器可在存取速度/存取頻寬與耗電狀態之間取得一個良好的平衡。
10‧‧‧電子裝置
110‧‧‧處理器
111‧‧‧記憶體控制器
120‧‧‧記憶體模組
121、123‧‧‧通道
122、124‧‧‧記憶體

Claims (13)

  1. 一種電子裝置，包括：一記憶體模組，包括多個記憶體，以及連接該些記憶體的多個通道；一處理器，其中，該處理器包括：一記憶體控制器，透過該些通道中的一第一通道耦接該些記憶體中的一第一記憶體，以及透過該些通道中一第二通道耦接該些記憶體中的一第二記憶體，其中，於一省電模式時，該記憶體控制器致能該記憶體模組中的該第一通道，並透過該第一通道存取該第一記憶體；該記憶體控制器判斷該第一記憶體中的一第一資料量是否大於一第一閥值；以及當該記憶體控制器判斷該第一記憶體的該第一資料量大於該第一閥值時，該記憶體控制器致能該第二通道以透過該第二通道存取該第二記憶體，並且重新分配儲存於該第一記憶體中的資料至該第一記憶體以及該第二記憶體。
  2. 如申請專利範圍第1項所述的電子裝置，其中：該記憶體控制器週期性的判斷該第一記憶體的該第一資料量以及該第二記憶體的一第二資料量的總和是否小於一第二閥值；當該記憶體控制器判斷該第一記憶體的該第一資料量以及該第二記憶體的該第二資料量的總和小於該第二閥值時，該記憶體控制器重整存放於該第二記憶體中的資料，並傳送重整後的資料 至該第一記憶體；以及當重整後的資料傳送完畢後，該記憶體控制器禁能該第二通道。
  3. 如申請專利範圍第2項所述的電子裝置，其中：該記憶體控制器傳送該第二記憶體的資料前，重整該第一記憶體中的資料。
  4. 如申請專利範圍第1項所述的電子裝置，其中：當重新分配儲存於該第一記憶體中的資料於該第一記憶體以及該第二記憶體後，該記憶體控制器使用一雙通道模式透過該第一通道及該第二通道存取該第一記憶體及該第二記憶體。
  5. 如申請專利範圍第1項所述的電子裝置，其中所述電子裝置更包括：一晶片組，耦接該處理器及該電子裝置的一電源模組，判斷該電源模組的一電源來源，並根據該電源來源傳送一通知信號至該處理器；當該記憶體控制器根據該通知信號判斷該電源來源為一內部供電時，該記憶體控制器切換該電子裝置進入該省電模式。
  6. 如申請專利範圍第5項所述的電子裝置，其中：當該記憶體控制器根據該通知信號判斷該電源來源為一外部供電時，該記憶體控制器切換該電子裝置進入一一般模式，其中，在該電子裝置的該一般模式中，該記憶體控制器同時致能該第一通道及該第二通道，並使用一雙通道模式透過該第一 通道及該第二通道存取該第一記憶體及該第二記憶體。
  7. 一種記憶體控制方法，適用於一電子裝置中的一處理器控制一記憶體模組，該記憶體模組包括連接多個記憶體的多個通道，其中，該處理器透過該些通道中的一第一通道耦接該些記憶體中的一第一記憶體，以及透過該些通道中一第二通道耦接該些記憶體中的一第二記憶體，包括：於該電子裝置的一省電模式時，致能該記憶體模組中的該第一通道，並透過該第一通道存取該第一記憶體；判斷該第一記憶體中的一第一資料量是否大於一第一閥值；以及當該第一記憶體的該第一資料量大於該第一閥值時，致能該第二通道以透過該第二通道存取該第二記憶體，並且重新分配儲存於該第一記憶體中的資料至該第一記憶體以及該第二記憶體。
  8. 如申請專利範圍第7項所述的記憶體控制方法，其中所述致能該第二通道的步驟之後，所述的記憶體控制方法更包括：週期性的判斷該第一記憶體的該第一資料量以及該第二記憶體的一第二資料量的總和是否小於一第二閥值；當該第一記憶體的該第一資料量以及該第二記憶體的該第二資料量的總和小於該第二閥值時，重整存放於該第二記憶體中的資料，並傳送重整後的資料至該第一記憶體；以及當重整後的資料傳送完畢後，禁能該第二通道。
  9. 如申請專利範圍第7項所述的記憶體控制方法，其中所述 傳送重整後的資料至該第一記憶體的步驟之前，所述記憶體控制方法更包括：重整該第一記憶體中的資料。
  10. 如申請專利範圍第7項所述的記憶體控制方法，其中重新分配儲存於該第一記憶體中的資料於該第一記憶體以及該第二記憶體的步驟後，所述記憶體控制方法更包括：使用一雙通道模式透過該第一通道及該第二通道存取該第一記憶體及該第二記憶體。
  11. 如申請專利範圍第7項所述的記憶體控制方法，其中，所述記憶體控制方法更包括：判斷一電源來源，其中，當該電源來源為一內部供電時，切換該電子裝置進入該省電模式。
  12. 如申請專利範圍第11項所述的記憶體控制方法，其中，判斷該電源來源的步驟更包括：當該電源來源為一外部供電時，切換該電子裝置進入一一般模式，其中，在該電子裝置的該一般模式中，同時致能該第一通道及該第二通道，並使用一雙通道模式透過該第一通道及該第二通道存取該第一記憶體及該第二記憶體。
  13. 一種處理器，包括：一記憶體模組，包括多個記憶體，以及連接該些記憶體的多 個通道；一記憶體控制器，透過該些通道中的一第一通道耦接該些記憶體中的一第一記憶體，以及透過該些通道中一第二通道耦接該些記憶體中的一第二記憶體，其中，於一省電模式時，該記憶體控制器致能該記憶體模組中的該第一通道，並透過該第一通道存取該第一記憶體；該記憶體控制器判斷該第一記憶體中的一第一資料量是否大於一第一閥值；以及當該記憶體控制器判斷該第一記憶體的該第一資料量大於該第一閥值時，該記憶體控制器致能該第二通道以透過該第二通道存取該第二記憶體，並且重新分配儲存於該第一記憶體中的資料至該第一記憶體以及該第二記憶體。
TW102125781A 2013-07-18 2013-07-18 電子裝置、處理器以及記憶體控制方法 TW201504812A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102125781A TW201504812A (zh) 2013-07-18 2013-07-18 電子裝置、處理器以及記憶體控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102125781A TW201504812A (zh) 2013-07-18 2013-07-18 電子裝置、處理器以及記憶體控制方法

Publications (1)

Publication Number Publication Date
TW201504812A true TW201504812A (zh) 2015-02-01

Family

ID=53018890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125781A TW201504812A (zh) 2013-07-18 2013-07-18 電子裝置、處理器以及記憶體控制方法

Country Status (1)

Country Link
TW (1) TW201504812A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712876B (zh) * 2015-05-14 2020-12-11 廣達電腦股份有限公司 管理儲存子系統之電力消耗的電腦實現方法與電腦系統
TWI811633B (zh) * 2021-02-09 2023-08-11 新唐科技股份有限公司 電子裝置與其操作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712876B (zh) * 2015-05-14 2020-12-11 廣達電腦股份有限公司 管理儲存子系統之電力消耗的電腦實現方法與電腦系統
TWI811633B (zh) * 2021-02-09 2023-08-11 新唐科技股份有限公司 電子裝置與其操作方法
US11947467B2 (en) 2021-02-09 2024-04-02 Nuvoton Technology Corporation Electronic device and operation method thereof

Similar Documents

Publication Publication Date Title
US10163508B2 (en) Supporting multiple memory types in a memory slot
TWI628665B (zh) 記憶體裝置電力管理器及其方法
US20140372777A1 (en) Adaptive latency tolerance for power management of memory bus interfaces
US9411754B2 (en) Dynamic frequency memory control
RU2664398C2 (ru) Архитектура с ультранизкой мощностью для поддержки постоянно включенного пути к памяти
CN105573664B (zh) 多通道存储器系统及相关功率管理方法
WO2017114236A1 (zh) 充电方法、装置及固态硬盘
EP4071583A1 (en) Avoiding processor stall when accessing coherent memory device in low power
TWI780359B (zh) 資訊處理系統及向電力軌供電以向資訊處理系統的負荷供電的方法
US11537193B2 (en) Shaped and optimized power cycles
TW201504812A (zh) 電子裝置、處理器以及記憶體控制方法
TWI512628B (zh) 基於工作量可調性管理效能策略之技術
US10613612B2 (en) Power reduction via memory efficiency compensation
US11137823B1 (en) Systems and methods for power management in a data storage device
TW201405298A (zh) 記憶體裝置及其控制方法
CN106155565A (zh) 一种基于动态内存的高速硬盘
TWI576852B (zh) 電子裝置及其固態硬碟的電源管理方法
TW201624298A (zh) 儲存裝置及計算機系統
CN115687196B (zh) 用于对多通道存储器进行控制的方法和装置
US20240330210A1 (en) Method and apparatus to improve performance and battery life for systems with discrete universal serial bus connector
US20240248636A1 (en) Method for controlling clock of controller and storage system
US20220326962A1 (en) Accelerator capable of executing fast dynamic change in acceleration type
JP2009259114A (ja) システム半導体装置
US20130016559A1 (en) Nand flash memory system and method providing reduced power consumption
TW202318151A (zh) 處理器集群內的動態電壓和頻率縮放（ｄｖｆｓ）