CN114911100A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114911100A
CN114911100A CN202110179323.1A CN202110179323A CN114911100A CN 114911100 A CN114911100 A CN 114911100A CN 202110179323 A CN202110179323 A CN 202110179323A CN 114911100 A CN114911100 A CN 114911100A
Authority
CN
China
Prior art keywords
pixel electrode
slit
display device
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110179323.1A
Other languages
English (en)
Inventor
林峰庆
曾家玮
洪文明
张淑惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202110179323.1A priority Critical patent/CN114911100A/zh
Priority to US17/573,639 priority patent/US11656508B2/en
Publication of CN114911100A publication Critical patent/CN114911100A/zh
Priority to US18/297,021 priority patent/US12072587B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134327—Segmented, e.g. alpha numeric display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本揭露的实施例提供一种显示装置，包括基板、第一晶体管、第二晶体管、第一像素电极、第二像素电极以及共用电极层。第一晶体管及第二晶体管设置于基板上。第一像素电极电性连接至第一晶体管。第二像素电极电性连接至第二晶体管。第二像素电极邻近第一像素电极设置。共用电极层具有第一狭缝。第一狭缝由第一像素电极横跨至第二像素电极。

Description

显示装置
技术领域
本揭露的实施例涉及一种电子装置，尤其涉及一种具有显示功能的电子显示装置。
背景技术
随着电子装置的应用持续的增广，显示技术的发展也日新月异。随着电子装置的应用与使用者的习惯或需求，对于电子装置的结构与质量的要求越来越高,进而电子装置面临不同的问题。因此，电子装置的研发须持续更新与调整。
发明内容
本揭露是针对一种显示装置，其具有良好的显示质量。
根据本揭露的实施例，显示装置包括基板、第一晶体管、第二晶体管、第一像素电极、第二像素电极以及共用电极层。第一晶体管及第二晶体管设置于基板上。第一像素电极电性连接至第一晶体管。第二像素电极电性连接至第二晶体管。第二像素电极邻近第一像素电极设置。共用电极层具有第一狭缝。第一狭缝由第一像素电极横跨至第二像素电极。
综上所述，在本揭露一实施例的显示装置中，由于第一狭缝自第一像素电极横跨至第二像素电极，因此可增加第一狭缝与第一像素电极或第二像素电极所产生的横向水平电场，或减少第一狭缝与第一像素电极或第二像素电极产生的垂直水平电场。因此，可以提升像素的液晶效率，进而增加像素的亮纹面积。显示装置可具有良好的显示质量。
附图说明
图1为本揭露一实施例的显示装置的俯视示意图；
图2为本揭露一实施例的显示装置的俯视示意图；
图3为图1的显示装置沿剖面线A-A’的剖面示意图；
图4为本揭露一实施例的主动元件的俯视示意图；
图5为本揭露一实施例的显示装置的像素阵列的俯视示意图；
图6为图5的像素阵列的区域R的俯视示意图；
图7为本揭露一实施例的显示装置的液晶效率的柱状图。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
揭露通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求中，“包括”、“含有”、“具有”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。因此，当本揭露的描述中使用术语“包括”、“含有”和/或“具有”时，其指定了相应的特征、区域、步骤、操作和/或构件的存在，但不排除一个或多个相应的特征、区域、步骤、操作和/或构件的存在。
本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。
在本揭露中，长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面图像测量而得，但不以此为限。
术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致”一般解释为在所给定的值20％以内的范围，或解释为在所给定的值的10％、5％、3％、2％、1％或0.5％以内的范围。
本揭露中所叙述的一结构(或层别、组件、基材)位于另一结构(或层别、元件、基材)之上，可以指二结构相邻且直接连接，或是可以指二结构相邻而非直接连接，非直接连接是指二结构之间具有至少一中介结构(或中介层别、中介组件、中介基材、中介间隔)，一结构的下侧表面相邻或直接连接于中介结构的上侧表面，另一结构的上侧表面相邻或直接连接于中介结构的下侧表面，而中介结构可以是单层或多层的实体结构或非实体结构所组成，并无限制。在本揭露中，当某结构配置在其它结构“上”时，有可能是指某结构“直接”在其它结构上，或指某结构“间接”在其它结构上，即某结构和其它结构间还夹设有至少一结构。在本揭露中，“连接”，有可能是指某结构“直接”接触另一结构，或指某结构“非直接”接触另一结构，而是通过其他元件“连接至”另一结构。在本揭露中，“电性连接”，有可能是指某结构“直接”电性接触另一结构，或指某结构“非直接”电性接触另一结构，而是通过其他元件“电性连接至”另一结构。
本揭露说明书内的“第一”、“第二”...等在本文中可以用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”是用于与“第二元件”、“部件”、“区域”、“层”、或“部分”区隔，而非用于限定顺序或特定元件、部件、区域、层和/或部分。而且在说明书段落中所指的“第一”元件有可能在权利要求项中被改称为”第二”元件。
电子装置可具有显示功能，其中本揭露实施例的电子显示装置可包括显示装置、天线装置、感测装置、拼接装置或透明显示装置，但不以此为限。电子装置可为可卷曲、可拉伸、可弯折或可挠式电子装置。电子装置可例如包括液晶(liquid crystal)、发光二极管(light emitting diode，LED)、量子点(quantum dot，QD)、荧光(fluorescence)、磷光(phosphor)或其他适合的材料且其材料可任意排列组合或其他适合的显示介质，或前述的组合；发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、毫米/次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot，QD，可例如为QLED、QDLED)，但不以此为限。天线装置可例如是液晶天线，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统…等周边系统以支援显示装置、天线装置或拼接装置。下文将以具有显示功能的电子显示装置说明本揭露内容，但本揭露不以此为限。
在本揭露中，以下所述的各种实施例可在不背离本揭露的精神与范围内做混合搭配使用，例如一实施例的部分特征可与另一实施例的部分特征组合而成为另一实施例。
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1为本揭露一实施例的显示装置的俯视示意图，该实施例可例如为显示面板或拼接显示面板。为了附图清楚及方便说明，图1省略示出了若干元件。图2为本揭露一实施例的显示装置的俯视示意图。图2与图1的差异在于，图1示出了共用电极层CE及第一狭缝193，而为了附图清楚及方便说明，图2省略示出了若干元件(例如共用电极层CE及第一狭缝193)，图2示出了导电层180、第二狭缝183、桥接层150及导电通孔V1、V2、V3。图3为图2的显示装置沿剖面线A-A’的剖面示意图。请参考图1、图2及图3，本揭露的显示装置可包括显示面板，但不以此为限。以本揭露一实施例进行说明，显示装置10包括基板100、第一晶体管TFT1、第二晶体管TFT2、第一像素电极PE1、第二像素电极PE2以及共用电极层CE。在一些实施例中，第一晶体管TFT1及第二晶体管TFT2设置于基板100上。显示装置10还包括多个像素在X轴及垂直X轴的Y轴上排列成像素阵列。Z轴垂直于X轴及Y轴。多个像素包括第一像素PX1及第二像素PX2。第一像素电极PE1电性连接第一晶体管TFT1，第二像素电极PE2电性连接或第二晶体管TFT2。每一个像素(例如第一像素PX1)定义为像素电极(例如第一像素电极PE1)设置的区域(如虚框)，该区域的至少部分可发出单一颜色光。在本实施例中，第一像素PX1与第二像素PX2可发出相同颜色光，但不以为限制。第一像素PX1的第一像素电极PE1在Y轴上邻近第二像素PX2的第二像素电极PE2设置。在一些实施例中，在基板100的法线方向(即Z轴)上，共用电极层CE重叠第一像素电极PE1的部分及第二像素电极PE2的部分。共用电极层CE具有第一狭缝193。在大致沿着Y轴的方向上，第一狭缝193由第一像素电极PE1横跨至第二像素电极PE2。在一些实施例中，“横跨”可定义为结构为连续地设置，且同时重叠两个元件。举例来说，第一狭缝193设置于第一像素电极PE1及第二像素电极PE2上，且同时与第一像素电极PE1及第二像素电极PE2部分重叠。在上述的设置下，第一狭缝193可以减少垂直方向(例如：Y轴)上的边缘场对液晶分子驱动的影响，进而提升液晶效率。如此一来，显示装置10的像素的穿透率或对比可被提升。显示装置10可具有良好的显示质量。
请参考图1、图2及图3，显示装置10包括基板100。基板100包括硬性基板、软性基板或前述的组合。举例来说，基板100包括玻璃、石英、蓝宝石(sapphire)、丙烯酸系树脂(acrylic resin)、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、其它合适的透明材料、或前述的组合，但不以此为限。
显示装置10包括绝缘层111及绝缘层112设置于基板100上。绝缘层111设置于基板100上。绝缘层112设置于绝缘层111上。绝缘层111的材料包括氮化硅，但不以此为限。绝缘层112的材料包括氧化硅，但不以此为限。
在一些实施例中，显示装置10还可选择性地包括遮光层LS(如图3所示)。遮光层LS设置于基板100与绝缘层111之间。在一些实施例中，遮光层LS可设置在缓冲层上，但不以此为限。遮光层LS的材料包括金属或其他合适的遮光材料，不以此为限。举例来说，遮光层LS的材料为钼。在一些实施例中，遮光层LS例如是重叠晶体管(transistor)的半导体层设置，以减少光漏电流或改善闪烁问题。将于后续段落中将简单说明晶体管的配置。
在另一些实施例中，遮光层LS也可以做为晶体管的底栅极。也就是说，本揭露实施例中的薄膜晶体管可包括顶栅极型(top gate)、底栅极型(bottom gate)或双栅极型(double gate or dual gate)或其他合适类型的薄膜晶体管，但不以此为限。
在一些实施例中，在设置绝缘层111及遮光层LS之前，还可选择性地先设置其他绝缘层(图未示)在遮光层LS与基板100之间作为缓冲功能。在其他实施例中，当不设置遮光层LS时，绝缘层111与绝缘层112可可被应用为缓冲层。
显示装置10还包括多层绝缘层在Z轴上依序地设置于基板100上。举例来说，显示装置10包括栅绝缘层GI、绝缘层120、绝缘层130、绝缘层140、绝缘层160及绝缘层170依序地在Z轴上堆叠。栅绝缘层GI、绝缘层120、绝缘层130、绝缘层140、绝缘层160及绝缘层170可以为单层或多层结构，其材料例如为绝缘材料。可例如包含有机材料、无机材料或前述的组合，所述有机材料可包含聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚乙烯(polyethylene，PE)、聚醚砜(polyethersulfone，PES)、聚碳酸酯(polycarbonate，PC)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚酰亚胺(polyimide，PI)、感光型聚酰亚胺(photo sensitive polyimide，PSPI)或前述的组合，而所述无机材料可包含氮化硅、氧化硅、氮氧化硅或前述的组合，但不以此为限。
显示装置10包括晶体管阵列设置于基板100上。晶体管阵例包括多个晶体管，例如：第一晶体管TFT1及第二晶体管TFT2。晶体管例如是薄膜晶体管(thin filmtransistor，TFT)，但不以此为限。在一些实施例中，晶体管(例如：第一晶体管TFT1及第二晶体管TFT2)分别沿着X轴及Y轴排列成阵列。举例来说，多个第一晶体管TFT1可以沿着X轴排列成多个横行(column)。多个第二晶体管TFT2可以沿着X轴排列成多个横行。以图1或图2举例来说，多个晶体管可以在Y轴上邻近第一晶体管TFT1的上方设置成另一个横行。此外，多个晶体管可以在Y轴上邻近第二晶体管TFT2的下方设置成另一个横行。也就是说，两个横行的晶体管可以邻近地设置，但不以此为限。在本揭露的实施例中，邻近的定义例如为两个相同的元件(例如：两个晶体管)之间不设置其他相同的元件。
晶体管(例如：第一晶体管TFT1或第二晶体管TFT2)包括半导体层SE、栅极G、源极S与漏极D。半导体层SE设置于绝缘层112上。在一些实施例中，于基板100的法线方向(即Z轴)上，半导体层SE重叠遮光层LS。半导体层SE的材料例如是低温多晶硅(low temperaturepolysilicon，LTPS)或非晶硅(amorphous silicon)，但不以此为限。在其他的实施例中，半导体层SE的材料包括非晶硅、多晶硅、单晶硅、锗(Ge)或其他合适的化合物半导体或其他合适的合金半导体。化合物半导体，可包括氮化镓(GaN)、碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)和/或锑化铟(InSb)。合金半导体可包括硅锗(SiGe)合金、砷化镓磷化物(GaAsP)合金、铝铟砷化物(AlInAs)合金、铝砷化镓(AlGaAs)合金、镓铟砷化物(GaInAs)合金、磷化镓铟(GaInP)合金、镓铟砷磷化物(GaInAsP)合金或前述之组合。在另一些实施例中，半导体层SE的材料还包括碲化镉(CdTe)或硫化镉(CdS)。半导体层SE的材料亦可包含但不限于金属氧化物，例如铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓锌氧化物(IGZTO)、或包含多环芳香族化合物的有机半导体、或前述的组合。在一些实施例中，半导体层112可掺杂有p型或n型掺杂剂。
在一些实施例中，遮光层LS可应用为晶体管的栅极，但不以此为限。晶体管的类型已于上述段落中说明，故于此不再赘述。
在一些实施例中，半导体层SE可包括源极掺杂区SA、漏极掺杂区DA以及位于上述二者之间的通道区CH。半导体层SE的两端可分别通过掺杂形成源极掺杂区SA与漏极掺杂区DA。源极掺杂区SA与漏极掺杂区DA可分别地电性连接源极S和/或漏极D，但不以此为限。
栅绝缘层GI设置于半导体层SE上。栅极G设置于栅绝缘层GI上。栅极G的材料可包括钼(molybdenum，Mo)、钛(titanium,Ti)、钽(tantalum，Ta)、铌(niobium，Nb)、铪(hafnium，Hf)、镍(nickel，Ni)、铬(chromium，Cr)、钴(cobalt，Co),、锆(zirconium，Zr)、钨(tungsten，W)、铝(aluminum，Al)、银(silver，Ag)、金(aurum，Au)或其他合适的金属、或上述材料的合金或组合，但不以此为限。
绝缘层120设置于栅极G上，绝缘层130设置于绝缘层120上，绝缘层120与绝缘层130可被导电通孔V1贯穿，但不以此为限。
源极S与漏极D设置于绝缘层130上。源极S与漏极D可通过上述贯穿绝缘层120与绝缘层130的导电通孔V1以电性连接至半导体层SE的源极掺杂区SA和/或漏极掺杂区DA。源极S与漏极D的材料可与栅极G相似，故于此不再赘述。
在一些实施例中，栅极G可为扫描线SL的一部分。具体来说，栅极G可以是扫描线SL重叠半导体层SE的部分，但不以此为限。多条扫描线SL、SL’例如沿着X轴延伸。如图1或图2所示，扫描线SL邻近扫描线SL’设置。
源极S可为数据线DL的一部分。数据线DL、DL’例如大致地沿着Y轴延伸。在一些实施例中，扫描线SL的延伸方向(即X轴)大致垂直于数据线DL的延伸方向(即Y轴)。数据线DL与扫描线SL可在基板100上交叉设置，但不以此为限。
在一些实施例中，数据线DL大致地沿着Y轴延伸，可包含主体部DLC、第一弯折部DLA及第二弯折部DLB。主体部DLC可平行Y轴设置。第一弯折部DLA与第二弯折部DLB位于主体部DLC之间，可分别连接主体部DLC并沿着第一方向N1与第二方向N2延伸。第二弯折部DLB可连接第一弯折部DLA。第一方向N1与第二方向N2不平行于X轴或Y轴，且第一方向N1与第二方向N2分别与Y轴具有夹角θ1、θ2，且第一方向N1与第二方向N2相交。在一些实施例中，第一方向N1与Y轴之间的夹角θ1的角度与第二方向N2与Y轴之间的夹角θ2的角度可以相同，或者可以不同，但本揭露不以此为限。在本实施例中，夹角θ1与夹角θ2的角度为相同。夹角θ1与夹角θ2为大于零，小于90度。在本实例中，夹角θ1与夹角θ2为10度，但不以此为限。如此一来，数据线DL的至少部分，例如第一弯折部DLA与第二弯折部DLB可构成“>”的形状。
在一些实施例中，漏极D可与源极S或数据线DL通过同一光罩图案化导电材料以形成，但不以此为限。在其他实施例中，漏极D与源极S也可在不同制作工艺的步骤中分层形成。在一些实施例中，漏极D通过贯穿绝缘层120、绝缘层130与绝缘层140的导电通孔V1电性连接至半导体层SE的漏极掺杂区DA，但不以此为限。在本揭露的实施例中，贯穿绝缘层120、绝缘层130与绝缘层140的导电通孔V1即表示绝缘层120、绝缘层130与绝缘层140具有导电通孔V1。于本文后续的段落中，其他的导电通孔的定义亦与上述导电通孔V1的定义相似并以此类推，故于后续段落中不再赘述。
绝缘层140设置于绝缘层130上并覆盖数据线DL与漏极D。导电通孔V1贯穿绝缘层120、绝缘层130与绝缘层140。漏极D通过导电通孔V1电性连接半导体层SE。
显示装置10还可选择性地包括桥接层150。桥接层150设置于绝缘层140上并通过导电通孔V2电性连接至晶体管(例如：第一晶体管TFT1或第二晶体管TFT2)的漏极D。导电通孔V2贯穿绝缘层140。桥接层150可通过导电通孔V2电性连接至漏极D。桥接层150的材料可与栅极G、源极S或漏极D相似，故于此不再赘述。
绝缘层160设置于绝缘层140上并覆盖桥接层150。绝缘层160的部分填入导电通孔V1中，但不以此为限。导电通孔V3贯穿绝缘层160，桥接层150与导电通孔V3重叠。
像素电极设置于绝缘层160上。像素电极例如包括第一像素电极PE1与第二像素电极PE2。第一像素电极PE1与第二像素电极PE2的材料包括透明导电材料，例如为氧化铟锡(indium tin oxide,ITO)，但不以此为限。第一像素电极PE1(或第二像素电极PE2)通过导电通孔V3电性连接至桥接层150。在一些实施例中，第二像素电极PE2电性连接至另一桥接层150及第二晶体管TFT2。在一些实施例中，第一像素电极PE1通过桥接层150电性连接至第一晶体管TFT1。藉此，可以提升像素电极与晶体管之间的电性连接质量。显示装置10的电性质量可被提升。
在另一些实施例中，第一像素电极PE1(或第二像素电极PE2)也可以通过导电通孔V3直接电性连接至晶体管，而不须通过桥接层150，但不以此为限。在上述的设置下，可以简化显示装置10的制作方法或节省成本。
在一些实施例中，第一像素PX1与第二像素PX2可在Y轴上邻近设置。从另一角度来说，多个第一像素PX1可以在X轴上排列成一个横行。多个第二像素PX2可以在X轴上排列成一个横行。两个扫描线SL分别重叠多个第一像素PX1的部分或多个第二像素PX2的部分。邻近的两个横行的多个第一像素PX1的第一像素电极PE1与多个第二像素PX2的第二像素电极PE2位于上述的两个扫描线SL之间。此外，第一像素PX1与第二像素PX2位于邻近的数据线DL与数据线DL’之间。
绝缘层170设置于像素电极上。绝缘层170的部分地可填入导电通孔V3，但不以此为限。
显示装置10还可选择性包括导电层180。导电层180设置于绝缘层170上。导电层180的部分填入导电通孔V3，但不以此为限。导电层180的材料可与栅极G、源极S或漏极D相似，故于此不再赘述。
如图2所示，在基板100的法线方向(即Z轴)上，导电层180设置在扫描线SL、SL’与数据线DL、DL’上。导电层180可以重叠扫描线SL、SL’、数据线DL、DL’、晶体管及像素电极的部分。藉此，导电层180具有遮蔽扫描线SL、数据线DL及晶体管的效果。因此，显示装置10的显示质量可被提升。导电层180具有第二狭缝183。在大致沿着Y轴的方向上，第二狭缝183由第一像素电极PE1横跨至第二像素电极PE2。
共用电极层CE设置于导电层180上。在一些实施例中，共用电极层CE设置于像素电极上，分别具有不同的电位。如此一来，像素电极与共用电极层CE之间可以产生电场，藉以驱动液晶分子(图未示)。根据本揭露的的一些实施例，显示装置10例如是应用边缘场切换(fringe field switching，FFS)技术的液晶显示装置，但不以此为限。共用电极层CE的材料例如是透明氧化物电极(Transparent Conducting Oxide，TCO)，如氧化铟锡(Indiumtin oxide，ITO)电极或氧化铟锌(Indium Doped Zinc Oxide，IZO)电极，但不以此为限。
请参考图1及图2，第一像素PX1与第二像素PX2邻近地设置。详细来说，第一像素电极PE1与第二像素电极PE2分别具有相对两端。第一像素电极PE1的其中一端PE1’电性连接至第一晶体管TFT1，其中另一端PE1”邻近第二像素电极PE2。第二像素电极PE2的其中一端PE2’电性连接至第二晶体管TFT2，其中另一端PE2”邻近第一像素电极PE1。在本揭露的一实施例中，一端可定义为从所述元件的宽度开始变化之处起算。如此一来，在高解析度的显示需求下，显示装置10可维持开口率。因此，显示装置10具有良好的显示质量。
在一些实施例中，共用电极层CE的第一狭缝193可重叠邻近的第一像素PX1的部分与第二像素PX2的部分。在本揭露的实施例中，除非特别说明，否则重叠定义可以是两个元件完全重叠、一元件的部分重叠另一元件的部分或一元件的部分被另一个元件完全重叠。
第一狭缝193的延伸方向大致平行于Y轴。值得注意的是，在本实施例中，第一狭缝193具有第一部191及连接于第一部191的第二部192，第一部191的延伸方向不同于第二部192的延伸方向。举例来说，第一部191的边缘191S可以平行数据线DL的第一弯折部DLA而沿着第一方向N1延伸。第二部192的边缘192S可以平行数据线DL的第二弯折部DLB而沿着第二方向N2延伸。第一部191的延伸方向可与第二部192的延伸方向分别与Y轴具有夹角θ1、θ2，且延伸方向彼此相交，如此一来，第一部191与第二部192可以构成“>”的形状。夹角θ1与夹角θ2为大于零，小于90度。在本实例中，夹角θ1与夹角θ2为10度，但不以此为限。在基板100的法线方向上，第一部191重叠第一像素电极PE1的部分，且第二部192重叠第二像素电极PE2的部分。值得注意的是，第一狭缝193是由第一像素PX1的第一像素电极PE1横跨至第二像素PX2的第二像素电极PE2。
由于第一狭缝193重叠第一像素电极PE1的部分及第二像素电极PE2的部分，因此第一像素电极PE1与第二像素电极PE2之间的区域受到共用电极层CE与像素电极所产生的电场的影响可以减少。换句话说，在上述的设置下，可增加第一狭缝193与第一像素电极PE1或第二像素电极PE2所产生的横向水平电场(即X轴方向)，或减少第一狭缝193与第一像素电极PE1或第二像素电极PE2产生的垂直水平电场(即Y轴方向)。因此，可以提升像素的液晶效率，进而增加像素的亮纹面积。显示装置10可具有良好的显示质量。
此外，在基板100的法线方向(即Z轴)上，第一狭缝193具有连接第一部191与第二部192的转折部194，转折部194位于第一像素电极PE1与第二像素电极PE2之间。在本实施例中，转折部194可定义为在第一方向N1上延伸的第一部191与在第二方向N2上延伸的第二部192相交处的一点。在另一些实施例中，转折部194可定义为从在第一方向N1上延伸的第一部191的边缘开始朝第二方向N2变化起算，至在第二方向N2上延伸的第二部192开始之间的一个区域。在本实施例中，第一狭缝193具有相对的两端1911、1921。第一晶体管TFT1重叠第一狭缝193的一端1911。第二晶体管TFT2重叠第一狭缝193的另一端1921。在一些实施例中，第一狭缝193的两端1911、1921可包括弧形的边缘，但不以此为限。
数据线DL或数据线DL’的主体部DLC可沿着Y轴方向延伸，但在靠近第一狭缝193之处设置有沿着第一方向N1延伸的第一弯折部DLA以及沿着第二方向N2延伸的第二弯折部DLB。第一方向N1与第二方向N2不平行于X轴或Y轴，且第一方向N1与第二方向N2分别与Y轴具有夹角θ1、θ2，且第一方向N1与第二方向N2相交。第一部191的边缘191S邻近第一弯折部DLA，且边缘191S平行于第一弯折部DLA。第二部192的边缘192S邻近第二弯折部DLB，且边缘192S平行于第二弯折部DLB。在其他实施例中，第一狭缝193可包括矩形、四角形或其他合适的形状，但不以此为限。
请同时参考图1及图2，在基板100的法线方线(及Z轴)上，第二狭缝183重叠第一狭缝193。第二狭缝183具有相对的两端1811、1821。第一晶体管TFT1重叠第二狭缝183的一端1811。第二晶体管TFT2重叠第二狭缝183的相对一端1811的另一端1821。也就是说，第二狭缝183的一端1811相邻第一狭缝193的一端1911设置。第二狭缝183的一端1821相邻第一狭缝193的一端1921设置。在一些实施例中，第二狭缝183的两端1811、1821可包括弧形的边缘，但不以此为限。
更详细来说，第二狭缝183的延伸方向大致平行于Y轴。第二狭缝183具有第一部181及第二部182。第一部181连接于第二部182，第二狭缝183具有连接第一部181与第二部182的转折部184，转折部184位于第一像素电极PE1与第二像素电极PE2之间。第一部181的延伸方向不同于第二部182的延伸方向。第一部181的延伸方向可与第二部182的延伸方向分别与Y轴形成夹角θ1、θ2，且延伸方向彼此相交，如此一来，第一部181与第二部182可以构成“>”的形状。夹角θ1与夹角θ2为大于零，小于90度。在本实例中，夹角θ1与夹角θ2为10度，但不以此为限。第一部181的边缘181S邻近第一弯折部DLA，且边缘181S平行于第一弯折部DLA。第二部182的边缘182S邻近第二弯折部DLB，且边缘182S平行于第二弯折部DLB。在其他实施例中，第二狭缝183可包括矩形、四角形或其他合适的形状，但不以此为限。
在一些实施例中，第二狭缝183的边缘例如可大致上平行于第一狭缝193的边缘，但不以此为限。举例来说，第二狭缝183的第一部181可平行第一狭缝193的第一部191，但不以此为限。在基板100的法线方向(及Z轴)上，第一狭缝193的边缘位于第二狭缝183的边缘之内，但不以此为限。如此一来，显示装置10的开口率可以维持在合适的范围，使显示装置10具有良好的显示质量。
图4为本揭露一实施例的晶体管的俯视示意图。图4所示出的晶体管例如是本揭露中的一个实施例的薄膜晶体管TFT。薄膜晶体管TFT与扫描线SL或数据线DL电性连接。举例来说薄膜晶体管TFT的半导体层SE可以重叠扫描线SL的部分。扫描线SL重叠半导体层SE的部分例如为栅极G。半导体层SE可通过导电通孔V4与数据线DL或源极S(例：源极S可为数据线DL的一部分)电性连接。在本实施例中，半导体层SE可直接通过导电通孔V1与漏极D电性连接。漏极D可通过导电通孔V3’与像素电极PE电性连接。在另一些实施例中，半导体层SE的漏极D也可以先选择性地连接至桥接层150(如图1及图3所示)，再通过桥接层150连接至像素电极PE。
须注意的是，图4仅示出本揭露一实施例的晶体管的可能样态，并不旨在用于限定晶体管的形状或连接关系。在其他实施例中，晶体管可能具有不同的外型，仍属于本揭露所欲保护的范围中。
图5为本揭露一实施例的显示装置的像素阵列的俯视示意图。图5省略示出了若干元件。图6为图5的像素阵列的区域R的俯视示意图。图6省略示出了若干元件。
请先参考图5，图5所示的显示装置包括像素阵列。像素阵列包括多个第一像素PX1沿着X轴排成横行以及多个第二像素PX2沿着X轴排成横行。第一像素PX1与第二像素PX2在Y轴上邻近设置。第一像素电极PE1的一端与第二像素电极PE2的一端分别通过不同的导电通孔V3电性连接到不同的晶体管。从另一角度来说，第一像素电极PE1的一端(远离导电通孔V3)，与第二像素电极PE2的一端(远离导电通孔V3)邻近地设置。另外，在本实施例中，不同横列的像素所电性连接的晶体管可共用半导体层，也就是说，像素电极的一端(靠近导电通孔V3)与另一像素电极的一端(靠近导电通孔V3)可以邻近地设置。如此一来，在高解析度的显示需求下，显示装置10可维持开口率。因此，显示装置10具有良好的显示质量。
在一些实施例中，显示装置10还包括间隙物SP。间隙物SP可重叠像素电极连接导电通孔V3的位置，但不以此为限。间隙物SP的材料包括绝缘材料，但不以此为限。
图6所示的区域R例如包括三对在Y轴上成对设置的第一像素电极PE1与第二像素电极PE2。第一狭缝193与第二狭缝183分别由第一像素电极PE1横跨至第二像素电极PE2。第二狭缝183重叠第一狭缝193。更具体来说，第一狭缝193的边缘可位于第二狭缝183的边缘之内。第一狭缝193的一端1911靠近第二狭缝183的一端1811设置。第一狭缝193的另一端1921靠近第二狭缝183的另一端1821设置。导电通孔V3分别位于第一狭缝193的相对两端外(例：一端1911与另一端1921)。
第一像素电极PE1的一端PE1’通过导电通孔V3电性连接至薄膜晶体管。第二像素电极PE2的一端PE2’通过导电通孔V3电性连接至薄膜晶体管(未示出)。第一像素电极PE1的另一端PE1”邻近第二像素电极PE2的另一端PE2”设置。第一狭缝193的一端1911靠近第一像素电极PE1的一端PE1’设置，且第一狭缝193的另一端1921靠近第二像素电极PE2的一端PE2’设置。第一部191与第二部192之间的转折部194与第一部181与第二部182之间的转折部184设置于第一像素电极PE1的另一端PE1”与邻近第二像素电极PE2的另一端PE2”之间。在本实施例中，转折部194可定义为从在第一方向N1上延伸的第一部191的边缘开始朝第二方向N2变化起算，至在第二方向N2上延伸的第二部192开始之间的一个区域。此外，转折部184的定义可与上述转折部194的定义相同，但不以此为限。
在一些实施例中，第一狭缝193的一端1911与另一端1921为在图6中以虚框表示。在本实施例中，所述一端1911与所述另一端1921可定义为宽度开始变化之处起算，并具有弧形的边缘。第一狭缝193具有连接第一部191与第二部192的转折部194。此外，第一像素电极PE1的一端PE1’、第二像素电极PE2的一端PE2’以及第二狭缝183的两端1811、1821的定义可与上述一端1911与另一端1921的定义相同，为宽度开始变化之处起算，并具有弧形的边缘，但不以此为限。
在一些实施例中，第二狭缝183的第一部181的边缘181S平行于第一狭缝193的第一部191的边缘191S，且在第一方向N1上延伸。第二狭缝183的第二部182的边缘182S平行于第一狭缝193的第二部192的边缘192S，且在第二方向N2上延伸。也就是说，第一狭缝193与第二狭缝183可以是平行设置的两个狭缝，但不以此为限。
在上述的设置下，显示装置10的开口率可以维持在合适的范围，使显示装置10具有良好的显示质量。
图7为本揭露一实施例的显示装置的液晶效率的柱状图。
在一些实施例中，液晶效率的测量方法简单地说明如下。
首先，在显示装置10的上下两侧分别设置上偏光片及下偏光片。上偏光片的光轴与下偏光片的光轴为垂直。
接着，对显示装置10通电以驱动液晶分子。
然后，提供背光模组并测量穿透显示装置10的透光率。所测量到的透光率为第一透光率W。
接着，将上偏光片移除后，重新设置上偏光片。此时，上偏光片的光轴与下偏光片的光轴为平行。
然后，提供背光模组并测量穿透显示装置10的透光率。所测量到的透光率为第二透光率C。于测量第二透光率C时，显示装置10不通电。也就是说，第二透光率C做为参考值(reference)。
接着，以公式1进行计算，以取得液晶效率。
Figure BDA0002941714220000151
W为第一透光率，C为第二透光率，LCeff为液晶效率。其中，第二透光率C例如为定值，取决于显示装置10的制作工艺及材料。
由公式1可知，第一透光率W越大，代表液晶效率越高。显示装置10的显示质量越好。
在本揭露中，以比较例1的像素结构PX’的液晶效率做为参考值(也就是说，将比较例1的液晶效率设为100％)，实施例1的像素结构PX的液晶效率在计算机的模拟下的数值高于比较例1的液晶效率，例如约为120％。在实际产品测量下，实施例1的像素结构PX的液晶效率所取得的数值高于比较例1的液晶效率。藉此，可以增加像素的亮纹面积。显示装置10可具有良好的显示质量。在本揭露中，像素结构PX的液晶效率可提升约20％。在其他实施例中，实施例的液晶效率高于参考值即可具有此效果。
综上所述，在本揭露一实施例的显示装置中，由于第一狭缝自第一像素电极横跨至第二像素电极，因此可增加第一狭缝与第一像素电极或第二像素电极所产生的横向水平电场，或减少第一狭缝与第一像素电极或第二像素电极产生的垂直水平电场。因此，可以提升像素的液晶效率，进而增加像素的亮纹面积。显示装置可具有良好的显示质量。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种显示装置，其特征在于，包括：
基板；
第一晶体管及第二晶体管设置于所述基板上；
第一像素电极电性连接至所述第一晶体管；
第二像素电极电性连接至所述第二晶体管，所述第二像素电极邻近所述第一像素电极设置；以及
共用电极层具有第一狭缝，
其中所述第一狭缝由所述第一像素电极横跨至所述第二像素电极。
2.根据权利要求1所述的显示装置，其特征在于，所述第一狭缝具有第一部及连接所述第一部的第二部，所述第一部的延伸方向不同于所述第二部的延伸方向。
3.根据权利要求2所述的显示装置，其特征在于，在所述基板的法线方向上，所述第一部重叠所述第一像素电极的部分，且所述第二部重叠所述第二像素电极的部分。
4.根据权利要求2所述的显示装置，其特征在于，在所述基板的法线方向上，第一狭缝193具有连接所述第一部与所述第二部的转折部，所述转折部194位于所述第一像素电极与所述第二像素电极之间。
5.根据权利要求1所述的显示装置，其特征在于，所述第一晶体管重叠所述第一狭缝的一端，且所述第二晶体管重叠所述第一狭缝的另一端。
6.根据权利要求1所述的显示装置，其特征在于，所述共用电极层设置于所述第一像素电极上。
7.根据权利要求1所述的显示装置，其特征在于，还包括导电层，所述导电层具有第二狭缝，所述第二狭缝由所述第一像素电极横跨至所述第二像素电极。
8.根据权利要求7所述的显示装置，其特征在于，在所述基板的法线方向上，所述第二狭缝重叠所述第一狭缝。
9.根据权利要求7所述的显示装置，其特征在于，还包括扫描线与数据线设置于所述基板上，其中所述导电层设置在所述扫描线与所述数据线上。
10.根据权利要求1所述的显示装置，其特征在于，还包括桥接层，所述第一像素电极通过所述桥接层电性连接至所述第一晶体管。
CN202110179323.1A 2021-02-09 2021-02-09 显示装置 Pending CN114911100A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110179323.1A CN114911100A (zh) 2021-02-09 2021-02-09 显示装置
US17/573,639 US11656508B2 (en) 2021-02-09 2022-01-12 Display device
US18/297,021 US12072587B2 (en) 2021-02-09 2023-04-07 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110179323.1A CN114911100A (zh) 2021-02-09 2021-02-09 显示装置

Publications (1)

Publication Number Publication Date
CN114911100A true CN114911100A (zh) 2022-08-16

Family

ID=82703773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110179323.1A Pending CN114911100A (zh) 2021-02-09 2021-02-09 显示装置

Country Status (2)

Country Link
US (2) US11656508B2 (zh)
CN (1) CN114911100A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160327845A1 (en) * 2015-05-08 2016-11-10 Samsung Display Co., Ltd. Display device
CN106405968A (zh) * 2016-10-04 2017-02-15 友达光电股份有限公司 像素结构
CN107390438A (zh) * 2016-04-28 2017-11-24 群创光电股份有限公司 晶体管基板及使用此晶体管基板所制得的显示装置
US20190227394A1 (en) * 2018-01-24 2019-07-25 Mitsubishi Electric Corporation Liquid crystal display apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994721A (en) * 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
WO2014181494A1 (ja) * 2013-05-09 2014-11-13 パナソニック液晶ディスプレイ株式会社 液晶表示装置及びその製造方法
US11329195B2 (en) * 2013-08-27 2022-05-10 Epistar Corporation Semiconductor light-emitting device
JP6986852B2 (ja) 2017-04-28 2021-12-22 株式会社ジャパンディスプレイ 液晶表示装置
JP7179654B2 (ja) * 2019-03-07 2022-11-29 株式会社ジャパンディスプレイ 表示装置
JP2021051210A (ja) * 2019-09-25 2021-04-01 凸版印刷株式会社 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160327845A1 (en) * 2015-05-08 2016-11-10 Samsung Display Co., Ltd. Display device
CN107390438A (zh) * 2016-04-28 2017-11-24 群创光电股份有限公司 晶体管基板及使用此晶体管基板所制得的显示装置
CN106405968A (zh) * 2016-10-04 2017-02-15 友达光电股份有限公司 像素结构
US20190227394A1 (en) * 2018-01-24 2019-07-25 Mitsubishi Electric Corporation Liquid crystal display apparatus

Also Published As

Publication number Publication date
US11656508B2 (en) 2023-05-23
US20230251531A1 (en) 2023-08-10
US20220252948A1 (en) 2022-08-11
US12072587B2 (en) 2024-08-27

Similar Documents

Publication Publication Date Title
US10734460B2 (en) Display device having conductive line
US9529236B2 (en) Pixel structure and display panel
KR20180061860A (ko) 박막 트랜지스터 및 이를 이용한 표시패널
US20120139043A1 (en) Thin film transistor
US9989826B2 (en) Liquid-crystal display device and method of fabricating the same
US10868047B2 (en) Array substrate, display panel and display device
CN111610677A (zh) 阵列基板和显示装置
US20210005704A1 (en) Display device
TW202247383A (zh) 線路基板與拼接電子裝置
CN115148744A (zh) 显示装置
KR20170124428A (ko) 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
US20100237348A1 (en) Thin Film Transistor Array Substrate
US9946116B2 (en) Liquid crystal display device having reduced color shift
EP3869264A1 (en) Display device
US20180190671A1 (en) Thin film transistor array substrate and display device
KR102068770B1 (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
US12072587B2 (en) Display device
US8456582B2 (en) Active device, pixel structure and display panel
CN112437985B (zh) 阵列基板、显示器装置和制造阵列基板的方法
US9798201B2 (en) Liquid crystal display device and method of manufacturing the same
US11488985B2 (en) Semiconductor device
US11815772B2 (en) Display device including first and second switching elements
US20240280868A1 (en) Electronic device
US20240194695A1 (en) Electronic device
US20240030153A1 (en) Display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination