CN114902323A - 显示装置及电子设备 - Google Patents

显示装置及电子设备 Download PDF

Info

Publication number
CN114902323A
CN114902323A CN202080069181.7A CN202080069181A CN114902323A CN 114902323 A CN114902323 A CN 114902323A CN 202080069181 A CN202080069181 A CN 202080069181A CN 114902323 A CN114902323 A CN 114902323A
Authority
CN
China
Prior art keywords
transistor
insulator
conductor
layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080069181.7A
Other languages
English (en)
Inventor
中川贵史
小林英智
宍户英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114902323A publication Critical patent/CN114902323A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/751—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种高亮度的显示装置。像素包括发光器件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器及第二电容器。发光器件的一个电极与第一晶体管的源极和漏极中的一个电连接。第一晶体管的栅极与第一电容器的一个电极及第二晶体管的源极和漏极中的一个电连接。第一晶体管的源极和漏极中的另一个与第二电容器的一个电极电连接。第二电容器的一个电极与具有供应第一电位的功能的第一布线电连接。第二电容器的另一个电极与第一电容器的另一个电极、第三晶体管的源极和漏极中的一个及第四晶体管的源极和漏极中的一个电连接。

Description

显示装置及电子设备
技术领域
本发明的一个方式涉及一种显示装置。
注意，本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法或这些装置的制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。
背景技术
作为可用于晶体管的半导体材料，使用金属氧化物的氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且铟的含量比高于镓的含量比，使得场效应迁移率(有时简称为迁移率、μFE或μ)得到提高的半导体装置。
由于能够用于半导体层的金属氧化物可以利用溅射法等形成，所以可以用于构成大型显示装置的晶体管。此外，因为可以将使用多晶硅或非晶硅的晶体管的生产设备的一部分改良而利用，所以还可以抑制设备投资。另外，与使用非晶硅的晶体管相比，使用金属氧化物的晶体管具有高场效应迁移率，所以可以实现设置有驱动器电路的高功能的显示装置。
此外，作为用于增强现实(AR：Augmented Reality)或虚拟现实(VR：VirtualReality)的显示装置，可穿戴型显示装置及固定式显示装置逐渐普及。作为可穿戴型显示装置，例如，有头戴显示器(HMD：Head Mounted Display)或眼镜型的显示装置等。作为固定式显示装置，例如，有平视显示器(HUD：Head-Up Display)等。
在具有数码相机等的摄像装置的电子设备中，使用取景器以在拍摄前确认所要拍摄的图像。另外，作为取景器使用电子取景器。在电子取景器中设置显示部，作为图像可以在该显示部显示由摄像器件获得的图像。例如，在专利文献2中公开了能够从图像中心部到图像周边部获得良好的可见性状态的电子取景器。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-7399号公报
[专利文献2]日本专利申请公开第2012-42569号公报
发明内容
发明所要解决的技术问题
在使用如HMD等显示部与使用者的距离近的显示装置时，使用者更容易看到像素而可能感到较强的颗粒感，有时会减弱AR或VR的沉浸感或临场感。因此，作为HMD，需求具备精细的像素的，就是高清晰的显示装置，以免使用者看到像素。例如，显示装置的像素密度优选为1000ppi以上，更优选为5000ppi以上，进一步优选为7000ppi以上。此外，在用于AR的情况下，因为将虚拟空间的图像叠加于真实空间而显示，尤其是使用环境很明亮时需要高亮度的显示装置。
鉴于上述问题，本发明的一个方式的目的之一是提供一种清晰度高的显示装置。此外，本发明的一个方式的目的之一是提供一种亮度高的显示装置。此外，本发明的一个方式的目的之一是提供一种功耗低的显示装置。此外，本发明的一个方式的目的之一是提供一种边框窄的显示装置。此外，本发明的一个方式的目的之一是提供一种小型显示装置。此外，本发明的一个方式的目的之一是提供一种新颖的显示装置。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。此外，上述以外的目的是可以从说明书、附图、权利要求书等的记载衍生出来的。
解决技术问题的手段
本发明的一个方式是一种包括具有多个像素的像素部、第一布线、第二布线、第三布线及第四布线的显示装置。像素包括发光器件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器及第二电容器。发光器件的一个电极与第一晶体管的源极和漏极中的一个电连接。第一晶体管的栅极与第一电容器的一个电极及第二晶体管的源极和漏极中的一个电连接。第一晶体管的源极和漏极中的另一个与第二电容器的一个电极电连接。第二电容器的一个电极与具有供应第一电位的功能的第一布线电连接。第二电容器的另一个电极与第一电容器的另一个电极、第三晶体管的源极和漏极中的一个及第四晶体管的源极和漏极中的一个电连接。第二晶体管的栅极及第四晶体管的栅极分别与第二布线电连接。第三晶体管的栅极与第三布线电连接。第二晶体管的源极和漏极中的另一个及第三晶体管的源极和漏极中的另一个分别与第四布线电连接。
在上述显示装置中，优选的是，第一晶体管包括背栅极，并且背栅极与第一晶体管的源极和漏极中的一个电连接。
在上述显示装置中，优选的是，第一晶体管包括背栅极，并且背栅极与第一晶体管的栅极电连接。
在上述显示装置中，优选的是，还包括第五晶体管，并且第五晶体管的源极和漏极中的一个与发光器件的一个电极电连接。
在上述显示装置中，优选的是，发光器件的另一个电极与具有供应第二电位的功能的第五布线电连接，并且第二电位低于第一电位。
在上述显示装置中，发光器件优选为有机发光二极管。
在上述显示装置中，优选的是，还包括第一驱动电路部，并且第一驱动电路部包括与像素部重叠的区域。第一驱动电路部优选与第四布线电连接。
在上述显示装置中，优选还包括第一层及第一层上的第二层。第一层优选包括第一驱动电路部及第二驱动电路部。第二层优选包括像素部。第二驱动电路部优选与第二布线及第三布线电连接。
在上述显示装置中，第一晶体管、第二晶体管、第三晶体管及第四晶体管优选各自在沟道形成区域中包含金属氧化物。金属氧化物优选包含铟、锌及元素M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕和铪中的一个以上)。
本发明的一个方式是一种包括上述显示装置及相机的电子设备。
发明效果
根据本发明的一个方式，可以提供一种清晰度高的显示装置。此外，根据本发明的一个方式，可以提供一种亮度高的显示装置。此外，根据本发明的一个方式，可以提供一种功耗低的显示装置。此外，根据本发明的一个方式，可以提供一种边框窄的显示装置。此外，根据本发明的一个方式，可以提供一种小型显示装置。此外，根据本发明的一个方式，可以提供一种新颖的显示装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。此外，可以从说明书、附图、权利要求书等的记载衍生出上述以外的效果。
附图简要说明
图1是示出像素的结构例子的电路图。
图2是说明像素电路的工作的时序图。
图3A及图3B是示出像素的结构例子的电路图。
图4是示出像素的结构例子的电路图。
图5是示出像素的结构例子的电路图。
图6是示出像素的结构例子的电路图。
图7是说明像素电路的工作的时序图。
图8A及图8B是示出像素的布局实例的图。
图9是示出像素的布局实例的图。
图10是示出像素的结构例子的示意图。
图11A及图11B是示出像素的结构例子的示意图。
图12是示出显示装置的结构例子的方框图。
图13A是示出显示装置的结构例子的示意图。图13B是示出显示装置的结构例子的方框图。
图14A是示出显示装置的结构例子的示意图。图14B是示出显示装置的结构例子的方框图。
图15是示出显示装置的结构例子的截面图。
图16是示出显示装置的结构例子的截面图。
图17是示出显示装置的结构例子的截面图。
图18是示出显示装置的结构例子的截面图。
图19是示出显示装置的结构例子的截面图。
图20A、图20B、图20C、图20D及图20E是示出发光元件的结构例子的图。
图21A是示出晶体管的结构例子的俯视图。图21B及图21C是示出晶体管的结构例子的截面图。
图22A是示出晶体管的结构例子的俯视图。图22B及图22C是示出晶体管的结构例子的截面图。
图23A是示出晶体管的结构例子的俯视图。图23B及图23C是示出晶体管的结构例子的截面图。
图24A是说明IGZO的结晶结构的分类的图。图24B是说明CAAC-IGZO膜的XRD谱的图。图24C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图25A、图25B、图25C、图25D及图25E是示出电子设备的例子的立体图。
图26A、图26B、图26C、图26D、图26E、图26F及图26G是示出电子设备的例子的立体图。
图27是说明模拟结果的图。
图28是说明模拟结果的图。
实施发明的方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
在本说明书所说明的附图中，为便于清楚地说明，有时夸大表示各结构的大小、层的厚度或区域。
本说明书等所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
在本说明书等中，在晶体管的极性或电路工作中的电流方向变化等的情况等下，晶体管所包括的源极及漏极的功能有时相互调换。因此，源极和漏极可以相互调换。
在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。
在本说明书等中，“电阻器”的电阻值有时取决于布线的长度。或者，电阻器有时也通过触点与具有与布线所使用的导电体不同的低效率的导电体连接而形成等。或者，电阻值有时通过对半导体掺杂杂质而被决定。
在本说明书等中，“电连接”包括直接连接的情况及通过“具有某种电作用的元件”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。因此，即便记载为“电连接”，在实际电路中有时存在没有物理连接的部分而只是布线延伸的情况。此外，即便记载为“直接连接”，也包括通过触点以不同导电体形成布线的情况。此外，作为布线，不同导电体有时包含一个以上的同一元素或者有时包含不同元素。
在本说明书等中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth(p沟道型晶体管中Vgs高于Vth)的状态。
在附图中，为便于清楚地说明有时对大小、层的厚度和/或区域进行夸张的描述。因此，本发明并不局限于附图中的尺寸。此外，附图是示意性地表示的，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等被非意图性地被减薄，但是为了便于理解有时没有反映到附图。此外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能及材料等的部分，而省略其重复说明。此外，当表示具有相同功能及材料等的部分时有时使用相同的阴影线，而不特别附加附图标记。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS晶体管称为包含氧化物或氧化物半导体的晶体管。
(实施方式1)
在本实施方式中，说明本发明的一个方式的显示装置。
本发明的一个方式是包括像素的显示装置。该像素具有生成比对应源极驱动器供应的图像数据的电压高的电压的功能。在各像素中设置有存储节点，在该存储节点可以保持第一数据。在各像素还被供应第二数据，通过电容耦合将第一数据附加到第二数据。于是，可以将第一数据附加到第二数据的数据被供应到发光器件。或者，也可以在该存储节点中写入第二数据之后通过电容耦合附加第一数据。
作为第一数据及第二数据可以使用同样的图像数据。在此情况下，显示装置所包括的像素生成比对应源极驱动器供应的图像数据的电压高的电压，而可以给控制流过发光器件的电流量的驱动晶体管供应该电压。因此，可以使流在发光器件的电流变大，可以实现高亮度的显示装置。
例如，可以将本发明的一个方式的显示装置用作需要高亮度的AR用的显示装置。此外，可以减小源极驱动器的输出电压，而实现功耗低的显示装置。此外，可以不需要高电压输出驱动器，而使用通用驱动器IC等。此外，也可以使即使使用高电压输出驱动器也难以工作的发光器件工作。
注意，在本说明书等中，有时将生成比被供应的电压高的电压记作升压。
本发明的一个方式的显示装置例如可以作为第一数据使用图像数据，作为第二数据使用校正用数据。在此情况下，显示装置可以显示被校正的图像。通过该校正，可以进行图像的上转换。或者，可以校正在显示区域中的一部分或整体的图像，而进行HDR(HighDynamic Range：高动态范围)显示。
本发明的一个方式的显示装置例如通过作为第一数据及第二数据使用不同的图像数据，可以将任意的图像叠加而显示。
本发明的一个方式的显示装置包括具有多个像素的像素部与源极驱动器重叠的区域。通过包括像素部与源极驱动器重叠的区域，可以缩小没设置像素的区域的边框的面积。因此，可以实现窄边框的显示装置。此外，通过缩小显示装置的边框，可以实现小型显示装置。
注意，在本说明书等中，像素是指例如能够控制亮度的一个单元。因此，作为一个例子，一个像素是指一个颜色单元，而用该一个颜色单元表现亮度。因此，由R(红)、G(绿)、B(蓝)的颜色单元成为的彩色显示装置中，R的像素、G的像素及B的像素的三个像素构成图像的最小单位。在此情况下，RGB的每个像素称为子像素(副像素)，并有时将RGB的子像素总称为像素。
<像素的结构例子1>
图1示出可以用于本发明的一个方式的显示装置的像素10的结构例子。像素10包括发光器件114、晶体管101、晶体管102、晶体管103、晶体管104、电容器111及电容器112。
发光器件114的一个电极与晶体管101的源极和漏极中的一个电连接。晶体管101的栅极与电容器111的一个电极电连接。晶体管101的栅极与晶体管102的源极和漏极中的一个电连接。晶体管101的源极和漏极中的另一个与电容器112的一个电极电连接。电容器112的另一个电极与电容器111的另一个电极电连接。电容器112的另一个电极与晶体管103的源极和漏极中的一个电连接。电容器112的另一个电极与晶体管104的源极和漏极中的一个电连接。
在图1所示的像素10中，将电容器111与电容器112串联连接，通过这些电容器，用作驱动晶体管的晶体管101的栅极与源极和漏极中的另一个电连接。
作为发光器件114可以举出发光二极管(LED：Light Emitting Diode)、有机发光二极管(OLED：Organic Light Emitting Diode)、将量子点用于发光层的发光二极管(QLED：Quantum-dot Light Emitting Diode)、半导体激光器等自发光性的发光器件。此外，也可以使用快门方式或光干涉方式的MEMS(Micro Electro Mechanical Systems：微电子机械系统)元件、采用微囊方式、电泳方式、电润湿方式或电子粉流体(注册商标)方式等的元件等。
在此，将与晶体管101的栅极、晶体管102的源极和漏极中的一个及电容器111的一个电极连接的布线作为节点ND1。根据节点ND1的电位，控制流过发光器件114的电流，可以控制发光器件114的发光亮度。将与晶体管103的源极和漏极中的一个、晶体管104的源极和漏极中的一个、电容器111的另一个电极及电容器112的另一个电极连接的布线作为节点ND2。
晶体管101被用作控制流过发光器件114的电流量的驱动晶体管。晶体管102及晶体管103被用作选择像素的选择晶体管。晶体管104被用作将驱动像素10的特定电位(参考电位)“Vref”写入到像素的开关。
晶体管102的栅极与布线121电连接。晶体管104的栅极与布线121电连接。晶体管103的栅极与布线122电连接。晶体管102的源极和漏极中的另一个与布线131电连接。晶体管103的源极和漏极中的另一个与布线131电连接。
电容器112的一个电极与布线128电连接。布线128优选具有供应特定电位的功能。通过电容器112的一个电极与布线128电连接，可以将电容器112的一个电极的电位固定为布线128供应的特定电位，而可以稳定地进行升压工作。此外，发光器件114的另一个电极与布线129电连接。布线128及布线129可以各自被用作被供应电源电位的布线(电源线)。例如，布线128可以被用作供应与布线129供应的电位相比更高的电位的高电位电源线。此外，布线129可以被用作供应与布线128供应的电位相比更低的电位的低电位电源线。
布线121及布线122被用作用来控制晶体管102、晶体管103及晶体管104的工作的扫描线。供应到扫描线的扫描信号是用来控制用作像素10内的开关的选择晶体管(晶体管102、晶体管103及晶体管104)的导通状态或非导通状态(开启或闭关)的信号。布线131被用作供应第一数据及第二数据的数据线。布线127具有供应驱动像素10的特定电位(参考电位)“Vref”的功能。
节点ND1是存储节点，通过使晶体管102处于导通状态，可以将布线131被供应的第一数据写入到节点ND1。通过使晶体管102处于非导通状态，可以保持被写入到节点ND1的第一数据。
节点ND2是存储节点，通过使晶体管103处于导通状态，可以将布线131被供应的第二数据写入到节点ND2。通过使晶体管104处于导通状态，可以将布线127被供应的第二数据写入到节点ND2。此外，使晶体管103及晶体管104处于非导通状态，可以保持被写入到节点ND2的第二数据。
优选的是，将关态电流极低的晶体管用作晶体管101、晶体管102、晶体管103及晶体管104的任一个以上。尤其是，通过将关态电流极低的晶体管用作晶体管102、晶体管103及晶体管104，可以在长时间保持节点ND1及节点ND2的电位。该晶体管例如可以适当地使用将金属氧化物用作沟道形成区域的晶体管(以下，OS晶体管)。
另外，更优选将OS晶体管用作晶体管101、晶体管102、晶体管103及晶体管104的全部。此外，也可以将OS晶体管用作除了晶体管101、晶体管102、晶体管103及晶体管104以外的晶体管(未图示)。此外，在泄漏电流量为可允许范围内进行工作的情况下，也可以使用沟道形成区域中包含硅的晶体管(以下，Si晶体管)。此外，也可以组合使用OS晶体管及Si晶体管。注意，作为上述Si晶体管，可以举出含有非晶硅的晶体管、含有结晶硅(微晶硅、低温多晶硅、单晶硅)的晶体管等。注意，图1所示的晶体管都是n沟道型晶体管，也可以使用p沟道型晶体管。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.2eV以上，更优选为2.5eV以上的金属氧化物。典型地有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)或CAC-OS(Cloud-Aligned Composite Oxide Semiconductor)等。CAAC-OS具有稳定结晶结构，适用于重视可靠性的晶体管等。此外，CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。
由于OS晶体管的半导体层具有大能隙，所以呈现极低的关态电流特性，即每沟道宽度1μm的关态电流值仅为几yA/μm(y为10-24)。与Si晶体管不同，OS晶体管不会发生碰撞电离、雪崩击穿、短沟道效应等，因此能够形成高可靠性的电路。此外，Si晶体管中产生的起因于结晶性不均匀的电特性不均匀不容易产生在OS晶体管中。
作为OS晶体管中的半导体层，例如可以采用包含铟、锌及元素M(M为铝、钛、镓、锗、钇、锆、镧、铈、锡、钕和铪中的一种以上)的以“In-M-Zn类氧化物”表示的膜。
当构成半导体层的氧化物半导体为In-M-Zn类氧化物时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In：M：Zn＝1：1：1、In：M：Zn＝1：1：1.2、In：M：Zn＝3：1：2、In：M：Zn＝4：2：3、In：M：Zn＝4：2：4.1、In：M：Zn＝5：1：3、In：M：Zn＝5：1：6、In：M：Zn＝5：1：7、In：M：Zn＝5：1：8、In：M：Zn＝10：1：3、In：M：Zn＝10：1：6、In：M：Zn＝10：1：8等。注意，所形成的半导体层的原子数比分别有可能在上述溅射靶材中的金属元素的原子数比的±40％的范围内变动。
作为半导体层，可以使用载流子浓度低的氧化物半导体。例如，作为半导体层可以使用载流子浓度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。该氧化物半导体的缺陷能级密度低，因此可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子浓度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧空位增加，会使该半导体层n型化。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
有时当碱金属及碱土金属与氧化物半导体所包含的成分键合时生成载流子，而使晶体管的关态电流增大。因此，将半导体层中的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当构成半导体层的氧化物半导体包含氮时，该氧化物半导体中生成作为载流子的电子，载流子浓度增加而容易n型化。其结果是，具有含有氮的氧化物半导体的晶体管容易变为常开启特性。因此，半导体层的氮浓度(通过二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
当构成半导体层的氧化物半导体包含氢时，氢与键合于该氧化物半导体所包含的金属原子的氧起反应生成水，因此有时在氧化物半导体中形成氧空位。在氧化物半导体中的沟道形成区域包含氧空位的情况下，晶体管有时具有常开启特性。再者，有时氢进入氧空位中的缺陷被用作供体而生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，生成作为载流子的电子。因此，使用包含较多的氢的氧化物半导体的晶体管容易具有常开启特性。
氢进入氧空位中的缺陷会被用作氧化物半导体的供体。然而，难以对该缺陷定量地进行评价。因此，在氧化物半导体中，有时不是根据供体浓度而是根据载流子浓度进行评价。由此，在本说明书等中，有时作为氧化物半导体的参数，不采用供体浓度而采用假定为不被施加电场的状态的载流子浓度。就是说，有时也可以将本说明书等所记载的“载流子浓度”称为“供体浓度”。
由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，通过二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS、多晶氧化物半导体、nc-OS(nanocrystallineoxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物半导体膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
以下对非单晶半导体层的一个方式的CAC-OS的结构进行说明。
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
此外，氧化物半导体优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域分别以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域(环状区域)以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
＜图像的工作例子1＞
参照图2所示的时序图说明像素10的升压工作的一个例子。在此表示作为第一数据及第二数据使用同样的图像数据，通过对第一数据附加第二数据，生成比图像数据对应的电压高的电压的工作的一个例子。
在以下说明中，以“High”表示高电位，以“Low”表示低电位。此外，图像数据为“Vdata”，特定电位为“Vref”。作为“Vref”，例如可以使用0V、GND电位或特定的基准电位。此外，布线128的电位为“Vano”。“Vano”例如在发光器件114的亮度最高的情况下，优选设定为晶体管101在饱和区域中工作的电位。此外，布线129的电位为“Vcath”。“Vcath”优选设定为当在节点ND1的电位最低时，发光器件114不发光的电位。
首先，说明作为第一数据将图像数据“Vdata”写入到节点ND1的工作。注意，这里在电位的分布、耦合或损耗中不考虑因电路的结构、工作时机等的详细变化。
在时间T1，使布线121的电位为“High”、布线122的电位为“Low”、布线131的电位为“Vdata”且布线127的电位为“Vref”，由此晶体管102及晶体管104成为导通状态，节点ND1被写入布线131的电位“Vdata”，节点ND2被写入布线127的电位“Vref”。
此时，在将施加到电容器111两端的电位差作为V1的情况下，电位差V1可以由算式(1)表示。
V1＝Vdata-Vref (1)
同样地，在将施加到电容器112两端的电位差作为V2的情况下，电位差V2可以由算式(2)表示。
V2＝Vano-Vref (2)
在时间T2，使布线121的电位变为“Low”且布线122的电位为“Low”，由此晶体管102及晶体管104成为非导通状态。
此时，节点ND1的电位VND1可以由算式(3)表示。节点ND2的电位VND2可以由算式(4)表示。
VND1＝Vdata-a (3)
VND2＝Vref-b (4)
此时，施加到电容器111两端的电位差V1可以由算式(5)表示。施加到电容器112两端的电位差V2可以由算式(6)表示。
V1＝(Vdata-a)-(Vref-b) (5)
V2＝Vano-(Vref-b) (6)
此外，a为常数且表示晶体管102为非导通状态时的馈通或电荷注入等的影响导致的电位变动量。b为常数且表示晶体管104为非导通状态时的馈通或电荷注入等的影响导致的电位变动量。
接着，说明作为第二数据将图像数据“Vdata”写入到节点ND2而使节点ND1的电位升压的工作。
在时间T3，使布线121的电位为“Low”且使布线122的电位变为“High”，由此晶体管103成为导通状态，节点ND2被写入布线131的电位“Vdata”。
此时，施加到电容器111两端的电位差V1保持算式(5)表示的电位差V1，由此节点ND1的电位VND1可以由算式(7)表示。节点ND2的电位VND2可以由算式(8)表示。
VND1＝2Vdata-Vref-a+b (7)
VND2＝Vdata (8)
在时间T4，使布线121的电位为“Low”且使布线122的电位变为“Low”，由此晶体管103成为非导通状态，而晶体管101的栅极及源极之间的电压Vgs为电容器111及电容器112分别保持的电压的和，在发光器件114中流过对应Vgs的电流。
此时，节点ND1的电位VND1可以由算式(9)表示。节点ND2的电位VND2可以由算式(10)表示。
VND1＝2Vdata-Vref-a+b-c (9)
VND2＝Vdata-c (10)
此外，c为常数且表示晶体管103为非导通状态时的馈通或电荷注入等的影响导致的电位变动量。
在此，算式(9)中，Vref为“0V”，且常数a、常数b及常数c为0的情况下，VND1可以表示为“2Vdata”而获得比像素10被供应的电位“Vdata”高的値。就是说，使比对应像素10被供应的图像数据的电压(Vdata)高的电压升压，可以将该电压供应到用作驱动晶体管的晶体管101。因此，可以使在发光器件114中流过的电流变大，实现高亮度的显示装置。
图2的工作可以在一个水平期间内连续地进行。
本发明的一个方式的显示装置即使使用通用驱动器IC也可以生成高电压。例如，可以将用来驱动发光元件等的从驱动器IC供应的电压减少至1/2左右，由此可以使显示装置低功耗化。此外，例如，通过写入两次相同图像数据可以增大流过发光器件的电流，由此可以提高显示器的亮度。
通过组合这样的第一数据和第二数据，可以进行上转换、HDR显示、显示装置固有的显示不均匀的校正、像素所包括的晶体管的阈值电压的校正等。或者，可以组合这些来进行。
在上转换工作中，例如，对相邻的四个像素(两行两列)分别供应不同的校正数据，而分别供应相同的图像数据。被供应的图像数据在各像素中被校正(转换)为不同图像数据，而可以在各像素中进行显示。例如，通过对具有8K4K的像素数的显示装置的特定四个像素输入适用于4K2K用数据的特定一个像素的数据并对该四个像素的每一个输入彼此不同的校正数据，可以进行提高分辨率的显示。
本发明的一个方式的显示装置可以重叠地显示不同的图像，这是广义上的图像数据的校正。例如，可以显示重叠了由图像数据“Vdata”构成的第一图像与由校正数据“Vw”构成的第二图像的合成图像。这样图像数据和校正数据的组合不仅可以合成地显示不同的图像，而且还可以提高显示图像整体的亮度等。例如，可以适用于文字插入及AR显示等。
<像素的结构例子2>
图3A、图3B及图4示出与图1所示的像素10不同的结构。
如图3A所示，晶体管101、晶体管102、晶体管103及晶体管104也可以都包括背栅极。尤其是，被用作驱动晶体管的晶体管101优选包括背栅极。图3A表示晶体管101的背栅极与源极和漏极中的一个电连接的结构，这具有提高晶体管特性的饱和性的效果。此外，还表示晶体管102、晶体管103及晶体管104各自的背栅极与栅极(有时也称为前栅极)电连接的结构，这具有提高通态电流的效果。
如图3B所示，晶体管101的背栅极也可以与前栅极电连接。这种结构具有提高晶体管101的通态电流的效果。
如图4所示，也可以具有背栅极与可供应恒定电位的布线电连接以控制晶体管的阈值电压的结构。虽然在图3A、图3B及图4中示出所有的晶体管中设置有背栅极的结构，但是也可以包括不设置背栅极的晶体管。
<像素的结构例子3>
图5示出与图3A所示的像素10不同的结构。
图5所示的像素10与图3A所示的像素10不同之处在于包括晶体管105。晶体管105的源极和漏极中的一个与发光器件114的一个电极电连接。晶体管105的源极和漏极中的另一个与布线143电连接。晶体管105的栅极与布线141电连接。布线141被用作用来控制晶体管105的工作的扫描线。
晶体管105可以具有将发光器件114的一个电极的电位复位到布线143的电位的功能。通过使发光器件114的一个电极的电位复位，具有控制非意图性的电流流过发光器件114的功能。
可以采用晶体管105通过布线141与具有监视电流的功能的电路(未图示)电连接的结构。由此，通过使当将规定电位供应到晶体管101的栅极时流过的电流通过晶体管105及布线141流过该电路，可以监视晶体管101的电特性。根据流过该电路的电流，算出晶体管101的阈值电压的不均匀和迁移率的不均匀，而将校正阈值电压的数据附加到晶体管101，可以实现显示的不均匀少的显示装置。
晶体管105也可以采用包括背栅极的结构。图5示出晶体管105的背栅极与栅极(前栅极)电连接的结构。另外，也可以采用晶体管105的背栅极与源极和漏极中的一个电连接的结构。此外，也可以采用晶体管105不包括背栅极的结构。
<像素的结构例子4>
图6示出与图1所示的像素10不同的结构。
在图6所示的像素10A中采用p沟道型晶体管作为晶体管101、晶体管102、晶体管103及晶体管104。因为可以参照图1所示的像素10的记载，所以省略详细说明发光器件114、各晶体管、各电容器及各布线的连接关系。
<像素的工作例子2>
参照图7所示的时序图说明图6所示的像素10A的升压工作的一个例子。“Vref”可以为高电位。作为“Vref”，例如可以与布线128的电位“Vano”的电位同样。
首先，说明作为第一数据将图像数据“Vdata”写入到节点ND1的工作。注意，这里在电位的分布、耦合或损耗中不考虑因电路的结构、工作时机等的详细变化。
在时间T11，使布线121的电位为“Low”、布线122的电位为“High”、布线131的电位为“Vdata”且布线127的电位为“Vref”，由此晶体管102及晶体管104成为导通状态，节点ND1被写入布线131的电位“Vdata”，节点ND2被写入布线127的电位“Vref”。
此时，施加到电容器111两端的电位差V1可以由算式(11)表示。施加到电容器112两端的电位差V2可以由算式(12)表示。
V1＝Vref-Vdata (11)
V2＝Vref-Vano (12)
在时间T12，使布线121的电位为“High”且布线122的电位为“High”，由此晶体管102及晶体管104成为非导通状态。
此时，节点ND1的电位VND1可以由算式(13)表示。节点ND2的电位VND2可以由算式(14)表示。
VND1＝Vdata+a (13)
VND2＝Vref+b (14)
此时，施加到电容器111两端的电位差V1可以由算式(15)表示。施加到电容器112两端的电位差V2可以由算式(16)表示。
V1＝(Vref+b)-(Vdata+a) (15)
V2＝(Vref+b)-Vano (16)
接着，说明作为第二数据将图像数据“Vdata”写入到节点ND2而使节点ND1的电位升压的工作。
在时间T13，布线121的电位为“High”且使布线122的电位为“Low”，由此晶体管103成为导通状态，节点ND2被写入布线131的电位“Vdata”。
此时，施加到电容器111两端的电位差保持算式(15)表示的电位差V1，由此节点ND1的电位VND1可以由算式(17)表示。节点ND2的电位VND2可以由算式(18)表示。
VND1＝2Vdata-Vref+a-b (17)
VND2＝Vdata (18)
在时间T14，布线121的电位为“High”且使布线122的电位为“High”，由此晶体管103成为非导通状态，而晶体管101的栅极及源极之间的电压Vgs成为在电容器111及电容器112分别保持的电压的和，在发光器件114中流过对应Vgs的电流。
此时，节点ND1的电位VND1可以由算式(19)表示。节点ND2的电位VND2可以由算式(20)表示。
VND1＝2Vdata-Vref+a-b+c (19)
VND2＝Vdata+c (20)
如上所述，像素10A使比对应被供应的图像数据的电压(Vdata)高的电压升压，可以将该电压供应到用作驱动晶体管的晶体管101。因此，可以使在发光器件114中流过的电流变大，可以实现高亮度的显示装置。
<像素的布局实例>
以下说明像素10的布局实例。
图8A示出图3A所示的像素10的布局的一个例子。
图8A示出晶体管101、晶体管102、晶体管103、晶体管104、电容器111、电容器112、布线121、布线122、布线131、布线127及布线128。图8B示出对应图8A所示的布局的电路图。注意，在图8A及图8B中，为了明确地示出附图，省略发光器件114及布线129。
图9示出在图8A的结构中还设置有像素电极53的结构。像素电极53与发光器件114电连接。此外，发光器件114可以在像素电极53上设置。
在图9中，像素电极53与晶体管101、电容器111等构成像素10的元件或布线等的一部分重叠地设置。这种结构尤其在使用顶面发光型(顶部发射型)的发光器件的情况下有效。如上所述，通过在像素电极53的下方配置晶体管101等，即使缩小像素10的占有面积，也可以实现高开口率。
如图9所示，像素电极53优选不与用作信号线的布线131重叠。通过像素电极53不与布线131重叠，可以抑制布线131的电位的变化对像素电极53的电位的影响。另外，在需要与布线131重叠地配置像素电极53的情况下，重叠的面积的比率为像素电极53的面积的10％以下，优选为5％以下。
<子像素的结构例子>
图10、图11A及图11B示出可以用于本发明的一个方式的显示装置的子像素的结构例子。
图10所示的像素10包括呈现红光的子像素10R、呈现绿光的子像素10G及呈现蓝光的子像素10B，而示出这些三个子像素构成一个像素10的例子。图10还示出配置为2行3列的矩阵状的子像素(两个像素10)、布线121、布线122及布线131。布线121及布线122也可以各自包括与像素电极53重叠的区域。
子像素10R包括像素电极53a，子像素10R的显示区域51a位于像素电极53a的内侧。子像素10G包括像素电极53b，子像素10G的显示区域51b位于像素电极53b的内侧。子像素10B包括像素电极53c，子像素10B的显示区域51c位于像素电极53c的内侧。另外，在图10中，示出像素电极53a、像素电极53b及像素电极53c的面积都相同的例子，但也可以各自面积不同。此外，显示区域51a、显示区域51b及显示区域51c的面积也可以各自不同。
图10所示的像素10示出在布线121及布线122的延伸方向上同颜色的子像素的位置不同的例子。换言之、在像素10中布线121及布线122的延伸方向上配置同颜色的子像素排成之字形状。
此外，在图10中，示出子像素发射的光的颜色的组合有红色(R)、绿色(G)及蓝色(B)的三个的例子，颜色的组合及颜色的个数不局限于此。子像素发射的光的颜色的组合也可以红色(R)、绿色(G)、蓝色(B)及白色(W)的四个颜色，或者红色(R)、绿色(G)、蓝色(B)及黄色(Y)的四个颜色。适用子像素的色彩单元不局限于上述结构，也可以组合青色(C)及品红色(M)等。
图11A所示的像素10在布线131的延伸方向上具有子像素的长度长的长方形的形状，在布线121及布线122的延伸方向上设置为条纹状。此外，还示出在布线121及布线122的延伸方向上设置子像素10R、子像素10G及子像素10B排列的例子。
图11B所示的像素10示出子像素被设置为条纹状且在布线121及布线122的延伸方向上同颜色的子像素的位置不同的例子。换言之、在像素10中布线121及布线122的延伸方向上配置同颜色的子像素排成之字形状。
此外，在本说明书等中，蓝色的波长区域是指400nm以上且小于490nm的波长区域，蓝色的发光在该波长区域具有至少一个发射光谱峰。此外，绿色的波长区域是指490nm以上且小于580nm的波长区域，绿色的发光在该波长区域具有至少一个发射光谱峰。此外，红色的波长区域是指580nm以上且680nm以下的波长区域，红色的发光在该波长区域具有至少一个发射光谱峰。
<显示装置的结构例子1>
下面，对本发明的一个方式的显示装置进行详细说明。
图12示出显示装置100的结构例子的方框图。显示装置100包括具有多个像素10的像素部150、驱动电路部130、驱动电路部140a、驱动电路部140b、布线121、布线122及布线131。
像素部150具有多个像素10，各自像素10可以被配置为矩阵状。驱动电路部130通过布线121与像素10电连接。此外，驱动电路部130通过布线122与像素10电连接。驱动电路部130被用作栅极线驱动电路(也称为栅极驱动器)。多个像素10各自从驱动电路部130通过布线121及布线122被供应信号且被控制驱动。驱动电路部140a通过布线131与像素10电连接。驱动电路部140b通过布线131与像素10电连接，该像素10是与电连接到驱动电路部140a的像素10不同的。驱动电路部140a及驱动电路部140b各自被用作源极线驱动电路(也称为源极驱动器)。多个像素10各自从驱动电路部140a或驱动电路部140b经过布线131被供应信号且被控制驱动。图12示出奇数列的像素10与驱动电路部140a电连接且偶数列的像素10与驱动电路部140b电连接的例子。
本发明的一个方式的显示装置通过具有用作源极驱动器的多个驱动电路部，在包括许多像素的显示装置中也可以高速地工作。本发明的一个方式的显示装置例如可以适当地用于清晰度为1000ppi以上，2000ppi以上或5000ppi以上的显示装置。
此外，虽然图12示出作为用作源极驱动器的驱动电路部设置驱动电路部140a及驱动电路部140b的两个的例子，但是本发明的一个方式不局限于此。也可以设置三个以上的用作源极驱动器的驱动电路部。此外，也可以设置一个用作源极驱动器的驱动电路部。
图13A示出显示装置100的结构例子的示意图。显示装置100采用第一层20与第一层20上的第二层30的叠层结构。在图13A中，虽然在第一层20上设置第二层30，但是本发明的一个方式不局限于此，也可以在第二层30上设置第一层20，也可以在第一层20与第二层30之间设置层间绝缘层和布线层中的一个以上。此外，第一层20与第二层30之间的层间绝缘层及布线层也可以分别为多个。
第一层20包括驱动电路部140a及驱动电路部140b。第二层30包括驱动电路部130及像素部150。
图13B示出图13A中的第一层20及第二层30的结构例子。在图13B中，以白圈及点划线示出第一层20与第二层30的位置关系，从平面来看，以点划线连接的第一层20的白圈和第二层30的白圈重叠。注意，在其他附图中也以相同的方式表示。注意，为了明确起见，图13B省略了布线121、布线122及布线131以外的布线。
在显示装置100中，设置在第一层20中的驱动电路部140a及驱动电路部140b各自优选具有与像素部150重叠的区域。通过以像素部150与驱动电路部140a及驱动电路部140b具有重叠的区域的方式层叠地设置，可以缩小没有设置像素部150的区域的边框的面积。由此，可以缩小显示装置100的边框。另外，通过缩小显示装置100的边框，可以实现小型显示装置100。
虽然图13B示出第一层20与第二层30的大小大致相同的例子，但是本发明的方式不局限于此。第一层20与第二层30也可以大小不同。例如，第一层20也可以比第二层30大。此外，第一层20也可以比第二层30小。
可以在形成第一层20后在第一层20上形成第二层30来制造显示装置100。通过在第一层20上形成第二层30，可以提高第一层20与第二层30的位置对准精度。由此，可以提高显示装置100的生产率。
另外，也可以在分别形成第一层20及第二层30后贴合第一层20与第二层30来制造显示装置100。在通过贴合第一层20与第二层30来制造显示装置100的情况下，第一层20与第二层30也可以大小不同。因此，第一层20及第二层30可以不受彼此大小的影响而形成。例如，可以在要形成第一层20的衬底上形成多个第一层20，在分割成各个第一层20后与第二层30贴合来制造显示装置100。同样地，第二层30也可以在要形成第二层30的衬底上形成多个第二层30，然后在分割成各个第二层30后与第一层20贴合来制造显示装置100。也就是说，可以在提高第一层20和第二层30的生产率的同时提高显示装置100的生产率。
<显示装置的结构例子2>
图14A及图14B示出与图13A及图13B所示的显示装置100不同的结构例子。图14A及图14B中的显示装置100与图13A及图13B中的显示装置100的主要不同之处在于第一层20包括驱动电路部130。通过将驱动电路部130设置在与驱动电路部140a及驱动电路部140b相同的第一层20中，可以通过同一工序制造驱动电路部130、驱动电路部140a及驱动电路部140b，从而可以提高生产率。
注意，虽然图14B示出像素部150不包括与驱动电路部130重叠的区域的例子，但是本发明的一个方式不局限于此。像素部150也可以包括与驱动电路部130重叠的区域。此外，像素部150也可以与驱动电路部130、驱动电路部140a及驱动电路部140b的全部重叠的区域。通过采用这种结构，可以缩小显示装置100的边框。另外，通过缩小显示装置100的边框，可以实现小型显示装置100。
<显示装置的截面结构例子1>
图15示出显示装置100的结构例子的截面图。显示装置100包括衬底701及衬底705，衬底701及衬底705使用密封剂712贴合在一起。
作为衬底701，可以使用单晶硅衬底等单晶半导体衬底。此外，也可以使用单晶半导体衬底以外的半导体衬底作为衬底701。
衬底701上设置有晶体管441及晶体管601。晶体管441及晶体管601可以为设置在第一层20中的晶体管。例如，在图13A及图13B所示的显示装置100中，晶体管441及晶体管601可以为设置在驱动电路部140a或驱动电路部140b中的晶体管。例如，在图14A及图14B所示的显示装置100中，晶体管441及晶体管601可以为设置在驱动电路部130、驱动电路部140a或驱动电路部140b中的晶体管。
晶体管441由用作栅电极的导电体443、用作栅极绝缘体的绝缘体445及衬底701的一部分构成，并包括含有沟道形成区域的半导体区域447、用作源区和漏区中的一个的低电阻区域449a及用作源区和漏区中的另一个的低电阻区域449b。晶体管441可以为p沟道型或n沟道型。
晶体管441及其他的晶体管由元件分离层403电分离。图15示出晶体管441及晶体管601由元件分离层403电分离的情况。元件分离层403可以利用LOCOS(LOCal Oxidationof Silicon：硅局部氧化)法或STI(Shallow Trench Isolation：浅沟槽隔离)法等形成。
在此，在图15所示的晶体管441中，半导体区域447具有凸形状。此外，半导体区域447的侧面及顶面以隔着绝缘体445被导电体443覆盖的方式设置。注意，图15未示出导电体443覆盖半导体区域447的侧面的情况。此外，导电体443可以使用调整功函数的材料。
像晶体管441那样，半导体区域具有凸形状的晶体管因利用半导体衬底的凸部而可以被称为鳍型晶体管。此外，也可以以与凸部的顶面接触的方式具有被用作用来形成凸部的掩模的绝缘体。此外，虽然在图15中示出对衬底701的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体。
此外，图15所示的晶体管441的结构只是一个例子而不局限于该结构，可以根据电路结构或电路工作方法等采用合适的结构。例如，晶体管441可以为平面型晶体管。
晶体管601可以采用与晶体管441相同的结构。
衬底701上除了设置有元件分离层403、晶体管441及晶体管601以外还设置有绝缘体405、绝缘体407、绝缘体409及绝缘体411。在绝缘体405、绝缘体407、绝缘体409及绝缘体411中嵌入导电体451。在此，可以使导电体451的顶面的高度与绝缘体411的顶面的高度大致相同。
导电体451及绝缘体411上设置有绝缘体413及绝缘体415。在绝缘体413及绝缘体415中嵌入导电体457。在此，可以使导电体457的顶面的高度与绝缘体415的顶面的高度大致相同。
导电体457及绝缘体415上设置有绝缘体417及绝缘体419。在绝缘体417及绝缘体419中嵌入导电体459。在此，可以使导电体459的顶面的高度与绝缘体419的顶面的高度大致相同。
导电体459及绝缘体419上设置有绝缘体421及绝缘体214。在绝缘体421及绝缘体214中嵌入导电体453。在此，可以使导电体453的顶面的高度与绝缘体214的顶面的高度大致相同。
导电体453及绝缘体214上设置有绝缘体216。在绝缘体216中嵌入导电体455。在此，可以使导电体455的顶面的高度与绝缘体216的顶面的高度大致相同。
导电体455及绝缘体216上设置有绝缘体222、绝缘体224、绝缘体254、绝缘体244、绝缘体280、绝缘体274及绝缘体281。在绝缘体222、绝缘体224、绝缘体254、绝缘体244、绝缘体280、绝缘体274及绝缘体281中嵌入导电体305。在此，可以使导电体305的顶面的高度与绝缘体281的顶面的高度大致相同。
导电体305及绝缘体281上设置有绝缘体361。在绝缘体361中嵌入导电体317及导电体337。在此，可以使导电体337的顶面的高度与绝缘体361的顶面的高度大致相同。
导电体337及绝缘体361上设置有绝缘体363。在绝缘体363中嵌入导电体347、导电体353、导电体355及导电体357。在此，可以使导电体353、导电体355及导电体357的顶面的高度与绝缘体363的顶面的高度大致相同。
导电体353、导电体355、导电体357及绝缘体363上设置有连接电极760。此外，以与连接电极760电连接的方式设置有各向异性导电体780，并以与各向异性导电体780电连接的方式设置有FPC(Flexible Printed Circuit：柔性电路板)716。通过使用FPC716，可以从显示装置100的外部向显示装置100供应各种信号等。
如图15所示，晶体管441的用作源区和漏区中的另一个的低电阻区域449b通过导电体451、导电体457、导电体459、导电体453、导电体455、导电体305、导电体317、导电体337、导电体347、导电体353、导电体355、导电体357、连接电极760及各向异性导电体780电连接于FPC716。在图15中，作为具有电连接连接电极760和导电体347的功能的导电体示出导电体353、导电体355及导电体357的三个导电体，但本发明的一个方式不局限于此。具有电连接连接电极760和导电体347的功能的导电体的个数可以为一个、两个、四个以上。通过设置具有电连接连接电极760和导电体347的功能的多个导电体，可以降低接触电阻。
绝缘体214上设置有晶体管750。晶体管750可以为设置在第二层30中的晶体管。例如，在图13A、图13B、图14A及图14B所示的显示装置100中，晶体管750可以为设置在像素部150中的晶体管。作为晶体管750，可以适当地使用OS晶体管。OS晶体管具有关态电流极低的特征。由此，可以长时间保持图像信号等，从而可以降低刷新频率。由此，可以降低显示装置100的功耗。
在绝缘体254、绝缘体244、绝缘体280、绝缘体274及绝缘体281中嵌入导电体301a及导电体301b。导电体301a与晶体管750的源极和漏极中的一个电连接，导电体301b与晶体管750的源极和漏极中的另一个电连接。在此，可以使导电体301a及导电体301b的顶面的高度与绝缘体281的顶面的高度大致相同。
在绝缘体361中嵌入导电体311、导电体313、导电体331、电容器790、导电体333及导电体335。导电体311及导电体313与晶体管750电连接并用作布线。导电体333及导电体335与电容器790电连接。在此，可以使导电体331、导电体333及导电体335的顶面的高度与绝缘体361的顶面的高度大致相同。
在绝缘体363中嵌入导电体341、导电体343及导电体351。在此，可以使导电体351的顶面的高度与绝缘体363的顶面的高度大致相同。
绝缘体405、绝缘体407、绝缘体409、绝缘体411、绝缘体413、绝缘体415、绝缘体417、绝缘体419、绝缘体421、绝缘体214、绝缘体280、绝缘体274、绝缘体281、绝缘体361及绝缘体363用作层间膜，也可以用作分别覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体363的顶面的平坦性，可以通过利用化学机械抛光(CMP：Chemical MechanicalPolishing)法等的平坦化处理使其平面平坦化。
例如，在图13及图14所示的显示装置100中，电容器790可以为设置在像素部150中的电容器111或电容器112。
如图15所示，电容器790包括下部电极321及上部电极325。此外，下部电极321与上部电极325之间设置有绝缘体323。也就是说，电容器790具有一对电极间夹有用作介电体的绝缘体323的叠层型结构。此外，虽然图15示出绝缘体281上设置有电容器790的例子，但是也可以在与绝缘体281不同的绝缘体上设置电容器790。
图15示出导电体301a、导电体301b及导电体305形成在同一层中的例子。此外，还示出导电体311、导电体313、导电体317及下部电极321形成在同一层中的例子。此外，还示出导电体331、导电体333、导电体335及导电体337形成在同一层中的例子。此外，还示出导电体341、导电体343及导电体347形成在同一层中的例子。此外，还示出导电体351、导电体353、导电体355及导电体357形成在同一层中的例子。通过在同一层中形成多个导电体，可以简化显示装置100的制造工序，由此可以减少显示装置100的制造成本。此外，它们也可以分别形成在不同的层中并含有不同种类的材料。
图15所示的显示装置100包括发光器件782。发光器件782包括导电体772、EL层786及导电体788。EL层786可以具有有机化合物或量子点等的无机化合物。
作为可用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。此外，作为可用于量子点的材料，可以举出胶状量子点、合金型量子点、核壳(Core Shell)型量子点、核型量子点等。
导电体772通过导电体351、导电体341、导电体331、导电体313及导电体301b电连接于晶体管750的源极和漏极中的另一个。导电体772形成在绝缘体363上，并被用作像素电极。
导电体772可以使用对可见光具有透光性的材料或具有反射性的材料。作为透光性材料，例如，可以使用含有铟、锌、锡等的氧化物材料。作为反射性材料，例如，可以使用含有铝、银等材料。
虽然图15中没有进行图示，显示装置100可以设置偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。
衬底705一侧设置有遮光层738及与它们接触的绝缘体734。遮光层738具有遮蔽从邻接区域发射的光的功能。或者，遮光层738具有防止外光到达晶体管750等的功能。
图15所示的显示装置100在绝缘体363上设置有绝缘体730。在此，绝缘体730可以覆盖导电体772的一部分。此外，发光器件782包括透光性导电体788并为顶部发射型发光器件。此外，发光器件782也可以采用向导电体772一侧射出光的底部发射结构或者向导电体772及导电体788的两侧射出光的双面发射结构。
此外，遮光层738具有与绝缘体730重叠的区域。此外，遮光层738被绝缘体734覆盖。此外，密封层732填充发光器件782与绝缘体734之间的空间。
再者，绝缘体730与EL层786之间设置有结构体778。此外，绝缘体730与绝缘体734之间设置有结构体778。
图16示出图15所示的显示装置100的变形例子。图16示出的显示装置100与图15所示的显示装置100的不同之处在于设置有着色层736。注意，以具有与发光器件782重叠的区域的方式设置着色层736。通过设置着色层736，可以提高从发光器件782提取的光的颜色纯度。因此，显示装置100能够显示高质量图像。此外，因为显示装置100中的所有发光器件782例如可以为发射白色光的发光器件，所以不需要分别涂布形成EL层786，可以实现高清晰的显示装置100。
发光器件782可以具有光学微腔谐振器(微腔)结构。由此，即使不设置着色层也可以提取规定的颜色的光(例如RGB)，由此显示装置100能够进行彩色显示。通过采用不设置着色层的结构，可以抑制由着色层吸收光。由此，显示装置100能够显示高亮度图像，并且可以降低显示装置100的功耗。此外，当通过在各像素中将EL层786形成为岛状或者在各像素列中将EL层786形成为条状，也就是说，通过分别涂布来形成EL层786时，也可以采用不设置着色层的结构。
虽然在图15及图16中示出设置有其沟道形成区域形成在衬底701内部的晶体管441及晶体管601，并在该晶体管441及该晶体管601上层叠有OS晶体管的结构，但是本发明的一个方式不局限于此。图17示出图16的变形例子。图17所示的显示装置100与图16所示的显示装置100的主要不同之处在于包括作为OS晶体管的晶体管602及晶体管603而代替晶体管441及晶体管601。此外，作为晶体管750可以使用OS晶体管。也就是说，图17所示的显示装置100层叠地设置有OS晶体管。
衬底701上设置有绝缘体613及绝缘体614，并且绝缘体614上设置有晶体管602及晶体管603。此外，也可以将晶体管等设置在衬底701与绝缘体613之间。例如，也可以在衬底701与绝缘体613之间设置与图16所示的晶体管441及晶体管601相同的晶体管。
晶体管602及晶体管603可以为设置在第一层20中的晶体管。例如，在图13A及图13B所示的显示装置100中，晶体管602及晶体管603可以为设置在驱动电路部140a或驱动电路部140b中的晶体管。例如，在图14A及图14B所示的显示装置100中，晶体管602及晶体管603可以为设置在驱动电路部130、驱动电路部140a或驱动电路部140b中的晶体管。
晶体管602及晶体管603可以为其结构与晶体管750相同的晶体管。此外，晶体管602及晶体管603也可以为其结构与晶体管750不同的OS晶体管。
绝缘体614上除了设置有晶体管602及晶体管603以外还设置有绝缘体616、绝缘体622、绝缘体624、绝缘体654、绝缘体644、绝缘体680、绝缘体674及绝缘体681。在绝缘体654、绝缘体644、绝缘体680、绝缘体674及绝缘体681中嵌入导电体461。在此，可以使导电体461的顶面的高度与绝缘体681的顶面的高度大致相同。
导电体461及绝缘体681上设置有绝缘体501。在绝缘体501中嵌入导电体463。在此，可以使导电体463的顶面的高度与绝缘体501的顶面的高度大致相同。
导电体463及绝缘体501上设置有绝缘体503。在绝缘体503中嵌入导电体465。在此，可以使导电体465的顶面的高度与绝缘体503的顶面的高度大致相同。
导电体465及绝缘体503上设置有绝缘体505。在绝缘体505中嵌入导电体467。在此，可以使导电体467的顶面的高度与绝缘体505的顶面的高度大致相同。
导电体467及绝缘体505上设置有绝缘体507。在绝缘体507中嵌入导电体469。在此，可以使导电体469的顶面的高度与绝缘体507的顶面的高度大致相同。
导电体469及绝缘体507上设置有绝缘体509。在绝缘体509中嵌入导电体471。在此，可以使导电体471的顶面的高度与绝缘体509的顶面的高度大致相同。
导电体471及绝缘体509上设置有绝缘体421及绝缘体214。在绝缘体421及绝缘体214中嵌入导电体453。在此，可以使导电体453的顶面的高度与绝缘体214的顶面的高度大致相同。
如图17所示，晶体管602的源极和漏极中的一个通过导电体461、导电体463、导电体465、导电体467、导电体469、导电体471、导电体453、导电体455、导电体305、导电体317、导电体337、导电体347、导电体353、导电体355、导电体357、连接电极760及各向异性导电体780电连接于FPC716。
绝缘体613、绝缘体614、绝缘体680、绝缘体674、绝缘体681、绝缘体501、绝缘体503、绝缘体505、绝缘体507及绝缘体509用作层间膜，也可以用作分别覆盖其下方的凹凸形状的平坦化膜。
通过采用图17所示的显示装置100的结构，可以在实现显示装置100的窄边框化及小型化的同时作为显示装置100中的所有晶体管使用OS晶体管。由此，例如可以使用同一装置制造第一层20中的晶体管和第二层30中的晶体管。由此，可以减少显示装置100的制造成本，并可以提供廉价的显示装置100。
<显示装置的截面结构例子2>
图18是示出显示装置100的结构例子的截面图。与图16中的显示装置100的主要不同之处在于在具有晶体管750的层与具有晶体管601及晶体管441的层之间包括具有晶体管800的层。
图13A等所示的第一层20可以具有第一电路层及第一电路层上的第二电路层的叠层结构。例如，晶体管601及晶体管441可以为设置在第一电路层中的晶体管。晶体管800可以为设置在第二电路层中的晶体管。晶体管750可以为设置在第二层30中的晶体管。
导电体459及绝缘体419上设置有绝缘体821及绝缘体814。在绝缘体821及绝缘体814中嵌入导电体853。在此，可以使导电体853的顶面的高度与绝缘体814的顶面的高度大致相同。
导电体853及绝缘体814上设置有绝缘体816。在绝缘体816中嵌入导电体855。在此，可以使导电体855的顶面的高度与绝缘体816的顶面的高度大致相同。
导电体855及绝缘体816上设置有绝缘体822、绝缘体824、绝缘体854、绝缘体844、绝缘体880、绝缘体874及绝缘体881。在绝缘体822、绝缘体824、绝缘体854、绝缘体844、绝缘体880、绝缘体874及绝缘体881中嵌入导电体805。在此，可以使导电体805的顶面的高度与绝缘体881的顶面的高度大致相同。
导电体817及绝缘体881上设置有绝缘体421及绝缘体214。
如图18所示，被用作晶体管441的源区和漏区中的另一个的低电阻区域449b通过导电体451、导电体457、导电体459、导电体853、导电体855、导电体805、导电体817、导电体453、导电体455、导电体305、导电体317、导电体337、导电体347、导电体353、导电体355、导电体357、连接电极760及各向异性导电体780电连接于FPC716。
绝缘体814上设置有晶体管800。晶体管800可以为设置在第二层30中的晶体管。例如，在图13A及图13B所示的显示装置100中，晶体管800可以为设置在驱动电路部140a或驱动电路部140b中的晶体管。例如，在图14A及图14B所示的显示装置100中，晶体管800可以为设置在驱动电路部130、驱动电路部140a或驱动电路部140b中的晶体管。晶体管800优选为OS晶体管。
在绝缘体854、绝缘体844、绝缘体880、绝缘体874及绝缘体881中嵌入导电体801a及导电体801b。导电体801a与晶体管800的源极和漏极中的一个电连接，导电体801b与晶体管800的源极和漏极中的另一个电连接。在此，可以使导电体801a及导电体801b的顶面的高度与绝缘体881的顶面的高度大致相同。
晶体管750可以为设置在第二层30中的晶体管。例如，在图13A、图13B、图14A及图14B所示的显示装置100中，晶体管750可以为设置在像素部150中的晶体管。晶体管750优选为OS晶体管。
此外，也可以在设置有晶体管441及晶体管601等的层与设置有晶体管800等的层之间设置OS晶体管等。此外，也可以在设置有晶体管800等的层与设置有晶体管750等的层之间设置OS晶体管等。再者，也可以在设置有晶体管750等的层上方设置OS晶体管等。
绝缘体405、绝缘体407、绝缘体409、绝缘体411、绝缘体413、绝缘体415、绝缘体417、绝缘体419、绝缘体821、绝缘体814、绝缘体880、绝缘体874、绝缘体881、绝缘体421、绝缘体214、绝缘体280、绝缘体274、绝缘体281、绝缘体361及绝缘体363用作层间膜，也可以用作分别覆盖其下方的凹凸形状的平坦化膜。
在图18中，示出在同一层形成导电体801a、导电体801b及导电体805的例子。此外，示出在同一层形成导电体811、导电体813及导电体817的例子。
虽然在图18中示出设置有其沟道形成区域形成在衬底701内部的晶体管441及晶体管601，并在该晶体管441及该晶体管601上层叠有OS晶体管的结构，但是本发明的一个方式不局限于此。图19示出图18的变形例子。图19所示的显示装置100与图18所示的显示装置100不同之处在于包括作为OS晶体管的晶体管602及晶体管603而代替晶体管441及晶体管601。也就是说，图19所示的显示装置100设置有三层的OS晶体管的叠层。
此外，也可以在设置有晶体管602及晶体管603等的层与设置有晶体管800等的层之间设置OS晶体管等。此外，也可以在设置有晶体管800等的层与设置有晶体管750或晶体管750等的层之间设置OS晶体管等。再者，也可以在设置有晶体管750等的层上方设置OS晶体管等。
例如，晶体管602及晶体管603可以为设置在第一电路层中的晶体管。晶体管800可以为设置在第二电路层中的晶体管。晶体管750可以为设置在第二层30中的晶体管。
导电体471及绝缘体509上设置有绝缘体821及绝缘体814。在绝缘体821及绝缘体814中嵌入导电体853。在此，可以使导电体853的顶面的高度与绝缘体814的顶面的高度大致相同。
如图19所示，晶体管602的源极和漏极中的一个通过导电体461、导电体463、导电体465、导电体467、导电体469、导电体471、导电体853、导电体855、导电体805、导电体817、导电体453、导电体455、导电体305、导电体317、导电体337、导电体347、导电体353、导电体355、导电体357、连接电极760及各向异性导电体780电连接于FPC716。
通过采用图19所示的显示装置100的结构，可以在实现显示装置100的窄边框化及小型化的同时作为显示装置100中的所有晶体管使用OS晶体管。由此，不需要形成不同种类的晶体管，因此可以减少显示装置100的制造成本，并可以提供廉价的显示装置100。
<发光器件的结构例子>
作为发光器件572，例如可以使用利用电致发光的EL元件。EL元件在一对电极之间具有包含发光化合物的层(以下也称为EL层)。当使一对电极之间产生高于EL元件的阈值电压的电位差时，空穴从阳极一侧注入到EL层中，而电子从阴极一侧注入到EL层中。被注入的电子和空穴在EL层中重新结合，由此，包含在EL层中的发光物质发光。
EL元件根据发光材料是有机化合物还是无机化合物被区别，通常前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过施加电压，电子从一个电极注入到EL层中，而空穴从另一个电极注入到EL层中。通过这些载流子(电子及空穴)重新结合，发光有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光器件被称为电流激发型发光器件。
在本说明书等中，供应到发光器件、液晶元件等显示元件的电压是指施加到该显示元件中的一个电极的电位与施加到该显示元件中的另一个电极的电位的差异。
EL层除了发光化合物以外还可以包括空穴注入性高的物质、空穴传输性高的物质、空穴阻挡材料、电子传输性高的物质、电子注入性高的物质或双极性的物质(电子传输性及空穴传输性高的物质)等。
EL层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等的方法形成。
无机EL元件根据其器件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用供体能级和受主能级的供体-受主重新结合型发光。薄膜型无机EL元件是其中发光层被夹在电介质层之间，并且该夹着发光层的电介质层被夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的局部型发光。
为了提取发光，使发光器件的一对电极中的至少一个为透明即可。在衬底上形成有晶体管及发光器件，该发光器件可以采用从与该衬底相反一侧的表面提取发光的顶部发射结构、从衬底一侧的表面提取发光的底部发射结构以及从两个表面提取发光的双面发射结构。
图20A至图20E示出发光器件572的结构例子。图20A示出在导电体772与导电体788之间夹有EL层786的结构(单层结构)。如上所述，EL层786包含发光材料，例如，包含有机化合物作为发光材料。
图20B是示出EL层786的叠层结构的图。在此，在具有图20B所示的结构的发光器件572中，导电体772用作阳极，导电体788用作阴极。
EL层786具有在导电体772上依次层叠有空穴注入层721、空穴传输层722、发光层723、电子传输层724及电子注入层725的结构。此外，在导电体772用作阴极且导电体788用作阳极的情况下，层叠顺序反转。
发光层723适当地组合发光材料及多个材料而具有能够获得呈现所希望的发光颜色的荧光发光及磷光发光的结构。此外，发光层723也可以为发光颜色不同的叠层结构。在此情况下，用于层叠的各发光层的发光物质或其他物质可以分别使用不同材料。
在发光器件572中，例如，通过使图20B所示的导电体772为反射电极、使导电体788为半透射半反射电极并采用光学微腔谐振器(微腔)结构，可以使从EL层786中的发光层723获得的光在上述电极之间发生谐振，从而可以增强透过导电体788射出的光。
在发光器件572的导电体772为由具有反射性的导电材料和具有透光性的导电材料(透明导电膜)的叠层结构构成的反射电极的情况下，可以通过调整透明导电膜的厚度来进行光学调整。具体地说，优选以如下方式进行调整：相对于从发光层723获得的光的波长λ，导电体772与导电体788的电极间距离为mλ/2(注意，m为自然数)左右。
此外，为了使从发光层723获得的所希望的光(波长：λ)放大，优选调整为如下：从导电体772到能够获得发光层的所希望的光的区域(发光区域)的光学距离及从导电体788到能够获得发光层723的所希望的光的区域(发光区域)的光学距离都成为(2m’+1)λ/4(注意，m’为自然数)左右。注意，在此说明的“发光区域”是指发光层723中的空穴与电子的再结合区域。
通过进行上述光学调整，可以使能够从发光层723获得的特定的单色光的光谱变窄，由此获得色纯度良好的发光。
此外，在上述情况下，严格地说，导电体772和导电体788之间的光学距离可以说是从导电体772中的反射区域到导电体788中的反射区域的总厚度。但是，因为难以准确地决定导电体772或导电体788中的反射区域的位置，所以通过假定导电体772及导电体788中的任意的位置为反射区域可以充分得到上述效果。此外，严密地说，导电体772和可以获得所希望的光的发光层之间的光学距离可以说是导电体772中的反射区域和可以获得所希望的光的发光层中的发光区域之间的光学距离。但是，因为难以准确地决定导电体772中的反射区域或可以获得所希望的光的发光层中的发光区域的位置，所以通过假定导电体772中的任意的位置为反射区域且可以获得所希望的光的发光层的任意的位置为发光区域，可以充分得到上述效果。
图20B所示的发光器件572具有微腔结构，因此即使具有相同的EL层也可以提取不同波长的光(单色光)。由此，为了获得不同的发光颜色不需要分别涂布(例如涂布为RGB)。由此，容易实现高分辨率。此外，可以与着色层组合。并且，可以增强具有特定波长的正面方向上的发光强度，从而可以实现低功耗化。
图20B所示的发光器件572也可以不具有微腔结构。在此情况下，通过使发光层723发射白色光并设置着色层，可以提取规定颜色的光(如RGB)。此外，当形成EL层786时，通过分别涂布以得到不同的发光颜色，可以提取规定颜色的光而不设置着色层。
导电体772和导电体788中的至少一个为具有透光性的电极(透明电极、半透射半反射电极等)。在具有透光性的电极为透明电极的情况下，透明电极的可见光的透过率为40％以上。此外，在该电极为半透射半反射电极的情况下，半透射半反射电极的可见光的反射率为20％以上且80％以下，优选为40％以上且70％以下。此外，这些电极的电阻率优选为1×10-2Ωcm以下。
在导电体772或导电体788为具有反射性的电极(反射电极)的情况下，具有反射性的电极的可见光的反射率为40％以上且100％以下，优选为70％以上且100％以下。此外，该电极的电阻率优选为1×10-2Ωcm以下。
发光器件572的结构可以为图20C所示的结构。图20C示出在导电体772和导电体788之间设置两层的EL(EL层786a及EL层786b)且在EL层786a和EL层786b之间设置电荷产生层792的具有叠层结构(串联结构)的发光器件572。通过使发光器件572具有串联结构，可以提高发光器件572的电流效率及外量子效率。由此，可以在显示装置100上显示高亮度图像。此外，可以降低显示装置100的功耗。在此，EL层786a及EL层786b可以具有与图20B所示的EL层786相同的结构。
电荷产生层792具有如下功能：在对导电体772及导电体788供应电压时，对EL层786a及EL层786b中的一个注入电子并对另一个注入空穴的功能。因此，当以导电体772的电位高于导电体788的方式供应电压时，从电荷产生层792对EL层786a注入电子且对EL层786b注入空穴。
此外，从光提取效率的观点来看，电荷产生层792优选使可见光透过(具体地说，电荷产生层792的可见光的透过率为40％以上)。此外，电荷产生层792的电导率也可以比导电体772或导电体788低。
发光器件572的结构可以为图20D所示的结构。图20D示出在导电体772和导电体788之间设置三层的EL(EL层786a、EL层786b及EL层786c)且在EL层786a和EL层786b之间及EL层786b和EL层786c之间设置电荷产生层792的具有串联结构的发光器件572。在此，EL层786a、EL层786b及EL层786c可以具有与图20B所示的EL层786相同的结构。通过使发光器件572具有图20D所示的结构，可以进一步提高发光器件572的电流效率及外量子效率。由此，可以在显示装置100上显示更高亮度图像。此外，可以进一步降低显示装置100的功耗。
发光器件572的结构可以为图20E所示的结构。图20E示出在导电体772和导电体788之间设置n层的EL(EL层786(1)至EL层786(n))且在各EL层786之间设置电荷产生层792的具有串联结构的发光器件572。在此，EL层786(1)至EL层786(n)可以具有与图20B所示的EL层786相同的结构。此外，图20E示出EL层786中的EL层786(1)、EL层786(m)及EL层786(n)。在此，m为2以上且小于n的整数，n为m以上的整数。n的值越大，越可以提高发光器件572的电流效率及外量子效率。由此，可以在显示装置100上显示高亮度图像。此外，可以降低显示装置100的功耗。
对可以用于发光器件572的构成材料进行说明。
〔导电体772及导电体788〕
作为导电体772及导电体788，如果可以满足上述两个电极的功能则可以适当地组合下述材料。例如，可以适当地使用金属、合金、导电化合物以及它们的混合物等。具体而言，可以举出In-Sn氧化物(也称为ITO)、In-Si-Sn氧化物(也称为ITSO)、In-Zn氧化物、In-W-Zn氧化物。除了上述以外，还可以举出铝(Al)、钛(Ti)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、镓(Ga)、锌(Zn)、铟(In)、锡(Sn)、钼(Mo)、钽(Ta)、钨(W)、钯(Pd)、金(Au)、铂(Pt)、银(Ag)、钇(Y)、钕(Nd)等金属以及适当地组合它们的合金。除了上述以外，可以使用属于元素周期表中第1族或第2族的元素(例如，锂(Li)、铯(Cs)、钙(Ca)、锶(Sr)、铕(Eu)、镱(Yb)等稀土金属、适当地组合它们的合金以及石墨烯等。
〔空穴注入层721及空穴传输层722〕
空穴注入层721是将空穴从阳极的导电体772或电荷产生层792注入到EL层786中的层，包含空穴注入性高的材料。在此，EL层786包括EL层786a、EL层786b、EL层786c、EL层786(1)至EL层786(n)。
作为空穴注入性高的材料，可以举出钼氧化物、钒氧化物、钌氧化物、钨氧化物、锰氧化物等过渡金属氧化物。除了上述以外，可以使用酞菁类化合物、芳香胺化合物或高分子等。
作为空穴注入性高的材料，也可以使用包含空穴传输性材料及受体材料(电子受体材料)的复合材料。在此情况下，由受体材料从空穴传输性材料抽出电子而在空穴注入层721中产生空穴，空穴通过空穴传输层722注入到发光层723中。此外，空穴注入层721可以采用由包含空穴传输性材料及受体材料(电子受体材料)的复合材料构成的单层，也可以采用分别使用空穴传输性材料及受体材料(电子受体材料)形成的层的叠层。
空穴传输层722是将从导电体772经过空穴注入层721注入的空穴传输到发光层723中的层。此外，空穴传输层722是包含空穴传输性材料的层。作为用于空穴传输层722的空穴传输性材料，特别优选使用具有与空穴注入层721的HOMO能级相同或相近的HOMO能级的材料。
作为用于空穴注入层721的受体材料，可以使用属于元素周期表中的第4族至第8族的金属的氧化物。具体地说，可以举出氧化钼、氧化钒、氧化铌、氧化钽、氧化铬、氧化钨、氧化锰、氧化铼。特别优选使用氧化钼，因为其在大气中也稳定，吸湿性低，并且容易处理。除了上述以外，可以举出醌二甲烷衍生物、四氯苯醌衍生物、六氮杂三亚苯衍生物等有机受体。
作为用于空穴注入层721及空穴传输层722的空穴传输性材料，优选为具有10- 6cm2/Vs以上的空穴迁移率的物质。此外，只要是空穴传输性高于电子传输性的物质，可以使用上述以外的物质。
作为空穴传输性材料，优选使用富π电子型杂芳族化合物(例如，咔唑衍生物或吲哚衍生物)或芳香胺化合物。
注意，空穴传输性材料不局限于上述材料，可以组合一种或多种的已知的各种各样材料而用于空穴注入层721及空穴传输层722作为空穴传输性材料。此外，空穴传输层722也可以分别由多个层构成。也就是说，例如，也可以层叠有第一空穴传输层和第二空穴传输层。
〔发光层723〕
发光层723是包含发光物质的层。此外，作为发光物质，适当地使用呈现蓝色、紫色、蓝紫色、绿色、黄绿色、黄色、橙色、红色等的发光颜色的物质。在此，如图20C、图20D及图20E所示，在发光器件572具有多个EL层的情况下，通过在设置于每个EL层中的发光层723中分别使用不同的发光物质，可以成为呈现不同的发光颜色的结构(例如，可以组合处于补色关系的发光颜色获得白色发光)。例如，在发光器件572具有图20C所示的结构的情况下，通过在设置于EL层786a中的发光层723和设置于EL层786b中的发光层723之间使用不同的发光物质，可以使EL层786a的发光颜色不同于EL层786b的发光颜色。此外，也可以为一个发光层具有不同的发光物质的叠层结构。
发光层723除了发光物质(客体材料)以外还可以包含一种或多种有机化合物(主体材料、辅助材料)。此外，作为一种或多种有机化合物，可以使用空穴传输性材料和电子传输性材料中的一方或双方。
对可用于发光层723的发光物质没有特别的限制，可以使用将单重激发能量转换为可见光区域的光的发光物质或将三重激发能量转换为可见光区域的光的发光物质。此外，作为上述发光物质，例如可以举出如下物质。
作为将单重激发能量转换为发光的发光物质，可以举出发射荧光的物质(荧光材料)，例如可以举出芘衍生物、蒽衍生物、三亚苯衍生物、芴衍生物、咔唑衍生物、二苯并噻吩衍生物、二苯并呋喃衍生物、二苯并喹喔啉衍生物、喹喔啉衍生物、吡啶衍生物、嘧啶衍生物、菲衍生物、萘衍生物等。尤其是，芘衍生物的发光量子产率高，所以是优选的。
作为将三重激发能量转换为发光的发光物质，例如可以举出发射磷光的物质(磷光材料)或呈现热活化延迟荧光的热活化延迟荧光(TADF：Thermally activated delayedfluorescence)材料。
作为磷光材料，可以举出有机金属配合物、金属配合物(铂配合物)、稀土金属配合物等。这种物质根据每个物质呈现不同的发光颜色(发光峰)，因此根据需要适当地选择而使用。
此外，作为蓝色的发光物质，可以使用光致发光的峰波长为430nm以上且470nm以下，优选为430nm以上且460nm以下的物质。此外，作为绿色的发光物质，可以使用光致发光的峰波长为500nm以上且540nm以下，优选为500nm以上且530nm以下的物质。此外，作为红色的发光物质，可以使用光致发光的峰波长为610nm以上且680nm以下，优选为620nm以上且680nm以下的物质。此外，光致发光的测定都可以使用溶液或薄膜。
通过同时使用上述化合物及微腔效应，可以更容易达到上述色度。此时，为了获得微腔效应所需的半透射半反射电极(金属薄膜部分)的厚度优选为20nm以上且40nm以下，更优选大于25nm且40nm以下。当该厚度超过40nm时，效率可能会降低。
作为用于发光层723的有机化合物(主体材料、辅助材料)，可以使用选择一种或多种其能隙比发光物质(客体材料)大的物质。此外，上述空穴传输性材料及后述的电子传输性材料分别可以被用作主体材料或辅助材料。
当发光物质是荧光材料时，优选使用单重激发态的能级大且三重激发态的能级小的有机化合物作为主体材料。例如，优选使用蒽衍生物或并四苯衍生物。
在发光物质是磷光材料的情况下，选择其三重态激发能量比发光物质的三重态激发能量(基态和三重激发态之间的能量差)大的有机化合物作为主体材料，即可。在此情况下，可以使用锌或铝类金属配合物、噁二唑衍生物、三唑衍生物、苯并咪唑衍生物、喹喔啉衍生物、二苯并喹喔啉衍生物、二苯并噻吩衍生物、二苯并呋喃衍生物、嘧啶衍生物、三嗪衍生物、吡啶衍生物、联吡啶衍生物、菲罗啉衍生物等杂芳族化合物或者芳香胺、咔唑衍生物等。
在将多个有机化合物用于发光层723的情况下，优选组合形成激基复合物的化合物和发光物质而使用。在此情况下，可以适当地组合各种有机化合物而使用，但是为了高效地形成激基复合物，特别优选组合容易接收空穴的化合物(空穴传输性材料)和容易接收电子的化合物(电子传输性材料)。此外，作为空穴传输性材料及电子传输性材料的具体例子，可以使用本实施方式所示的材料。
TADF材料是指能够利用微小的热能量将三重激发态上转换(up-convert)为单重激发态(逆系间窜越)并高效率地呈现来自单重激发态的发光(荧光)的材料。可以高效率地获得热活化延迟荧光的条件为如下：三重激发能级和单重激发能级之间的能量差为0eV以上且0.2eV以下，优选为0eV以上且0.1eV以下。TADF材料所呈现的延迟荧光是指其光谱与一般的荧光同样但其寿命非常长的发光。该寿命为10-6秒以上，优选为10-3秒以上。
作为TADF材料，例如可以举出富勒烯或其衍生物、普鲁黄素等吖啶衍生物、伊红等。此外，可以举出包含镁(Mg)、锌(Zn)、镉(Cd)、锡(Sn)、铂(Pt)、铟(In)或钯(Pd)等的含金属卟啉。
除了上述以外，可以使用具有富π电子型芳杂环及缺π电子型芳杂环的杂环化合物。此外，在富π电子型芳杂环和缺π电子型芳杂环直接键合的物质中，富π电子型芳杂环的供体性和缺π电子型芳杂环的受体性都强，单重激发态与三重激发态之间的能量差变小，所以是尤其优选的。
此外，在使用TADF材料的情况下，可以组合其他有机化合物使用。
〔电子传输层724〕
电子传输层724是将从导电体788经过电子注入层725注入的电子传输到发光层723中的层。此外，电子传输层724是包含电子传输性材料的层。作为用于电子传输层724的电子传输性材料，优选为具有1×10-6cm2/Vs以上的电子迁移率的物质。此外，只要是电子传输性高于空穴传输性的物质，可以使用上述以外的物质。
作为用于电子传输性材料可以举出具有喹啉配体、苯并喹啉配体、噁唑配体、噻唑配体的金属配合物、噁二唑衍生物、三唑衍生物、菲罗啉衍生物、吡啶衍生物、联吡啶衍生物等。除了上述以外，也可以使用含氮杂芳族化合物等缺π电子型杂芳族化合物。
电子传输层724既可由单层构成又可由层叠有两层以上的由上述物质构成的层的构成。
〔电子注入层725〕
电子注入层725是包含电子注入性高的物质的层。作为电子注入层725，可以使用氟化锂(LiF)、氟化铯(CsF)、氟化钙(CaF2)及锂氧化物(LiOx)等碱金属、碱土金属或这些金属的化合物。此外，可以使用氟化铒(ErF3)等稀土金属化合物。此外，也可以将电子盐用于电子注入层725。作为该电子盐，例如可以举出对钙和铝的混合氧化物以高浓度添加电子的物质等。此外，也可以使用如上所述的构成电子传输层724的物质。
也可以将混合有机化合物与电子给体(供体)而成的复合材料用于电子注入层725。这种复合材料因为通过电子给体在有机化合物中产生电子而具有优异的电子注入性和电子传输性。在此情况下，有机化合物优选是在传输所产生的电子方面性能优异的材料，具体而言，例如，可以使用用于如上所述的电子传输层724的电子传输性材料(金属配合物、杂芳族化合物等)。作为电子给体，只要是对有机化合物呈现电子施主性的物质即可。具体而言，优选使用碱金属、碱土金属和稀土金属，可以举出锂、铯、镁、钙、铒、镱等。此外，优选使用碱金属氧化物或碱土金属氧化物，可以举出锂氧化物、钙氧化物、钡氧化物等。此外，还可以使用氧化镁等路易斯碱。此外，也可以使用四硫富瓦烯(简称：TTF)等有机化合物。
〔电荷产生层792〕
电荷产生层792具有如下功能：在对导电体772及导电体788施加电压时，对接触于该电荷产生层792的两个EL层786中离导电体772更近的一个EL层786注入电子且对与导电体788不同一侧的EL层786注入空穴的功能。例如，在具有图20C所示的结构的发光器件572中，电荷产生层792具有对EL层786a注入电子且对EL层786b注入空穴的功能。电荷产生层792既可以具有对空穴传输性材料添加有电子受体(受体)的结构，也可以具有对电子传输性材料添加有电子给体(供体)的结构。或者，也可以层叠有这两种结构。此外，通过使用上述材料形成电荷产生层792，可以抑制在层叠EL层时的显示装置100的驱动电压的增大。
在电荷产生层792具有对空穴传输性材料添加有电子受体的结构的情况下，作为电子受体，可以举出7,7,8,8-四氰基-2,3,5,6-四氟醌二甲烷(简称：F4-TCNQ)、氯醌等。此外，可以举出属于元素周期表中第4族至第8族的元素的金属的氧化物。具体地说，可以举出氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化锰、氧化铼等。
在电荷产生层792具有对电子传输性材料添加有电子供体的结构的情况下，作为电子给体，可以使用碱金属、碱土金属、稀土金属或属于元素周期表中第2族、第13族的金属及它们的氧化物或碳酸盐。具体而言，优选使用锂(Li)、铯(Cs)、镁(Mg)、钙(Ca)、镱(Yb)、铟(In)、氧化锂、碳酸铯等。此外，也可以将如四硫萘并萘(tetrathianaphthacene)等有机化合物用作电子给体。
此外，当制造发光器件572时，可以利用蒸镀法等真空工序或旋涂法、喷墨法等溶液工序。作为蒸镀法，可以利用溅射法、离子镀法、离子束蒸镀法、分子束蒸镀法、真空蒸镀法等物理蒸镀法(PVD法)或化学气相沉积法(CVD法)等。尤其是，可以利用蒸镀法(真空蒸镀法)、涂敷法(浸涂法、染料涂布法、棒式涂布法、旋涂法、喷涂法)、印刷法(喷墨法、丝网印刷(孔版印刷)法、胶版印刷(平版印刷)法、柔版印刷(凸版印刷)法、照相凹版印刷法、微接触印刷法等)等方法形成包括在发光器件的EL层中的功能层(空穴注入层、空穴传输层、发光层、电子传输层、电子注入层)以及电荷产生层。
此外，本实施方式所示的构成发光器件的EL层的各功能层(空穴注入层、空穴传输层、发光层、电子传输层、电子注入层)以及电荷产生层的材料不局限于此，只要为可以满足各层的功能的材料就可以组合地使用。作为一个例子，可以使用高分子化合物(低聚物、树枝状聚合物、聚合物等)、中分子化合物(介于低分子与高分子之间的化合物：分子量为400至4000)、无机化合物(量子点材料等)等。作为量子点材料，可以使用胶状量子点材料、合金型量子点材料、核壳型量子点材料、核型量子点材料等。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，说明可以用于本发明的一个方式的显示装置的晶体管。
<晶体管的结构例子1>
图21A、图21B及图21C是可以用于本发明的一个方式的显示装置的晶体管200A及晶体管200A周边的俯视图及截面图。可以将晶体管200A应用于本发明的一个方式的显示装置。
图21A是晶体管200A的俯视图。此外，图21B及图21C是晶体管200A的截面图。在此，图21B是沿着图21A中的点划线A1-A2的截面图，该截面图相当于晶体管200A的沟道长度方向上的截面图。图21C是沿着图21A中的点划线A3-A4的截面图，该截面图相当于晶体管200A的沟道宽度方向上的截面图。注意，为了容易理解，在图21A的俯视图中省略部分构成要素。
如图21所示，晶体管200A包括：配置在衬底(未图示)上的金属氧化物230a；配置在金属氧化物230a上的金属氧化物230b；配置在金属氧化物230b上的相互分离的导电体242a及导电体242b；配置在导电体242a及导电体242b上的以与导电体242a与导电体242b之间重叠的方式形成开口的绝缘体280；配置在开口中的导电体260；配置在金属氧化物230b、导电体242a、导电体242b以及绝缘体280与导电体260之间的绝缘体250；以及配置在金属氧化物230b、导电体242a、导电体242b以及绝缘体280与绝缘体250之间的金属氧化物230c。在此，如图21B和图21C所示，导电体260的顶面优选与绝缘体250、绝缘体254、金属氧化物230c以及绝缘体280的顶面大致一致。以下，金属氧化物230a、金属氧化物230b以及金属氧化物230c有时被统称为金属氧化物230。此外，导电体242a及导电体242b有时被统称为导电体242。
在图21所示的晶体管200A中，导电体242a及导电体242b的位于导电体260一侧的侧面大致垂直于底面。此外，图21所示的晶体管200A不局限于此，也可以采用导电体242a及导电体242b的侧面和底面所形成的角度为10°以上且80°以下，优选为30°以上且60°以下的结构。此外，也可以采用导电体242a和导电体242b的相对的侧面具有多个面的结构。
此外，如图21所示，优选在绝缘体224、金属氧化物230a、金属氧化物230b、导电体242a、导电体242b及金属氧化物230c与绝缘体280之间配置有绝缘体254。在此，如图21B、图21C所示，绝缘体254优选与金属氧化物230c的侧面、导电体242a的顶面及侧面、导电体242b的顶面及侧面、金属氧化物230a及金属氧化物230b的侧面以及绝缘体224的顶面接触。
注意，在晶体管200A中，在形成沟道的区域(以下也称为沟道形成区域)及其附近层叠有金属氧化物230a、金属氧化物230b及金属氧化物230c的三层，但是本发明不局限于此。例如，可以是金属氧化物230b与金属氧化物230c的两层结构或者四层以上的叠层结构。此外，在晶体管200A中，导电体260具有两层结构，但是本发明不局限于此。例如，导电体260也可以具有单层结构或三层以上的叠层结构。此外，金属氧化物230a、金属氧化物230b以及金属氧化物230c也可以各自具有两层以上的叠层结构。
例如，在金属氧化物230c具有由第一金属氧化物和第一金属氧化物上的第二金属氧化物构成的叠层结构的情况下，优选的是，第一金属氧化物具有与金属氧化物230b同样的组成，而第二金属氧化物具有与金属氧化物230a同样的组成。
在此，导电体260被用作晶体管的栅电极，导电体242a及导电体242b各被用作源电极或漏电极。如上所述，导电体260以嵌入绝缘体280的开口及被夹在导电体242a与导电体242b之间的区域中的方式形成。在此，导电体260、导电体242a及导电体242b的配置相对于绝缘体280的开口自对准地被选择。也就是说，在晶体管200A中，栅电极可以自对准地配置在源电极与漏电极之间。由此，可以以不设置用于对准的余地的方式形成导电体260，所以可以实现晶体管200A的占有面积的缩小。由此，可以实现显示装置的高清晰化。此外，可以实现窄边框的显示装置。
如图21所示，导电体260优选包括配置在绝缘体250的内侧的导电体260a及以嵌入导电体260a的内侧的方式配置的导电体260b。
晶体管200A优选包括配置在衬底(未图示)上的绝缘体214、配置在绝缘体214上的绝缘体216、以嵌入绝缘体216的方式配置的导电体205、配置在绝缘体216及导电体205上的绝缘体222以及配置在绝缘体222上的绝缘体224。优选在绝缘体224上配置有金属氧化物230a。
优选在晶体管200A上配置有被用作层间膜的绝缘体274及绝缘体281。在此，绝缘体274优选与导电体260、绝缘体250、绝缘体254、金属氧化物230c以及绝缘体280的顶面接触。
此外，绝缘体222、绝缘体254以及绝缘体274优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。例如，绝缘体222、绝缘体254以及绝缘体274的氢透过性优选低于绝缘体224、绝缘体250以及绝缘体280。此外，绝缘体222及绝缘体254优选具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能。例如，绝缘体222及绝缘体254的氧透过性优选低于绝缘体224、绝缘体250以及绝缘体280。
在此，绝缘体224、金属氧化物230以及绝缘体250与绝缘体280及绝缘体281由绝缘体254以及绝缘体274相隔。由此，可以抑制包含在绝缘体280及绝缘体281中的氢等杂质或过剩的氧混入绝缘体224、金属氧化物230a、金属氧化物230b以及绝缘体250中。
半导体装置优选包括与晶体管200A电连接且被用作插头的导电体240(导电体240a及导电体240b)。此外，还包括与被用作插头的导电体240的侧面接触的绝缘体241(绝缘体241a及绝缘体241b)。也就是说，绝缘体241以与绝缘体254、绝缘体280、绝缘体274以及绝缘体281的开口的内壁接触的方式形成。此外，可以以与绝缘体241的侧面接触的方式设置有导电体240的第一导电体且在其内侧设置第二导电体。在此，导电体240的顶面的高度与绝缘体281的顶面的高度可以大致相同。此外，示出在晶体管200A中，层叠有导电体240的第一导电体及导电体240的第二导电体的结构，但是本发明不局限于此。例如，导电体240也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
优选在晶体管200A中将被用作氧化物半导体的金属氧化物(以下也称为氧化物半导体)用于包含沟道形成区域的金属氧化物230(金属氧化物230a、金属氧化物230b及金属氧化物230c)。例如，作为将成为金属氧化物230的沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。
作为上述金属氧化物，优选至少包含铟(In)或锌(Zn)。尤其是，优选包含铟(In)或锌(Zn)。此外，除此之外，优选还包含元素M。元素M可以为铝(Al)、镓(Ga)、钇(Y)、锡(Sn)、硼(B)、钛(Ti)、铁(Fe)、镍(Ni)、锗(Ge)、锆(Zr)、钼(Mo)、镧(La)、铈(Ce)、钕(Nd)、铪(Hf)、钽(Ta)、钨(W)、镁(Mg)和钴(Co)等中的一种以上。尤其是，元素M优选为铝(Al)、镓(Ga)、钇(Y)和锡(Sn)中的一种以上。另外，元素M更优选包含Ga和Sn中的任一个或两个。
此外，如图21B所示，金属氧化物230b中的不与导电体242重叠的区域的厚度有时比其与导电体242重叠的区域的厚度薄。这是因为当形成导电体242a及导电体242b时去除金属氧化物230b的顶面的一部分的缘故。当在金属氧化物230b的顶面上形成用作导电体242的导电膜时，有时在与该导电膜的界面附近形成低电阻区域。如此，通过去除金属氧化物230b的顶面上的位于导电体242a与导电体242b之间的低电阻区域，可以抑制沟道形成在该区域中。
通过本发明的一个方式，可以提供一种包括尺寸小的晶体管并其清晰度高的显示装置。此外，可以提供一种包括通态电流大的晶体管并其亮度高的显示装置。此外，可以提供一种包括工作速度快的晶体管并其工作速度快的显示装置。此外，可以提供一种包括电特性稳定的晶体管并其可靠性高的显示装置。此外，可以提供一种包括关态电流小的晶体管并其功耗低的显示装置。
以下说明可以用于本发明的一个方式的显示装置的晶体管200A的详细结构。
导电体205以包括与金属氧化物230及导电体260重叠的区域的方式配置。此外，导电体205优选以嵌入绝缘体216中的方式设置。在此，导电体205的顶面的平坦性优选为高。例如，导电体205的顶面的平均表面粗糙度(Ra)为1nm以下，优选为0.5nm以下，更优选为0.3nm以下即可。由此，可以提高形成在导电体205上的绝缘体224的平坦性，并提高金属氧化物230b及金属氧化物230c的结晶性。
在此，导电体260有时被用作第一栅极(也称为顶栅极)电极。此外，导电体205有时被用作第二栅极(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200A的Vth。尤其是，通过对导电体205供应负电位，可以使晶体管200A的Vth大于0V且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。
此外，导电体205优选比金属氧化物230中的沟道形成区域大。尤其是，如图21C所示，导电体205优选延伸到与沟道宽度方向上的金属氧化物230交叉的端部的外侧的区域。就是说，优选在金属氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。
就是说通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕金属氧化物230的沟道形成区域。
此外，如图21C所示，将导电体205延伸来用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。
作为导电体205，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，以单层图示导电体205，但是导电体205也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
也可以在导电体205下使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易透过上述杂质)的导电体。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易透过上述氧)的导电体。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
此外，当在导电体205下使用具有抑制氧的扩散的功能的导电体时，可以抑制使导电体205氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电体，例如，优选使用钽、氮化钽、钌或氧化钌等。因此，作为导电体205的第一导电体，可以使用上述导电材料的单层或叠层。
绝缘体214优选被用作抑制水或氢等杂质从衬底一侧进入晶体管200A的阻挡绝缘膜。因此，作为绝缘体214优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能(不容易使上述氧透过)的绝缘材料。
例如，优选的是，作为绝缘体214使用氧化铝或氮化硅等。由此，可以抑制水或氢等杂质从与绝缘体214相比更靠近衬底一侧扩散到晶体管200A一侧。此外，可以抑制包含在绝缘体224等中的氧扩散到与绝缘体214相比更靠近衬底一侧。
被用作层间膜的绝缘体216、绝缘体280及绝缘体281的介电常数优选比绝缘体214低。通过将介电常数低的材料作为层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216、绝缘体280及绝缘体281，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
绝缘体222及绝缘体224被用作栅极绝缘体。
在此，在与金属氧化物230接触的绝缘体224中，优选通过加热使氧脱离。在本说明书等中，有时将通过加热脱离的氧称为过剩氧。例如，作为绝缘体224适当地使用氧化硅或氧氮化硅等，即可。通过以与金属氧化物230接触的方式设置包含氧的绝缘体，可以减少金属氧化物230中的氧缺陷，从而可以提高晶体管200A的可靠性。
具体而言，作为绝缘体224，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal Desorption Spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
如图21C所示，有时在绝缘体224中不与绝缘体254重叠并不与金属氧化物230b重叠的区域的厚度比其他区域的厚度薄。在绝缘体224中，不与绝缘体254重叠并不与金属氧化物230b重叠的区域优选具有足够使上述氧扩散的厚度。
与绝缘体214等同样，绝缘体222优选被用作抑制水或氢等杂质从衬底一侧混入晶体管200A的阻挡绝缘膜。例如，绝缘体222的氢透过性优选比绝缘体224低。通过由绝缘体222、绝缘体254以及绝缘体274围绕绝缘体224、金属氧化物230以及绝缘体250等，可以抑制水或氢等杂质从外部侵入晶体管200A。
再者，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能(不容易使上述氧透过)。例如，绝缘体222的氧透过性优选比绝缘体224低。通过使绝缘体222具有抑制氧或杂质的扩散的功能，可以减少金属氧化物230所具有的氧扩散到衬底一侧，所以是优选的。此外，可以抑制导电体205与绝缘体224及金属氧化物230所具有的氧起反应。
绝缘体222优选使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从金属氧化物230释放或氢等杂质从晶体管200A的周围部进入金属氧化物230的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
此外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于由相同材料构成的叠层结构，也可以是由不同材料构成的叠层结构。例如，也可以在绝缘体222下设置与绝缘体224同样的绝缘体。
金属氧化物230包括金属氧化物230a、金属氧化物230a上的金属氧化物230b及金属氧化物230b上的金属氧化物230c。当在金属氧化物230b下设置金属氧化物230a时，可以抑制杂质从形成在金属氧化物230a下方的结构物扩散到金属氧化物230b。当在金属氧化物230b上设置金属氧化物230c时，可以抑制杂质从形成在金属氧化物230c的上方的结构物扩散到金属氧化物230b。
此外，金属氧化物230优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。例如，在金属氧化物230至少包含铟(In)及元素M的情况下，金属氧化物230a中的元素M与构成金属氧化物230a的全部元素的原子个数比优选大于金属氧化物230b中的元素M与构成金属氧化物230b的全部元素的原子个数比。此外，金属氧化物230a中的元素M与In的原子个数比优选大于金属氧化物230b中的元素M与In的原子个数比。在此，金属氧化物230c可以使用可用于金属氧化物230a或金属氧化物230b的金属氧化物。
优选的是，使金属氧化物230a及金属氧化物230c的导带底的能量高于金属氧化物230b的导带底的能量。换言之，金属氧化物230a及金属氧化物230c的电子亲和势优选小于金属氧化物230b的电子亲和势。在此情况下，金属氧化物230c优选使用可以用于金属氧化物230a的金属氧化物。具体而言，金属氧化物230c中的元素M与构成金属氧化物230c的全部元素的原子个数比优选大于金属氧化物230b中的元素M与构成金属氧化物230b的全部元素的原子个数比。此外，金属氧化物230c中的元素M与In的原子个数比优选大于金属氧化物230b中的元素M与In的原子个数比。
在此，在金属氧化物230a、金属氧化物230b及金属氧化物230c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为金属氧化物230a、金属氧化物230b及金属氧化物230c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在金属氧化物230a与金属氧化物230b的界面以及金属氧化物230b与金属氧化物230c的界面的混合层的缺陷态密度。
具体而言，通过使金属氧化物230a与金属氧化物230b以及金属氧化物230b与金属氧化物230c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在金属氧化物230b为In-Ga-Zn氧化物的情况下，作为金属氧化物230a及金属氧化物230c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。此外，金属氧化物230c可以具有叠层结构。例如，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的Ga-Zn氧化物的叠层结构，或者，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的氧化镓的叠层结构。换言之，作为金属氧化物230c，也可以使用In-Ga-Zn氧化物和不包含In的氧化物的叠层结构。
具体而言，作为金属氧化物230a使用In：Ga：Zn＝1：3：4[原子个数比]或1：1：0.5[原子个数比]的金属氧化物，即可。此外，作为金属氧化物230b使用In：Ga：Zn＝4：2：3[原子个数比]或3：1：2[原子个数比]的金属氧化物，即可。此外，作为金属氧化物230c使用In：Ga：Zn＝1：3：4[原子个数比]、In：Ga：Zn＝4：2：3[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物，即可。此外，作为金属氧化物230c具有叠层结构的情况下的具体例子，可以举出In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：1[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：5[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和氧化镓的叠层结构等。
此时，载流子的主要路径为金属氧化物230b。通过使金属氧化物230a及金属氧化物230c具有上述结构，可以降低金属氧化物230a与金属氧化物230b的界面及金属氧化物230b与金属氧化物230c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，从而晶体管200A可以得到高通态电流及高频率特性。此外，在金属氧化物230c具有叠层结构时，被期待降低上述金属氧化物230b和金属氧化物230c之间的界面的缺陷态密度的效果及抑制金属氧化物230c所具有的构成元素扩散到绝缘体250一侧的效果。更具体而言，在金属氧化物230c具有叠层结构时，因为使不包含In的氧化物位于叠层结构的上方，所以可以抑制会扩散到绝缘体250一侧的In。由于绝缘体250被用作栅极绝缘体，因此在In扩散在其中的情况下导致晶体管的特性不良。由此，通过使金属氧化物230c具有叠层结构，可以提供可靠性高的显示装置。
在金属氧化物230b上设置被用作源电极及漏电极的导电体242(导电体242a及导电体242b)。作为导电体242，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。
通过以与金属氧化物230接触的方式形成上述导电体242，金属氧化物230中的导电体242附近的氧浓度有时降低。此外，在金属氧化物230中的导电体242附近有时形成包括包含在导电体242中的金属及金属氧化物230的成分的金属化合物层。在此情况下，金属氧化物230的导电体242附近的区域中的载流子密度增加，该区域的电阻降低。
在此，导电体242a与导电体242b之间的区域以与绝缘体280的开口重叠的方式形成。因此，可以在导电体242a与导电体242b之间自对准地配置导电体260。
绝缘体250被用作栅极绝缘体。绝缘体250优选与金属氧化物230c的顶面接触地配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
与绝缘体224同样，优选降低绝缘体250中的水或氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。
也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制从绝缘体250扩散到导电体260的氧。由此，可以抑制因绝缘体250中的氧所导致的导电体260的氧化。
该金属氧化物有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为该金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体250与该金属氧化物的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT：Equivalent oxide thickness)。
具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。特别是，优选使用作为包含铝及铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
虽然在图21中，导电体260具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体260a优选使用上述具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电体。此外，优选使用具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能的导电材料。
当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。
作为导电体260b优选使用以钨、铜或铝为主要成分的导电材料。此外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。此外，导电体260b可以具有叠层结构，例如可以具有钛、氮化钛与上述导电材料的叠层结构。
如图21A和图21C所示，在金属氧化物230b的不与导电体242重叠的区域，即金属氧化物230的沟道形成区域中，金属氧化物230的侧面被导电体260覆盖。由此，可以容易将被用作第一栅电极的导电体260的电场影响到金属氧化物230的侧面。由此，可以提高晶体管200A的通态电流及频率特性。
绝缘体254与绝缘体214等同样地优选被用作抑制水或氢等杂质从绝缘体280一侧混入晶体管200A的阻挡绝缘膜。例如，绝缘体254的氢透过性优选比绝缘体224低。再者，如图21B及图21C所示，绝缘体254优选与金属氧化物230c的侧面、导电体242a的顶面及侧面、导电体242b的顶面及侧面、金属氧化物230a及金属氧化物230b的侧面以及绝缘体224的顶面接触。通过采用这种结构，可以抑制绝缘体280所包含的氢从导电体242a、导电体242b、金属氧化物230a、金属氧化物230b及绝缘体224的顶面或侧面侵入金属氧化物230。
再者，绝缘体254还具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能(不容易使上述氧透过)。例如，绝缘体254的氧透过性优选比绝缘体280或绝缘体224低。
绝缘体254优选通过溅射法形成。通过在包含氧的气氛下使用溅射法形成绝缘体254，可以对绝缘体224与绝缘体254接触的区域附近添加氧。由此，可以将氧从该区域通过绝缘体224供应到金属氧化物230中。在此，通过使绝缘体254具有抑制扩散到上方的氧的功能，可以防止氧从金属氧化物230扩散到绝缘体280。此外，通过使绝缘体222具有抑制扩散到下方的氧的功能，可以防止氧从金属氧化物230扩散到衬底一侧。如此，对金属氧化物230中的沟道形成区域供应氧。由此，可以减少金属氧化物230的氧缺陷并抑制晶体管的常开启化。
作为绝缘体254，例如可以形成包含铝及铪中的一个或多个的氧化物的绝缘体。注意，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
通过由对氢具有阻挡性的绝缘体254覆盖绝缘体224、绝缘体250以及金属氧化物230，绝缘体280由绝缘体254与绝缘体224、金属氧化物230以及绝缘体250分开。由此，可以抑制从晶体管200A的外部侵入氢等杂质，从而可以对晶体管200A赋予良好的电特性及可靠性。
优选将绝缘体280隔着绝缘体254设置在绝缘体224、金属氧化物230及导电体242上。例如，作为绝缘体280，优选具有氧化硅、氧氮化硅、氮氧化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
此外，优选绝缘体280中的水或氢等杂质的浓度得到降低。此外，绝缘体280的顶面也可以被平坦化。
绝缘体274优选与绝缘体214等同样地被用作抑制水或氢等杂质从上方混入到绝缘体280的阻挡绝缘膜。作为绝缘体274，例如可以使用能够用于绝缘体214、绝缘体254等的绝缘体。
优选在绝缘体274上设置被用作层间膜的绝缘体281。与绝缘体224等同样，优选绝缘体281中的水或氢等杂质的浓度得到降低。
在形成于绝缘体281、绝缘体274、绝缘体280及绝缘体254中的开口中配置导电体240a及导电体240b。导电体240a及导电体240b以中间夹着导电体260的方式设置。此外，导电体240a及导电体240b的顶面的高度与绝缘体281的顶面可以位于同一平面上。
此外，以与绝缘体281、绝缘体274、绝缘体280以及绝缘体254的开口的内壁接触的方式设置有绝缘体241a，以与其侧面接触的方式形成有导电体240a的第一导电体。导电体242a位于该开口的底部的至少一部分，导电体240a与导电体242a接触。同样，以与绝缘体281、绝缘体274、绝缘体280以及绝缘体254的开口的内壁接触的方式设置有绝缘体241b，以与其侧面接触的方式形成有导电体240b的第一导电体。导电体242b位于该开口的底部的至少一部分，导电体240b与导电体242b接触。
导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。
当作为导电体240采用叠层结构时，作为与金属氧化物230a、金属氧化物230b、导电体242、绝缘体254、绝缘体280、绝缘体274及绝缘体281接触的导电体优选使用上述具有抑制水或氢等杂质的扩散的功能的导电体。例如，优选使用钽、氮化钽、钛、氮化钛、钌或氧化钌等。可以以单层或叠层使用具有抑制水或氢等杂质的扩散的功能的导电材料。通过使用该导电材料，可以防止添加到绝缘体280的氧被导电体240a及导电体240b吸收。此外，可以防止水或氢等杂质从绝缘体281的上方的层通过导电体240a及导电体240b进入金属氧化物230。
作为绝缘体241a及绝缘体241b，例如使用能够用于绝缘体254等的绝缘体，即可。因为绝缘体241a及绝缘体241b与绝缘体254及接触地设置，所以可以抑制从绝缘体280等水或氢等杂质经过导电体240a及导电体240b混入金属氧化物230。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。
虽然未图示，但是可以以与导电体240a的顶面及导电体240b的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。此外，该导电体可以具有叠层结构，例如，可以具有钛、氮化钛与上述导电材料的叠层结构。此外，该导电体也可以以嵌入绝缘体的开口中的方式形成。
<晶体管的结构例子2>
图22A、图22B及图22C是可以用于本发明的一个方式的显示装置的晶体管200B及晶体管200B周边的俯视图及截面图。晶体管200B是晶体管200A的变形例子。
图22A是晶体管200B的俯视图。此外，图22B及图22C是晶体管200B的截面图。在此，图22B是沿着图22A中的点划线B1-B2的截面图，该截面图相当于晶体管200B的沟道长度方向上的截面图。图22C是沿着图22A中的点划线B3-B4的截面图，该截面图相当于晶体管200B的沟道宽度方向上的截面图。注意，为了容易理解，在图22A的俯视图中省略部分构成要素。
在晶体管200B中，导电体242a及导电体242b具有与金属氧化物230c、绝缘体250及导电体260重叠的区域。由此，晶体管200B可以为通态电流高的晶体管。此外，晶体管200B可以为易于被控制的晶体管。
用作栅电极的导电体260包括导电体260a及导电体260a上的导电体260b。导电体260a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)扩散的功能的导电材料。
通过使导电体260a具有抑制氧扩散的功能，可以提高导电体260b的材料选择性。也就是说，通过包括导电体260a，可以抑制导电体260b的氧化，由此可以抑制导电率下降。
优选以覆盖导电体260的顶面及侧面、绝缘体250的侧面及金属氧化物230c的侧面的方式设置绝缘体254。作为绝缘体254优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。
通过设置绝缘体254，可以抑制导电体260的氧化。此外，通过包括绝缘体254，可以抑制绝缘体280所包含的水、氢等杂质扩散到晶体管200B。
<晶体管的结构例子3>
图23A、图23B及图23C是可以用于本发明的一个方式的显示装置的晶体管200C及晶体管200C周边的俯视图及截面图。晶体管200C是晶体管200A的变形例子。
图23A是晶体管200C的俯视图。此外，图23B及图23C是晶体管200C的截面图。在此，图23B是沿着图23A中的点划线C1-C2的截面图，该截面图相当于晶体管200C的沟道长度方向上的截面图。图23C是沿着图23A中的点划线C3-C4的截面图，该截面图相当于晶体管200C的沟道宽度方向上的截面图。注意，为了容易理解，在图23A的俯视图中省略部分构成要素。
在晶体管200C中，在金属氧化物230c上包括绝缘体250，在绝缘体250上包括金属氧化物252。此外，在金属氧化物252上包括导电体260，在导电体260上包括绝缘体270。此外，在绝缘体270上包括绝缘体271。
金属氧化物252优选具有抑制氧扩散的功能。通过在绝缘体250与导电体260之间设置抑制氧扩散的金属氧化物252，向导电体260的氧扩散得到抑制。换言之，可以抑制供应到金属氧化物230的氧量的减少。此外，可以抑制导电体260的氧化。
此外，金属氧化物252可以被用作栅电极的一部分。例如，可以将可用作金属氧化物230的氧化物半导体用作金属氧化物252。在此情况下，通过利用溅射法形成导电体260，可以降低金属氧化物252的电阻值使其变为导电体。可以将其称为OC(Oxide Conductor)电极。
金属氧化物252有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为金属氧化物252优选使用作为相对介电常数高的high-k材料的金属氧化物。通过采用该叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持物理厚度的同时降低在晶体管工作时施加的栅极电位。此外，可以减少被用作栅极绝缘体的绝缘层的等效氧化物厚度(EOT)。
虽然示出晶体管200C中的金属氧化物252是单层的结构，但是也可以采用两层以上的叠层结构。例如，可以将被用作栅电极的一部分的金属氧化物与被用作栅极绝缘体的一部分的金属氧化物层叠。
当晶体管200C具有金属氧化物252，并将金属氧化物252用作栅电极时，可以在不减弱来自导电体260的电场的影响的情况下提高晶体管200C的通态电流。此外，当将金属氧化物252用作栅极绝缘体时，通过利用绝缘体250及金属氧化物252的物理厚度，可以保持导电体260与金属氧化物230之间的距离。由此，可以抑制导电体260与金属氧化物230之间的泄漏电流。由此，通过使晶体管200C具有绝缘体250及金属氧化物252的叠层结构，可以容易调节导电体260与金属氧化物230之间的物理距离及从导电体260施加到金属氧化物230的电场强度。
具体而言，可以通过使可用于金属氧化物230的氧化物半导体低电阻化来将其用作金属氧化物252。或者，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘层的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。注意，金属氧化物252不是必需的构成要素，可以根据所需的晶体管特性适当地设计。
作为绝缘体270优选使用具有抑制水或氢等杂质及氧的透过的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。由此，可以防止导电体260因来自绝缘体270的上方的氧而氧化。此外，可以抑制来自绝缘体270的上方的水或氢等杂质通过导电体260及绝缘体250进入金属氧化物230中。
绝缘体271被用作硬掩模。通过设置绝缘体271，可以以使导电体260的侧面与衬底表面大致垂直的方式对导电体260进行加工，具体而言，可以使导电体260的侧面与衬底表面所形成的角度为75度以上且100度以下，优选为80度以上且95度以下。
此外，也可以通过作为绝缘体271使用抑制水或氢等杂质及氧的透过的功能的绝缘材料，来将绝缘体271兼用作阻挡层。在此情况下，也可以不设置绝缘体270。
通过将绝缘体271用作硬掩模，选择性地去除绝缘体270、导电体260、金属氧化物252、绝缘体250及金属氧化物230c的一部分，可以使它们的侧面大致一致，且使金属氧化物230b的表面的一部分露出。
晶体管200C在露出的金属氧化物230b的表面的一部分具有区域243a及区域243b。区域243a和区域243b中的一个被用作源区，另一个被用作漏区。
例如通过利用离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理等，对露出的金属氧化物230b的表面引入磷或硼等杂质元素，来可以形成区域243a及区域243b。注意，在本实施方式等中，“杂质元素”是指主要成分元素之外的元素。
也可以在使金属氧化物230b的表面的一部分露出之后形成金属膜，然后进行加热处理，来将包含在该金属膜中的元素扩散到金属氧化物230b中，由此形成区域243a及区域243b。
被引入杂质元素的金属氧化物230b的一部分区域的电阻率下降。由此，有时将区域243a及区域243b称为“杂质区域”或“低电阻区域”。
通过将绝缘体271和/或导电体260用作掩模，可以自对准地形成区域243a及区域243b。因此，区域243a和/或区域243b不与导电体260重叠，可以减小寄生电容。此外，偏置区域不形成在沟道形成区域与源漏区域(区域243a或区域243b)之间。通过自对准地形成区域243a及区域243b，可以实现通态电流的增加、阈值电压的降低、工作频率的提高等。
晶体管200C在绝缘体271、绝缘体270、导电体260、金属氧化物252、绝缘体250及金属氧化物230c的侧面包括绝缘体272。绝缘体272优选为相对介电常数低的绝缘体。例如，优选使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，当将氧化硅、氧氮化硅、氮氧化硅或具有空孔的氧化硅用于绝缘体272时，在后面的工序中可在绝缘体272中容易形成过剩氧区域，所以是优选的。此外，氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，绝缘体272优选具有扩散氧的功能。
此外，为了进一步降低关态电流，也可以在沟道形成区域与源漏区域之间设置偏置区域。偏置区域是电阻率高的区域，且是不被进行上述杂质元素的引入的区域。通过在形成绝缘体272后进行上述杂质元素的引入，可以形成偏置区域。在此情况下，与绝缘体271等同样，绝缘体272也被用作掩模。因此，金属氧化物230b的与绝缘体272重叠的区域不被引入杂质元素，由此可以将该区域的电阻率保持为高。
晶体管200C在绝缘体272、金属氧化物230上包括绝缘体254。绝缘体254优选利用溅射法形成。通过利用溅射法，可以形成水或氢等杂质少的绝缘体。
有时利用溅射法形成的氧化膜从被形成的结构体抽出氢。因此，绝缘体254从金属氧化物230及绝缘体272吸收氢及水。由此，可以降低金属氧化物230及绝缘体272的氢浓度。
<晶体管的构成材料>
说明可用于晶体管的构成材料。
〔衬底〕
作为形成晶体管200A、晶体管200B或晶体管200C的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。此外，作为半导体衬底，例如可以举出由硅或锗等构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator：绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光器件、存储元件等。
〔绝缘体〕
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
通过由具有抑制氢等杂质及氧的透过的功能的绝缘体(绝缘体214、绝缘体222、绝缘体254、及绝缘体274等)围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅或氮化硅等金属氮化物。
被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于金属氧化物230的结构，可以填补金属氧化物230所包含的氧缺陷。
〔导电体〕
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用含有包含在形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用含有上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。此外，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等进入的氢。
实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，说明可用于上述实施方式中说明的OS晶体管的金属氧化物(以下称为氧化物半导体)。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图24A进行说明。图24A是说明氧化物半导体，典型为IGZO(包含In、Ga及Zn的金属氧化物)的结晶结构的分类的图。
如图24A所示那样，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，在“Amorphous”中包含completely amorphous。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)。此外，在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外，“Crystal”的分类中包含single crystal及poly crystal。
此外，图24A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新颖的边界区域(New crystalline phase)的结构。就是说，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
此外，可以使用X射线衍射(XRD：X-Ray Diffraction)光谱对膜或衬底的结晶结构进行评价。在此，图24B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图24B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图24B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图24B所示的CAAC-IGZO膜的厚度为500nm。
如图24B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰。此外，如图24B所示那样，2θ＝31°附近的峰在以检测出峰强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图24C示出CAAC-IGZO膜的衍射图案。图24C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图24C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图24C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
〔氧化物半导体的结构〕
此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图24A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下、In层)、含有元素M、锌(Zn)及氧的层(以下、(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰。注意，表示c轴取向的峰的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属原子被取代而使原子间的键合距离产生变化能够包容畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是对晶体管的半导体层提供具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外，CAAC-OS对制造工序中的高温度(所谓热积存：thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子射线的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
〔氧化物半导体的结构〕
接着，所说明上述的CAC-OS的详细内容。此外，说明CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<具有氧化物半导体的晶体管>
在此，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度可以为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中或氧化物半导体的界面附近的硅或碳的浓度(通过SIMS测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。因此，使通过SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而n型化。其结果是，在将包含氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能地减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，对具备使用本发明的一个方式的显示装置的电子设备进行说明。
图25A是安装有取景器8100的相机8000的外观图。在相机8000中设置摄像装置。相机8000例如可以为数码相机。此外，在图25A中，相机8000与取景器8100是分开且可拆卸的电子设备，但是也可以在相机8000的外壳8001中内置有具备显示装置的取景器。
相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。此外，相机8000安装有可装卸的镜头8006。
在此，相机8000具有能够从外壳8001拆卸下镜头8006而交换的结构，镜头8006和外壳也可以被形成为一体。
通过按下快门按钮8004，相机8000可以进行成像。此外，显示部8002被用作触摸面板，也可以通过触摸显示部8002进行成像。
相机8000的外壳8001包括具有电极的嵌入器，除了可以与取景器8100连接以外，还可以与闪光灯装置等连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。取景器8100可以为电子取景器。
外壳8101包括嵌合到相机8000的嵌入器的嵌入器，可以将取景器8100安装到相机8000。此外，该嵌入器包括电极，可以将从相机8000利用该电极接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮。通过利用按钮8103，可以切换显示部8102的显示或非显示。
本发明的一个方式的显示装置可以用于相机8000的显示部8002及取景器8100的显示部8102。本发明的一个方式的显示装置的清晰度极高，由此，即使显示部8002或显示部8102与使用者的距离较近，也可以在不被使用者确认像素的情况下在显示部8002或显示部8102上显示更有临场感的图像。尤其是，因为使用者通过使眼睛接近取景器8100的目镜部来确认显示在取景器8100的显示部8102上的图像，所以使用者与显示部8102之间的距离非常近。由此，显示部8102特别优选使用本发明的一个方式的显示装置。此外，在显示部8102使用本发明的一个方式的显示装置的情况下，可以显示在显示部8102上的图像的分辨率可以为4K、5K或更高的图像。
此外，能够由设置在相机8000上的摄像装置拍摄的图像的分辨率优选等于或高于能够由显示部8002或显示部8102显示的图像的分辨率。例如，在显示部8102能够显示分辨率为4K的图像的情况下，优选将能够拍摄4K以上的图像的摄像装置设置在相机8000上。此外，在显示部8102能够显示分辨率为5K的图像的情况下，优选将能够拍摄5K以上的图像的摄像装置设置在相机8000上。
图25B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外，在安装部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，能够将对应于所接收的图像数据等的图像显示到显示部8204上。此外，通过利用设置在主体8203中的相机捕捉使用者的眼球及眼睑的动作，并根据该信息算出使用者的视线的坐标，可以利用使用者的视线作为输入方法。
也可以对安装部8201的被使用者接触的位置设置多个电极。主体8203也可以具有通过检测出根据使用者的眼球的动作而流过电极的电流，识别使用者的视线的功能。此外，主体8203也可以具有通过检测出流过该电极的电流来监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能。此外，主体8203也可以检测出使用者的头部的动作等，并与使用者的头部的动作等同步地使显示在显示部8204上的图像变化。
可以将本发明的一个方式的显示装置用于显示部8204。由此，可以实现头戴显示器8200的窄边框化，显示部8204能够显示高质量图像，并能够显示富有临场感的图像。
图25C、图25D及图25E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。此外，优选的是弯曲配置显示部8302。通过弯曲配置显示部8302，使用者可以感受高真实感。注意，在本实施方式中，例示出设置一个显示部8302的结构，但是不局限于此，例如也可以采用设置两个显示部8302的结构。此时，在将每个显示部配置在使用者的每个眼睛一侧时，可以进行利用视差的三维显示等。
可以将本发明的一个方式的显示装置用于显示部8302。因为本发明的一个方式的显示装置的清晰度极高，所以即使如图25E那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示临场感更高的图像。
接着，图26A至图26G示出与图25A至图25E所示的电子设备不同的电子设备的例子。
图26A至图26G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图26A至图26G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能；等。注意，图26A至图26G所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。此外，虽然在图26A至图26G中未图示，但是电子设备可以包括多个显示部。此外，也可以在该电子设备中设置相机等而使其具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图26A至图26G所示的电子设备。
图26A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
可以将本发明的一个方式的显示装置用于电视装置9100具有的显示部9001。由此，可以实现电视装置9100的窄边框化，显示部9001能够显示高质量图像，并能够显示富有临场感的图像。
图26B是示出便携式信息终端9101的立体图。便携式信息终端9101例如具有电话机、电子笔记本和信息阅读装置等中的一种或多种的功能。具体而言，可以将其用作智能手机。便携式信息终端9101也可以设置有扬声器9003、连接端子9006、传感器9007等。此外，便携式信息终端9101可以将文字或图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或简称为图标)显示在显示部9001的一个面上。此外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。此外，作为信息9051的一个例子，可以举出提示收到来自电子邮件、SNS(Social Networking Services：社交网络服务)或电话等的信息的显示；电子邮件或SNS等的标题；电子邮件或SNS等的发送者姓名；日期；时间；电池余量；以及天线接收信号强度的显示等。或者，可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。
可以将本发明的一个方式的显示装置用于便携式信息终端9101具有的显示部9001。由此，可以实现便携式信息终端9101的窄边框化，显示部9001能够显示高质量图像，并能够显示富有临场感的图像。
图26C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
可以将本发明的一个方式的显示装置用于便携式信息终端9102具有的显示部9001。由此，可以实现便携式信息终端9101的小型化，显示部9001能够显示高质量图像，并能够显示富有临场感的图像。
图26D是示出手表型便携式信息终端9200的立体图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。此外，便携式信息终端9200可以进行被通信标准化的近距离无线通信。例如，通过与可进行无线通信的耳麦相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。此外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。
可以将本发明的一个方式的显示装置用于便携式信息终端9200具有的显示部9001。由此，可以实现便携式信息终端9200的窄边框化，显示部9001能够显示高质量图像，并能够显示富有临场感的图像。
图26E、图26F及图26G是示出能够折叠的便携式信息终端9201的立体图。此外，图26E是展开状态的便携式信息终端9201的立体图，图26F是从展开状态和折叠状态中的一个状态变为另一个状态的中途的状态的便携式信息终端9201的立体图，图26G是折叠状态的便携式信息终端9201的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性优异。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。通过铰链9055使两个外壳9000之间弯折，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。
可以将本发明的一个方式的显示装置用于便携式信息终端9201具有的显示部9001。由此，可以实现便携式信息终端9201的窄边框化，显示部9001能够显示高质量图像，并能够显示富有临场感的图像。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[实施例1]
在本实施例中，利用电路模拟根据图2所示的时序图确认图1所示的像素电路的结构的升压工作。
在模拟中，晶体管101及晶体管102各自采用沟道长度为200μm且沟道宽度为60μm的OS晶体管。晶体管103及晶体管104各自采用沟道长度为60μm且沟道宽度为60μm的OS晶体管。电容器111及电容器112的容量值都为7.26fF。作为被供应到布线121和布线122的电压，High及Low分别为5V及0V。在布线131的“Vdata”为0.5V、1.0V、1.5V、2.0V、2.5V、3.0V、3.5V及4.0V下分别进行模拟。作为电路模拟软件使用SILVACO公司制造的SmartSpice。此外，布线127的“Vref”为0.5V、布线128的“Vano”为8.0V且布线129的“Vcath”为-1.5V。
图27示出模拟结果。在图27中，横轴表示对应于时序图的时间(Time)，纵轴表示时间T4以后的节点ND1的电位VND1的最小值。此外，表1示出节点ND1的电位VND1的理想值及模拟结果。
注意，作为表1的电位VND1的理想值，示出在所述算式(9)中的常数a、常数b及常数c为0的数值。
[表1]
Vdata V<sub>ND1</sub>(理想值) V<sub>ND1</sub>(模拟结果)
[V] [V] [V]
0.5 0.5 0.37
1.0 1.5 1.34
1.5 2.5 2.32
2.0 3.5 3.30
2.5 4.5 4.28
3.0 5.5 5.25
3.5 6.5 6.23
4.0 7.5 7.22
如图27及表1所示，可确认通过模拟得到的节点ND1的电位VND1与理想值相等。与理想值的差异可以认为常数a、常数b及常数c所示的晶体管102、晶体管103及晶体管104各自成为非导通状态时的馈通或电荷注入等的影响。可知，本发明的一个方式的显示装置使比对应像素10被供应的图像数据的电压高的电压升压，而可以将该电压供应到用作驱动晶体管的晶体管101。因此，可知能够增大流过发光器件114的电流。
[实施例2]
在本实施例中，示出以与实施例1不同的条件进行模拟的结果。电路结构及时序图分别可以参照图1及图2。
在模拟中，晶体管101及晶体管102各自采用沟道长度为200μm且沟道宽度为60μm的OS晶体管。晶体管103及晶体管104各自采用沟道长度为60μm且沟道宽度为60μm的OS晶体管。电容器111及电容器112的容量值都为7.26fF。作为被供应到布线121和布线122的电压，High及Low分别为5V及0V。在布线131的“Vdata”为4.3V、布线127的“Vref”为1.1V、布线128的“Vano”为8.0V且布线129的“Vcath”为-1.5V下进行模拟。作为电路模拟软件使用SPICE。
图28示出模拟结果。在图28中，横轴表示对应于时序图的时间(Time)，纵轴表示布线121、布线122、布线131、节点ND1及节点ND2的各自的电位V。
如图28所示，可确认通过模拟得到的节点ND1的电位V变为6.1V，比被供应的电位(布线131的电位)高。
[符号说明]
10：像素、10A：像素、10B：子像素、10G：子像素、10R：子像素、20：第一层、30：第二层、51a：显示区域、51b：显示区域、51c：显示区域、53：像素电极、53a：像素电极、53b：像素电极、53c：像素电极、100：显示装置、101：晶体管、102：晶体管、103：晶体管、104：晶体管、105：晶体管、111：电容器、112：电容器、114：发光器件、121：布线、122：布线、127：布线、128：布线、129：布线、130：驱动电路部、131：布线、140a：驱动电路部、140b：驱动电路部、141：布线、143：布线、150：像素部、200A：晶体管、200B：晶体管、200C：晶体管、205：导电体、214：绝缘体、216：绝缘体、222：绝缘体、224：绝缘体、230a：金属氧化物、230b：金属氧化物、230c：金属氧化物、230：金属氧化物、240a：导电体、240b：导电体、240：导电体、241a：绝缘体、241b：绝缘体、241：绝缘体、242a：导电体、242b：导电体、242：导电体、243a：区域、243b：区域、244：绝缘体、250：绝缘体、252：金属氧化物、254：绝缘体、260a：导电体、260b：导电体、260：导电体、270：绝缘体、271：绝缘体、272：绝缘体、274：绝缘体、280：绝缘体、281：绝缘体、301a：导电体、301b：导电体、305：导电体、311：导电体、313：导电体、317：导电体、321：下部电极、323：绝缘体、325：上部电极、331：导电体、333：导电体、335：导电体、337：导电体、341：导电体、343：导电体、347：导电体、351：导电体、353：导电体、355：导电体、357：导电体、361：绝缘体、363：绝缘体、403：元件分离层、405：绝缘体、407：绝缘体、409：绝缘体、411：绝缘体、413：绝缘体、415：绝缘体、417：绝缘体、419：绝缘体、421：绝缘体、441：晶体管、443：导电体、445：绝缘体、447：半导体区域、449a：低电阻区域、449b：低电阻区域、451：导电体、453：导电体、455：导电体、457：导电体、459：导电体、461：导电体、463：导电体、465：导电体、467：导电体、469：导电体、471：导电体、501：绝缘体、503：绝缘体、505：绝缘体、507：绝缘体、509：绝缘体、572：发光器件、601：晶体管、602：晶体管、603：晶体管、613：绝缘体、614：绝缘体、616：绝缘体、622：绝缘体、624：绝缘体、644：绝缘体、654：绝缘体、674：绝缘体、680：绝缘体、681：绝缘体、701：衬底、705：衬底、712：密封剂、716：FPC、721：空穴注入层、722：空穴传输层、723：发光层、724：电子传输层、725：电子注入层、730：绝缘体、732：密封层、734：绝缘体、736：着色层、738：遮光层、750：晶体管、760：连接电极、772：导电体、778：结构体、780：各向异性导电体、782：发光器件、786a：EL层、786b：EL层、786c：EL层、786：EL层、788：导电体、790：电容器、792：电荷发生层、800：晶体管、801a：导电体、801b：导电体、805：导电体、811：导电体、813：导电体、814：绝缘体、816：绝缘体、817：导电体、821：绝缘体、822：绝缘体、824：绝缘体、844：绝缘体、853：导电体、854：绝缘体、855：导电体、874：绝缘体、880：绝缘体、881：绝缘体、8000：相机、8001：外壳、8002：显示部、8003：操作按钮、8004：快门按钮、8006：镜头、8100：取景器、8101：外壳、8102：显示部、8103：按钮、8200：头戴显示器、8201：安装部、8202：透镜、8203：主体、8204：显示部、8205：电缆、8206：电池、8300：头戴显示器、8301：外壳、8302：像素部、8304：固定工具、8305：透镜、9000：外壳、9001：显示部、9003：扬声器、9005：操作键、9006：连接端子、9007：传感器、9008：麦克风、9050：操作按钮、9051：信息、9052：信息、9053：信息、9054：信息、9055：铰链、9100：电视装置、9101：便携式信息终端、9102：便携式信息终端、9200：便携式信息终端、9201：便携式信息终端。

Claims (10)

1.一种显示装置，包括：
具有多个像素的像素部；
第一布线；
第二布线；
第三布线；以及
第四布线，
其中，所述像素包括发光器件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器及第二电容器，
所述发光器件的一个电极与所述第一晶体管的源极和漏极中的一个电连接，
所述第一晶体管的栅极与所述第一电容器的一个电极及所述第二晶体管的源极和漏极中的一个电连接，
所述第一晶体管的源极和漏极中的另一个与所述第二电容器的一个电极电连接，
所述第二电容器的一个电极与具有供应第一电位的功能的所述第一布线电连接，
所述第二电容器的另一个电极与所述第一电容器的另一个电极、所述第三晶体管的源极和漏极中的一个及所述第四晶体管的源极和漏极中的一个电连接，
所述第二晶体管的栅极与所述第二布线电连接，
所述第四晶体管的栅极与所述第二布线电连接，
所述第三晶体管的栅极与所述第三布线电连接，
所述第二晶体管的源极和漏极中的另一个与所述第四布线电连接，
并且，所述第三晶体管的源极和漏极中的另一个与所述第四布线电连接。
2.根据权利要求1所述的显示装置，
其中所述第一晶体管包括背栅极，
并且所述背栅极与所述第一晶体管的源极和漏极中的一个电连接。
3.根据权利要求1所述的显示装置，
其中所述第一晶体管包括背栅极，
并且所述背栅极与所述第一晶体管的栅极电连接。
4.根据权利要求1至3中任一项所述的显示装置，还包括第五晶体管，
其中所述第五晶体管的源极和漏极中的一个与所述发光器件的一个电极电连接。
5.根据权利要求1至4中任一项所述的显示装置，
其中所述发光器件的另一个电极与具有供应第二电位的功能的第五布线电连接，
并且所述第二电位低于所述第一电位。
6.根据权利要求1至5中任一项所述的显示装置，
其中所述发光器件为有机发光二极管。
7.根据权利要求1至6中任一项所述的显示装置，还包括第一驱动电路部，
其中所述第一驱动电路部包括与所述像素部重叠的区域，
并且所述第一驱动电路部与所述第四布线电连接。
8.根据权利要求7所述的显示装置，还包括第一层及所述第一层上的第二层，
其中所述第一层包括所述第一驱动电路部及第二驱动电路部，
所述第二层包括所述像素部，
并且所述第二驱动电路部与所述第二布线及所述第三布线电连接。
9.根据权利要求1至8中任一项所述的显示装置，
其中所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管各自在沟道形成区域中包含金属氧化物，
并且所述金属氧化物包含铟、锌及元素M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕和铪中的一个以上)。
10.一种电子设备，包括：
权利要求1至9中任一项所述的显示装置及相机。
CN202080069181.7A 2019-10-11 2020-09-30 显示装置及电子设备 Pending CN114902323A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019187412 2019-10-11
JP2019-187412 2019-10-11
JP2020-069043 2020-04-07
JP2020069043 2020-04-07
PCT/IB2020/059124 WO2021070009A1 (ja) 2019-10-11 2020-09-30 表示装置、および電子機器

Publications (1)

Publication Number Publication Date
CN114902323A true CN114902323A (zh) 2022-08-12

Family

ID=75436803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080069181.7A Pending CN114902323A (zh) 2019-10-11 2020-09-30 显示装置及电子设备

Country Status (5)

Country Link
US (1) US20220336570A1 (zh)
JP (1) JPWO2021070009A1 (zh)
KR (1) KR20220082845A (zh)
CN (1) CN114902323A (zh)
WO (1) WO2021070009A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021220141A1 (zh) 2020-05-01 2021-11-04
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673760B1 (ko) * 2004-09-08 2007-01-24 삼성에스디아이 주식회사 발광 표시장치
KR101152120B1 (ko) * 2005-03-16 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100731741B1 (ko) * 2005-04-29 2007-06-22 삼성에스디아이 주식회사 유기전계발광장치
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
KR101279115B1 (ko) * 2006-06-27 2013-06-26 엘지디스플레이 주식회사 유기전계발광표시장치의 화소 회로
JP2009015276A (ja) * 2007-06-05 2009-01-22 Sony Corp Ｅｌ表示パネル駆動方法、ｅｌ表示パネル、ｅｌ表示パネル駆動装置及び電子機器
WO2010066030A1 (en) * 2008-12-09 2010-06-17 Ignis Innovation Inc. Low power circuit and driving method for emissive displays
JP2010266492A (ja) * 2009-05-12 2010-11-25 Sony Corp 画素回路、表示装置、画素回路の駆動方法
JP5552000B2 (ja) 2010-08-16 2014-07-16 富士フイルム株式会社 ファインダー装置および撮像装置
KR102358737B1 (ko) * 2011-10-18 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN107591316B (zh) 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
KR101928379B1 (ko) * 2012-06-14 2018-12-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 구동방법
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
WO2015162522A1 (en) * 2014-04-23 2015-10-29 Semiconductor Energy Laboratory Co., Ltd. Input/output device and method for driving input/output device
CN104021756B (zh) * 2014-05-29 2017-04-12 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置
KR102230928B1 (ko) * 2014-10-13 2021-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN104299572B (zh) * 2014-11-06 2016-10-12 京东方科技集团股份有限公司 像素电路、显示基板和显示面板
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN109308872B (zh) * 2017-07-27 2021-08-24 京东方科技集团股份有限公司 像素电路、显示基板
KR102520832B1 (ko) * 2017-12-18 2023-04-12 엘지디스플레이 주식회사 마이크로 디스플레이 장치 및 디스플레이 집적회로
US11615756B2 (en) * 2017-12-22 2023-03-28 Semiconductor Energy Laboratory Co., Ltd. Display device, semiconductor device, and electronic device
JP7532423B2 (ja) * 2020-05-15 2024-08-13 京東方科技集團股▲ふん▼有限公司 表示パネルおよび電子装置
CN117769322A (zh) * 2022-09-23 2024-03-26 北京京东方技术开发有限公司 显示面板及显示装置
CN116261366A (zh) * 2023-02-22 2023-06-13 武汉天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
WO2021070009A1 (ja) 2021-04-15
KR20220082845A (ko) 2022-06-17
JPWO2021070009A1 (zh) 2021-04-15
US20220336570A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
WO2021130585A1 (ja) 表示装置、および電子機器
US20220223671A1 (en) Display panel, data processing device and method for manufacturing the display panel
CN113785346A (zh) 显示装置
JP2023016007A (ja) 表示装置および電子装置
WO2021070009A1 (ja) 表示装置、および電子機器
US11417687B2 (en) Display device
WO2022118151A1 (ja) 表示システム、及び電子機器
KR20230137946A (ko) 반도체 장치
WO2021116816A1 (ja) 電子機器
CN114207512A (zh) 显示装置的工作方法
WO2023105338A1 (ja) 電子装置
TW202305463A (zh) 電子裝置
CN114097083A (zh) 显示装置
US20220320184A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
WO2024154034A1 (ja) 表示装置
US20240172516A1 (en) Display apparatus
US20240224698A1 (en) Display apparatus
WO2022214915A1 (ja) 表示装置、電子機器および表示装置の作製方法
WO2023084354A1 (ja) 電子装置
US20240065054A1 (en) Display device and method for fabricating display device
WO2023073473A1 (ja) 表示装置、及び表示装置の作製方法
US20240057453A1 (en) Display device
TW202433434A (zh) 顯示裝置
CN118235194A (zh) 电子设备
KR20240004595A (ko) 전자 기기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination