CN114896921A - 一种集成电路形式验证方法、系统及存储介质 - Google Patents

一种集成电路形式验证方法、系统及存储介质 Download PDF

Info

Publication number
CN114896921A
CN114896921A CN202210657366.0A CN202210657366A CN114896921A CN 114896921 A CN114896921 A CN 114896921A CN 202210657366 A CN202210657366 A CN 202210657366A CN 114896921 A CN114896921 A CN 114896921A
Authority
CN
China
Prior art keywords
latch
slave
master
latches
dff
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210657366.0A
Other languages
English (en)
Other versions
CN114896921B (zh
Inventor
刘美华
白耿
金玉丰
苏宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guomicrochip Technology Co ltd
Original Assignee
Shenzhen Guomicrochip Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guomicrochip Technology Co ltd filed Critical Shenzhen Guomicrochip Technology Co ltd
Priority to CN202210657366.0A priority Critical patent/CN114896921B/zh
Publication of CN114896921A publication Critical patent/CN114896921A/zh
Application granted granted Critical
Publication of CN114896921B publication Critical patent/CN114896921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路形式验证方法、系统及存储介质，所述方法包括：在实现设计中遍历两个主从结构的D‑latch；将实现设计中两个主从结构的D‑latch转换为DFF；采用转换得到的DFF与参考设计中的DFF进行比较点匹配。采用本发明的技术方案，可提高形式验证的准确性。

Description

一种集成电路形式验证方法、系统及存储介质
技术领域
本发明涉及集成电路的形式验证领域，特别涉及一种集成电路形式验证方法、系统及存储介质。
背景技术
在集成电路形式验证工具中，比较点匹配是非常重要的环节。通过比较点匹配，时序电路的等价性验证问题可以转换为组合电路的等价性验证问题，避免了复杂状态方程等的处理，同时，比较点匹配可以实现电路的划分，将更小的逻辑锥单元进行验证，可以更快地得到验证结果。
然而，在形式验证工具中，进行比较点匹配时会遇到各种各样的问题，其中，最典型的一个问题是参考设计中待匹配的比较点是一个DFF，而实现设计中待匹配的比较点是两个主从结构的D-latch，对于两个功能等价的设计，按照常规一对一的比较点匹配，验证的结果肯定是不等价的，对于形式验证工具而言，验证的准确度也会降低，示意图如图1所示。
因此，解决待验证电路中DFF与D-latch的比较点匹配问题，对于提高形式验证工具的准确性是非常必要的。
发明内容
本发明的目的是针对现有技术的待验证电路中DFF与D-latch的比较点匹配问题，本发明提出一种集成电路形式验证方法、系统及计算机存储介质。
本发明实施例中，提供了一种集成电路形式验证方法，其包括：
在实现设计中遍历两个主从结构的D-latch；
将实现设计中两个主从结构的D-latch转换为DFF；
采用转换得到的DFF与参考设计中的DFF进行比较点匹配。
本发明实施例中，在实现设计中遍历两个主从结构的D-latch，包括：
在实现设计中依序搜索D-latch，并将搜索到的D-latch设为从latch；
判断从latch是否接入了有效的set信号或者reset信号，
是则不能作为从latch，继续搜索下一个D-latch；
否则获取从latch的D输入端的instance，判断其是否为D-latch、类型为主latch且其clock端输入信号与从latch的clock端输入信号相反，若是，则两个相邻的D-latch为两个主从结构的D-latch，否则两个相邻的D-latch不是两个主从结构的D-latch。
本发明实施例中，通过从latch的set/reset端是否为接入高电平来判断从latch是否接入了有效的set/reset信号，是则接入了有效的set/reset信号，否则没有接入。
本发明实施例中，将实现设计中两个主从结构的D-latch转换为DFF，包括：
将所述两个主从结构的D-latch从网表中移除，并采用一个新的DFF来替换所述两个主从结构的D-latch，其中，所述新的DFF的输入端替换所述主latch的输入端，所述新的DFF的输出端替换所述从latch的输出端。
本发明实施例中，还提供了一种集成电路形式验证系统，其对DFF与D-latch进行匹配验证时，采用上述的集成电路形式验证方法。
本发明实施例中，还提供了一种计算机存储介质，其存储有计算机程序，当所述计算机程序被执行时，实现上述的集成电路形式验证方法。
与现有技术相比较，采用本发明的集成电路形式验证方法，先将实现设计中两个主从结构的D-latch转换为DFF，然后在采用转换得到的DFF与参考设计中的DFF进行比较点匹配，从而防止出现D-latch与DFF不匹配的问题，可以显著提高形式验证的准确性。
附图说明
图1是参考设计与实现设计中DFF与主从D-latch示意图。
图2是本发明实施例的集成电路形式验证方法的流程图。
图3是本发明实施例的参考设计与实现设计中DFF与主从D-latch匹配示意图。
具体实施方式
如图2所示，本发明实施例中，提供了一种集成电路形式验证方法，其包括步骤S1-S3。下面分别进行说明。
步骤S1：在实现设计中遍历两个主从结构的D-latch。
需要说明的是，在采用形式验证工具进行比较点匹配时，如果遇到匹配失败的情况，形式验证工具会反馈出不匹配的比较点。如果是DFF与D-latch不匹配的情况，则需要找出不匹配的D-latch，并对其进行转换。当然，为了避免这种情况的发生，也可以在进行比较验证前，主动找出两个主从结构的D-latch，并将其转换为DFF。
具体的，本发明实施例中，在实现设计中遍历两个主从结构的D-latch，包括：
在实现设计中依序搜索D-latch，并将搜索到的D-latch设为从latch；
判断从latch是否接入了有效的set信号或者reset信号；
是则不能作为从latch，继续搜索下一个D-latch；
否则获取从latch的D输入端的instance(实例)，判断其是否为D-latch、类型为主latch(PRIM_DLATCHRS)且其clock端输入信号与从latch的clock端输入信号相反，若是，则两个相邻的D-latch为两个主从结构的D-latch，否则两个相邻的D-latch不是两个主从结构的D-latch。
需要说明的是，从latch是与主latch的信号同步传输的，不能通过set/reset信号再控制自己的传输，因此，从latch不能接入set/reset有效信号。在一般情况下，D-latch是带有set/reset端进行复位和置位的，判断是否接入有效set/reset信号，就是看这两个端口有没有接入高电平，如果接入高电平，则接入了有效的set/reset信号，否则没有接入。如图3所示，本发明实施例中的从latch的set端没有接入高电平，因此没有接入有效set/reset信号。
还需要说明的是，对于两个主从结构的D-latch来说，从latch的D输入端的instance必须是D-latch，并且两个D-latch的clock端输入信号是相反的，如果不满足这些条件，则说明相连的两个D-latch并不是主从结构的D-latch。
步骤S2：将实现设计中两个主从结构的D-latch转换为DFF。
具体的，如图3所示，将实现设计中两个主从结构的D-latch转换为DFF，包括：
将所述两个主从结构的D-latch从网表(netlist)中移除，并采用一个新的DFF来替换所述两个主从结构的D-latch，其中，所述新的DFF的输入端替换所述主latch的输入端，所述新的DFF的输出端替换所述从latch的输出端。
步骤S3：采用转换得到的DFF与参考设计中的DFF进行比较点匹配。
经过步骤S2将实现设计中两个主从结构的D-latch转换为DFF后，就可以进入步骤S3，将转换后的DFF直接与参考设计中的DFF进行比较点匹配，从而防止出现D-latch与DFF不匹配的问题。
本发明实施例中，还提供了一种集成电路形式验证系统，其对DFF与D-latch进行匹配验证时，采用上述的集成电路形式验证方法。
本发明实施例中，还提供了一种计算机存储介质，其存储有计算机程序，当所述计算机程序被执行时，实现上述的集成电路形式验证方法。作为一个具体的实施例。
综上所述，采用本发明的集成电路形式验证方法，先将实现设计中两个主从结构的D-latch转换为DFF，然后在采用转换得到的DFF与参考设计中的DFF进行比较点匹配，从而防止出现D-latch与DFF不匹配的问题，可以显著提高形式验证的准确性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种集成电路形式验证方法，其特征在于,包括：
在实现设计中遍历两个主从结构的D-latch；
将实现设计中两个主从结构的D-latch转换为DFF；
采用转换得到的DFF与参考设计中的DFF进行比较点匹配。
2.如权利要求1所述的集成电路形式验证方法，其特征在于，在实现设计中遍历两个主从结构的D-latch，包括：
在实现设计中依序搜索D-latch，并将搜索到的D-latch设为从latch；
判断从latch是否接入了有效的set信号或者reset信号，
是则不能作为从latch，继续搜索下一个D-latch；
否则获取从latch的D输入端的instance，判断其是否为D-latch、类型为主latch且其clock端输入信号与从latch的clock端输入信号相反，若是，则两个相邻的D-latch为两个主从结构的D-latch，否则两个相邻的D-latch不是两个主从结构的D-latch。
3.如权利要求2所述的集成电路形式验证方法，其特征在于，通过从latch的set/reset端是否为接入高电平来判断从latch是否接入了有效的set/reset信号，是则接入了有效的set/reset信号，否则没有接入。
4.如权利要求1所述的集成电路形式验证方法，其特征在于，将实现设计中两个主从结构的D-latch转换为DFF，包括：
将所述两个主从结构的D-latch从网表中移除，并采用一个新的DFF来替换所述两个主从结构的D-latch，其中，所述新的DFF的输入端替换主latch的输入端，所述新的DFF的输出端替换从latch的输出端。
5.一种集成电路形式验证系统，其特征在于，其对DFF与D-latch进行匹配验证时，采用如权利要求1-4任一项所述的集成电路形式验证方法。
6.一种存储介质，其特征在于，其存储有计算机程序，当所述计算机程序被执行时，实现如权利要求1-4任一项所述的集成电路形式验证方法。
CN202210657366.0A 2022-06-10 2022-06-10 一种集成电路形式验证方法、系统及存储介质 Active CN114896921B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210657366.0A CN114896921B (zh) 2022-06-10 2022-06-10 一种集成电路形式验证方法、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210657366.0A CN114896921B (zh) 2022-06-10 2022-06-10 一种集成电路形式验证方法、系统及存储介质

Publications (2)

Publication Number Publication Date
CN114896921A true CN114896921A (zh) 2022-08-12
CN114896921B CN114896921B (zh) 2023-06-27

Family

ID=82727788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210657366.0A Active CN114896921B (zh) 2022-06-10 2022-06-10 一种集成电路形式验证方法、系统及存储介质

Country Status (1)

Country Link
CN (1) CN114896921B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD291208A5 (de) * 1989-12-27 1991-06-20 Adw Zi F. Kybernetik U. Informationsprozesse,De Master-slave-d-flipflop
JPH05327422A (ja) * 1992-05-22 1993-12-10 Nippon Steel Corp Ｄフリップフロップ回路
US20080028347A1 (en) * 2006-07-28 2008-01-31 Synopsys, Inc. Transformation of IC designs for formal verification
CN104617922A (zh) * 2015-02-06 2015-05-13 中国人民解放军国防科学技术大学 高速低功耗多阈值异步置位复位d型触发器
CN111797588A (zh) * 2020-07-03 2020-10-20 国微集团(深圳)有限公司 一种形式验证比较点匹配方法、系统、处理器及存储器
CN112567375A (zh) * 2019-12-26 2021-03-26 深圳市大疆创新科技有限公司 形式验证方法、信息识别方法、设备和存储介质
US20210288633A1 (en) * 2020-03-12 2021-09-16 Infineon Technologies Ag Master-slave d flip-flop
CN115062570A (zh) * 2022-07-25 2022-09-16 阿里巴巴（中国）有限公司 一种形式验证方法、装置、设备及计算机存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD291208A5 (de) * 1989-12-27 1991-06-20 Adw Zi F. Kybernetik U. Informationsprozesse,De Master-slave-d-flipflop
JPH05327422A (ja) * 1992-05-22 1993-12-10 Nippon Steel Corp Ｄフリップフロップ回路
US20080028347A1 (en) * 2006-07-28 2008-01-31 Synopsys, Inc. Transformation of IC designs for formal verification
CN104617922A (zh) * 2015-02-06 2015-05-13 中国人民解放军国防科学技术大学 高速低功耗多阈值异步置位复位d型触发器
CN112567375A (zh) * 2019-12-26 2021-03-26 深圳市大疆创新科技有限公司 形式验证方法、信息识别方法、设备和存储介质
US20210288633A1 (en) * 2020-03-12 2021-09-16 Infineon Technologies Ag Master-slave d flip-flop
CN111797588A (zh) * 2020-07-03 2020-10-20 国微集团(深圳)有限公司 一种形式验证比较点匹配方法、系统、处理器及存储器
CN115062570A (zh) * 2022-07-25 2022-09-16 阿里巴巴（中国）有限公司 一种形式验证方法、装置、设备及计算机存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ERIK SELIGMAN ET AL.: "《Formal Verification:An Essential Toolkit for Modern VLSI Design》", vol. 1, ELSEVIER, pages: 248 - 249 *

Also Published As

Publication number Publication date
CN114896921B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US9311438B1 (en) Signal delay flip-flop cell for fixing hold time violation
CN101246516A (zh) 可执行于计算机系统的电路设计修改方法
US8860468B1 (en) Clock multiplexer
US20030030474A1 (en) Master-slave flip-flop with non-skewed complementary outputs, and methods to operate and manufacture the same
CN114861575B (zh) 元素集合的获取方法、装置、设备及存储介质
CN112733478B (zh) 用于对设计进行形式验证的装置
US6690203B2 (en) Method and apparatus for a failure-free synchronizer
CN114896921A (zh) 一种集成电路形式验证方法、系统及存储介质
CN116702664B (zh) 时间违例修复方法、装置、计算机设备及存储介质
CN100403039C (zh) 对电路原理图进行审查的方法
US6701510B2 (en) Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern
US20200285791A1 (en) Circuit design method and associated computer program product
CN113779499A (zh) 一种基于高层次综合工具的快速傅里叶算法优化方法及系统
WO2023245719A1 (zh) 时序逻辑元件性能检查方法及设备
US8566763B2 (en) Logic circuit design method, logic design program, and semiconductor integrated circuit
CN106650136B (zh) 一种检查时序库和网表库的标准单元功能一致性的方法
US8514000B1 (en) Meta-hardened flip-flop
CN113919256A (zh) 一种布尔可满足性验证方法、系统、cnf生成方法及存储装置
US20030144826A1 (en) Register repositioning method for functional verification systems
CN110518897B (zh) 移除d触发器复位、置位引脚的方法、d触发器以及电路
CN114548028A (zh) 进行低功耗设计的方法、电子设备及存储介质
CN107368643B (zh) 基于rtl的模块划分方法、装置及终端设备
CN106201950B (zh) 一种soc异步时钟域信号接口的方法
CN112632879B (zh) 一种将电路图用高级硬件描述语言重构的自动化方法
CN108780385B (zh) 模数转换结果读出电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant