CN114895739A - 一种ldo电路 - Google Patents

一种ldo电路 Download PDF

Info

Publication number
CN114895739A
CN114895739A CN202210597622.1A CN202210597622A CN114895739A CN 114895739 A CN114895739 A CN 114895739A CN 202210597622 A CN202210597622 A CN 202210597622A CN 114895739 A CN114895739 A CN 114895739A
Authority
CN
China
Prior art keywords
pmos
nmos
feedback resistor
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210597622.1A
Other languages
English (en)
Other versions
CN114895739B (zh
Inventor
徐唱
王志利
刘云春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210597622.1A priority Critical patent/CN114895739B/zh
Publication of CN114895739A publication Critical patent/CN114895739A/zh
Application granted granted Critical
Publication of CN114895739B publication Critical patent/CN114895739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种LDO电路，包括误差放大器、功率调整管Mp、反馈电阻R1、R2和负载电阻RL、电容CL、补偿电容Cc；本发明通过在电压输出端Vout与运放的第一级输出节点V2之间增加补偿电容Cc，使得主极点向低频移动，非主极点向高频移动，达到极点分离的效果，实现环路稳定性。同时，适当地增大负载，可增加环路稳定性。

Description

一种LDO电路
技术领域
本发明涉及半导体技术领域，特别是涉及一种LDO电路。
背景技术
典型的LDO结构如图1所示，由误差放大器、功率管和反馈网络组成。在传统的LDO电路设计中，通常会在片外输出端增加一个uF级电容(图中CL)，在输出端形成一个很大的主极点，保证环路稳定性，同时起到稳定输出电压的作用。尽管有外接电容，LDO在驱动很大范围的负载时(100mA以上)，其环路稳定性将很难得到保证，因为输出极点，环路增益及带宽都依赖于负载变化。
为此，需要一种应用于片外电容型LDO的环路补偿方法，保证LDO环路在大范围负载变化时的稳定性。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDO电路，用于解决现有技术中LDO在驱动很大范围的负载时，其环路稳定性将很难得到保证的问题。
为实现上述目的及其他相关目的，本发明提供一种LDO电路，包括：
误差放大器、功率调整管Mp、反馈电阻R1、R2和负载电阻RL、电容CL、补偿电容Cc；
其中，所述误差放大器包括第一、二、五、六、九PMOS和第三、四、七、八NMOS；
所述第五PMOS M5与所述第七NMOS M7串接，第五PMOS M5的源极接电源VDD，第七NMOS M7的源极接地；
所述第九PMOS M0的源极接电源VDD，第九PMOS M0的漏极分别与第一PMOS M1、第二P型功率开关M2管串接；
所述第一PMOS M1与第三NMOS M3串接，第三NMOS M3的源极接地；
所述第二PMOS M2与第四NMOS M4串接，第四NMOS M4的源极接地；
所述第六PMOS M6与第八NMOS M8串接,第六PMOS M6的源极接电源VDD，第八NMOSM8的源极接地；
所述功率调整管Mp的源极接电源VDD，功率调整管Mp的漏极与反馈电阻R1的第一端串接，反馈电阻R1的第二端与反馈电阻R2的第一端串接，反馈电阻R2的第二端接地；功率调整管Mp的漏极与所述R1的第一端间连接有电路的输出Vout端,负载电阻RL和电容CL并联，且连接在电路的输出Vout端；
所述第九PMOS M0的的栅极接电源VB；
所述第一PMOS M1的栅极接电源VIN；
所述第二PMOS M2的栅极分别与反馈电阻R1的第二端和反馈电阻R2的第一端连接；
所述第三NMOS M3的栅极分别与第一PMOS M1的源极和第七NMOS M7的栅极连接；
所述第四NMOS M4的栅极分别与第二PMOS M2的漏极和第八NMOS M8的栅极连接；
所述第五PMOS M5的栅极分别与第七NMOS M7的漏极和第六PMOS M6的栅极连接；
所述功率调整管Mp的栅极分别与第六PMOS M6的漏极和第八NMOS M8的漏极连接；
所述补偿电容Cc的一端连接在第一PMOS M1的漏极与第三NMOS M3的漏极间，另一端与输出端Vout连接。
优选地，所述补偿电容的电容为10pF。
优选地，所述第九PMOS M0、第一PMOS M1、第二PMOS M2、第五PMOS M5、第六PMOSM6均为PMOS。
优选地，所述功率调整管Mp为PMOS。
优选地，所述电容CL的电容为1uF。
优选地，所述LDO电路的负载电流为100mA。
优选地，所述反馈电阻R1的第一端为远离与其相串联的反馈电阻R2的一端，第二端为靠近反馈电阻R2的一端。
优选地，所述反馈电阻R2的第一端为靠近与其相串联的反馈电阻R2的一端，第二端为远离反馈电阻R2的一端。
优选地，所述LDO电路集成在一半导体衬底中。
如上所述，本发明的LDO电路，具有以下有益效果：
本发明通过在电压输出端Vout与运放的第一级输出节点V2之间增加补偿电容Cc，使得主极点向低频移动，非主极点向高频移动，达到极点分离的效果，实现环路稳定性。同时，适当地增大负载，可增加环路稳定性。
附图说明
图1显示为现有技术中一种LDO结构示意图；
图2显示为本发明一种实施例的电路结构示意图；
图3显示为本发明实施例的信号模型示意图；
图4显示为本发明的改善前后的波特示意图；
图5显示为本发明的改善后环路在轻载和重载时的波特图示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2，本发明提供一种LDO电路，包括：
误差放大器、功率调整管Mp、反馈电阻R1、R2和负载电阻RL、电容CL、补偿电容Cc，反馈电阻R1、R2作用是将输出电压反馈至误差放大器进行调整，负载电阻RL和电容CL为连接在电路输出Vout端的负载电阻和电容，补偿电容Cc连接在电压输出端Vout与运放的第一级输出节点V2之间；
在一种可选的实施方式中，电容CL的电容为1uF。
在一种可选的实施方式中，补偿电容的电容为10pF。
在一种可选的实施方式中，功率调整管Mp为PMOS。
其中，误差放大器包括第一、二、五、六、九PMOS和第三、四、七、八NMOS；
在本实施例中的误差放大器为单级误差放大器，应当理解的是，本发明的补偿结构也可用于多级放大器组成的LDO环路。
第五PMOS M5的漏极与栅极连接，并与第七NMOS M7的漏极连接，第五PMOS M5的源极接电源VDD，第七NMOS M7的源极接地；
第九PMOS M0的源极接电源VDD，第九PMOS M0的漏极分别与第一PMOS M1、第二P型功率开关M2管的源极连接；
第三NMOS M3的漏极与栅极连接，并与第一PMOS M1的漏极连接，，第三NMOS M3的源极接地；
第四NMOS M4的漏极与栅极连接，并与第二PMOS M2的漏极连接，第四NMOS M4的源极接地；
第六PMOS M6的漏极与第八NMOS M8的漏极连接,第六PMOS M6的源极接电源VDD，第八NMOS M8的源极接地；
功率调整管Mp的源极接电源VDD，功率调整管Mp的漏极与反馈电阻R1的第一端串接，反馈电阻R1的第二端与反馈电阻R2的第一端串接，反馈电阻R2的第二端接地；其中反馈电阻R1的第一端为远离与其相串联的反馈电阻R2的一端，第二端为靠近反馈电阻R2的一端；反馈电阻R2的第一端为靠近与其相串联的反馈电阻R2的一端，第二端为远离反馈电阻R2的一端。负载电阻RL并联在反馈电阻R1的第一端、反馈电阻R2的第二端；电容CL与负载电阻RL并联，电路的输出端Vout连接在电容CL的一端，即负载电阻RL和电容CL为连接在电路输出Vout端的负载电阻和电容；
第九PMOS M0的的栅极接电源VB；
第一PMOS M1的栅极接电源VIN；
第二PMOS M2的栅极分别与反馈电阻R1的第二端和反馈电阻R2的第一端连接；
第三NMOS M3的栅极与第七NMOS M7的栅极连接；
第四NMOS M4的栅极与第八NMOS M8的栅极连接；
第五PMOS M5的栅极与第六PMOS M6的栅极连接；
功率调整管Mp的栅极分别与第六PMOS M6的漏极和第八NMOS M8的漏极连接；补偿电容Cc的一端连接在第一PMOS M1的漏极与第三NMOS M3的漏极间，另一端与输出端Vout连接。本实施例中的LDO环路结构可等效为如图3所示的信号模型，该LDO环路补偿结构的环路增益传输函数如下：
Figure BDA0003668466550000041
ro1和ro3分别为M1和M3的输出阻抗，该环路可分为重载和轻载两种情况：1)轻载时，gmp小，即RLCL＞＞Kgmpro1RLCc，所以，
Figure BDA0003668466550000042
主极点
Figure BDA0003668466550000043
次极点
Figure BDA0003668466550000044
2)重载时，gmp大，即RLCL＜＜Kgmpro1RLCc，所以，
Figure BDA0003668466550000045
主极点
Figure BDA0003668466550000046
次极点
Figure BDA0003668466550000047
由此可见，在重载时，通过增加补偿电容Cc，可使主极点向低频移动，非主极点向高频移动，达到极点分离的效果，实现环路稳定性。同时，适当地增大负载，可增加环路稳定性。
在一种可选的实施方式中，使用本实施例提供的补偿结构进行了LDO实际电路的设计与仿真，该电路外挂1uF电容。设计中使用10pF的补偿电容，将主极点与非主极点分离，使LDO在100mA负载情况下保持良好的稳定性，并且此电容可以很好地集成在芯片內部。图4为本设计的环路补偿结果，为补偿前后的波特图，负载100mA；图5为补偿后环路在轻载(10uA)和重载(100mA)时的波特图。由图4中的仿真结果可得，补偿后环路的主极点和非主极点明显分离；图5中的仿真结果可得，该补偿方法在重载时效果较明显。
在一种可选的实施方式中，LDO电路的负载电流为100mA，通过适当增大负载，可增加环路稳定性。
在一种可选的实施方式中，所述LDO电路集成在一半导体衬底中。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明通过在电压输出端Vout与运放的第一级输出节点V2之间增加补偿电容Cc，使得主极点向低频移动，非主极点向高频移动，达到极点分离的效果，实现环路稳定性。同时，适当地增大负载，可增加环路稳定性。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种LDO电路，其特征在于，包括：
误差放大器、功率调整管Mp、反馈电阻R1、R2和负载电阻RL、电容CL、补偿电容Cc；
其中，所述误差放大器包括第一、二、五、六、九PMOS和第三、四、七、八NMOS；
所述第五PMOS M5的漏极与栅极连接，并与所述第七NMOS M7的漏极连接，第五PMOS M5的源极接电源VDD，第七NMOS M7的源极接地；
所述第九PMOS M0的源极接电源VDD，第九PMOS M0的漏极分别与第一PMOS M1、第二P型功率开关M2管的源极连接；
所述第三NMOS M3的漏极与栅极连接，并与第一PMOS M1的漏极连接，第三NMOS M3的源极接地；
所述第四NMOS M4的漏极与栅极连接，并与第二PMOS M2的漏极连接，第四NMOS M4的源极接地；
所述第六PMOS M6的漏极与第八NMOS M8的漏极连接,第六PMOS M6的源极接电源VDD，第八NMOS M8的源极接地；
所述功率调整管Mp的源极接电源VDD，功率调整管Mp的漏极与反馈电阻R1的第一端串接，反馈电阻R1的第二端与反馈电阻R2的第一端串接，反馈电阻R2的第二端接地；功率调整管Mp的漏极与所述R1的第一端间连接有电路的输出Vout端,负载电阻RL和电容CL并联，且连接在电路的输出Vout端；
所述第九PMOS M0的的栅极接电源VB；
所述第一PMOS M1的栅极接电源VIN；
所述第二PMOS M2的栅极分别与反馈电阻R1的第二端和反馈电阻R2的第一端连接；
所述第三NMOS M3的栅极与第七NMOS M7的栅极连接；
所述第四NMOS M4的栅极与第八NMOS M8的栅极连接；
所述第五PMOS M5的栅极与第六PMOS M6的栅极连接；
所述功率调整管Mp的栅极分别与第六PMOS M6的漏极和第八NMOS M8的漏极连接；
所述补偿电容Cc的一端连接在第一PMOS M1的漏极与第三NMOS M3的漏极间，另一端与输出端Vout连接。
2.根据权利要求1所述的LDO电路，其特征在于：所述补偿电容的电容为10pF。
3.根据权利要求1所述的LDO电路，其特征在于：所述功率调整管Mp为PMOS。
4.根据权利要求1所述的LDO电路，其特征在于：所述电容CL的电容为1uF。
5.根据权利要求1所述的LDO电路，其特征在于：所述LDO电路的负载电流为100mA。
6.根据权利要求1所述的LDO电路，其特征在于：所述反馈电阻R1的第一端为远离与其相串联的反馈电阻R2的一端，第二端为靠近反馈电阻R2的一端。
7.根据权利要求1所述的LDO电路，其特征在于：所述反馈电阻R2的第一端为靠近与其相串联的反馈电阻R2的一端，第二端为远离反馈电阻R2的一端。
8.根据权利要求1所述的LDO电路，其特征在于：所述LDO电路集成在一半导体衬底中。
CN202210597622.1A 2022-05-30 2022-05-30 一种ldo电路 Active CN114895739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210597622.1A CN114895739B (zh) 2022-05-30 2022-05-30 一种ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210597622.1A CN114895739B (zh) 2022-05-30 2022-05-30 一种ldo电路

Publications (2)

Publication Number Publication Date
CN114895739A true CN114895739A (zh) 2022-08-12
CN114895739B CN114895739B (zh) 2023-11-14

Family

ID=82726504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210597622.1A Active CN114895739B (zh) 2022-05-30 2022-05-30 一种ldo电路

Country Status (1)

Country Link
CN (1) CN114895739B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016082420A1 (zh) * 2014-11-24 2016-06-02 深圳市中兴微电子技术有限公司 一种低压差线性稳压器
CN106774590A (zh) * 2017-01-11 2017-05-31 电子科技大学 一种高稳定性高电源噪声抑制比的低压差线性稳压电路
WO2017124575A1 (zh) * 2016-01-21 2017-07-27 中国电子科技集团公司第二十四研究所 一种频率补偿的跨导放大器
CN111273724A (zh) * 2020-02-04 2020-06-12 同济大学 一种稳定性补偿的线性稳压器及其设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016082420A1 (zh) * 2014-11-24 2016-06-02 深圳市中兴微电子技术有限公司 一种低压差线性稳压器
WO2017124575A1 (zh) * 2016-01-21 2017-07-27 中国电子科技集团公司第二十四研究所 一种频率补偿的跨导放大器
CN106774590A (zh) * 2017-01-11 2017-05-31 电子科技大学 一种高稳定性高电源噪声抑制比的低压差线性稳压电路
CN111273724A (zh) * 2020-02-04 2020-06-12 同济大学 一种稳定性补偿的线性稳压器及其设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨小峰;宁红英;: "一种用于LDO的动态频率补偿技术", 现代电子技术, no. 18 *

Also Published As

Publication number Publication date
CN114895739B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
US20070241731A1 (en) Creating Additional Phase Margin In The Open Loop Gain Of A Negative Feedback Amplifier System Using A Boost Zero Compensating Resistor
US10416695B1 (en) Linear regulator with first and second feedback voltages
KR20170071482A (ko) 커패시터가 없는 저 드롭­아웃（ｌｄｏ） 레귤레이터
CN100549900C (zh) 电流发生装置以及应用该电流发生装置的反馈控制系统
CN108052153A (zh) 新型cmos结构的ldo线性稳压器
CN207731181U (zh) 新型cmos结构的ldo线性稳压器
CN106444947A (zh) 一种用于无电容型ldo的补偿电路
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN100539403C (zh) 电子放大器
CN112882524B (zh) 带隙基准电路、对应的设备和方法
CN115528787B (zh) 一种控制环路加速电路
CN115079762B (zh) 低压差线性稳压器电路
CN116578152A (zh) 调零电阻与有源前馈双重补偿的无输出电容ldo电路
CN110879629A (zh) 一种低压差线性稳压电路
CN114421897B (zh) 降低集成电路放大器噪声的电路及其降噪方法
CN114895739A (zh) 一种ldo电路
Lee et al. A 65nm sub-1V multi-stage low-dropout (LDO) regulator design for SoC systems
El Khadiri et al. A low noise, high PSR low-dropout regulator for low-cost portable electronics
Abiri et al. A low dropout voltage regulator with enhanced transconductance error amplifier and small output voltage variations
CN210155569U (zh) 一种高精度快速瞬态响应全片上无电容型ldo
Huan-ChienYang et al. High-PSR-bandwidth capacitor-free LDO regulator with 50μA minimized load current requirement for achieving high efficiency at light loads
Kamal et al. Full on-chip CMOS low dropout voltage regulator using MOS capacitor compensation
CN205507607U (zh) 一种双用途电流源产生器
Liang et al. A 802 nA quiescent current and 100 mA load low-dropout regulator for micro energy harvest system
Du et al. An ultra-low quiescent current CMOS low-dropout regulator with small output voltage variations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant