CN114884498B - Cmos逻辑控制电路、集成芯片及射频开关 - Google Patents

Cmos逻辑控制电路、集成芯片及射频开关 Download PDF

Info

Publication number
CN114884498B
CN114884498B CN202210624142.XA CN202210624142A CN114884498B CN 114884498 B CN114884498 B CN 114884498B CN 202210624142 A CN202210624142 A CN 202210624142A CN 114884498 B CN114884498 B CN 114884498B
Authority
CN
China
Prior art keywords
circuit
output
voltage
radio frequency
cmos logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210624142.XA
Other languages
English (en)
Other versions
CN114884498A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Taigao Technology Co ltd
Original Assignee
Shenzhen Taigao Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Taigao Technology Co ltd filed Critical Shenzhen Taigao Technology Co ltd
Priority to CN202210624142.XA priority Critical patent/CN114884498B/zh
Publication of CN114884498A publication Critical patent/CN114884498A/zh
Application granted granted Critical
Publication of CN114884498B publication Critical patent/CN114884498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种CMOS逻辑控制电路、集成芯片及射频开关，该CMOS逻辑控制电路包括第一电路、第二电路及输出电路，第一电路用于接入输入电压并转换输出第一控制电压；第二电路用于接入第一参考电压或第二参考电压以输出逻辑信号；输出电路分别与第一电路和第二电路相连，用于接入第一控制电压，并根据逻辑信号将第一控制电压转换以输出第一输出电压和/或第二输出电压，当第一输出电压为第一预设范围值时，第二输出电压为第二预设范围值；当第一输出电压为第二预设范围值时，第二输出电压为第一预设范围值。确保了射频开关的主路被导通时，旁路可被断开，在主路被断开时，旁路可被导通，从而能降低信号失真度，使外围电路更简单、抗干扰能力更强。

Description

CMOS逻辑控制电路、集成芯片及射频开关
技术领域
本发明涉及半导体芯片技术领域，具体涉及一种CMOS逻辑控制电路、集成芯片及射频开关。
背景技术
目前，在各种通讯系统中，射频开关是不可或缺的关键元件，其可以将多路射频信号中的一路或几路通过控制逻辑连通，实现不同射频信号路径的切换，包括接收与发射的切换、不同频段间的切换等，以达到共用天线、降低终端成本等目的。
基于半导体技术的固态开关是目前各种通讯系统中应用最为广泛的射频开关，在便携及以电池作为电源的设备中更是达到几乎垄断的程度。固态射频开关包括PIN二极管开关、场效应管(FET)开关、SOI开关、砷化镓(GaAs)赝晶型高电子迁移晶体管(PHEMT)开关、耗尽型(D-Mode)常开氮化镓射频开关、增强型(E-Mode)常闭氮化镓射频开关等不同种类。
在相关技术中，目前的氮化镓射频开关通常采用CMOS逻辑控制电路进行电压控制，以实现氮化镓射频开关的通断，但现有的CMOS逻辑控制电路容易造成信号失真度较高，导致外围电路复杂、抗干扰能力不足等缺点。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种CMOS逻辑控制电路，包括：
第一电路，所述第一电路用于接入输入电压并转换输出第一控制电压；
第二电路，所述第二电路用于接入第一参考电压或第二参考电压以输出逻辑信号；
输出电路，所述输出电路分别与所述第一电路和所述第二电路相连，用于接入所述第一控制电压，并根据所述逻辑信号将所述第一控制电压转换以输出第一输出电压和/或第二输出电压，当所述第一输出电压为第一预设范围值时，所述第二输出电压为第二预设范围值；当所述第一输出电压为所述第二预设范围值时，所述第二输出电压为所述第一预设范围值。
优选的，所述输出电路包括第一输入端和第二输入端，所述第一输入端与所述第一电路的输出端连接，所述第二输入端与所述第二电路的输出端连接。
优选的，所述输出电路包括N个第一输出端和N个第二输出端，所述N个第一输出端用于输出所述第一输出电压，所述N个第二输出端用于输出所述第二输出电压。
优选的，所述第一预设范围值为0-1.5V，所述第二预设范围值为5-10V。
优选的，还包括输入电源，所述输入电源分别与所述第二电路和所述输出电路相连，用于根据所述第二电路的逻辑信号向所述输出电路输出第二控制电压。
优选的，所述第二电路包括N个接入端，所述N个接入端用于接入所述第一参考电压或所述第二参考电压；当所述N个接入端接入所述第一参考电压时，所述第二电路输出第一逻辑信号；当所述N个接入端接入所述第二参考电压时，所述第二电路输出第二逻辑信号。
优选的，所述第一参考电压为2.5-5.5V，所述第二参考电压为0-0.8V。
优选的，所述第一输入电压为2.5-5.5V，所述第一控制电压为5-10V。
本发明的第二个目的在于提出一种集成芯片，包括如上述的CMOS逻辑控制电路。
本发明的第三个目的在于提出一种射频开关，包括如上述的CMOS逻辑控制电路。
本发明的上述方案至少包括以下有益效果：
本发明提供的CMOS逻辑控制电路，首先通过第一电路用于接入输入电压并转换输出第一控制电压，并通过第二电路接入第一参考电压或第二参考电压以输出逻辑信号，使得输出电路可以根据逻辑信号将第一控制电压转换，进而输出第一输出电压和/或第二输出电压，并且在第一输出电压为第一预设范围值时，第二输出电压为第二预设范围值；在第一输出电压为第二预设范围值时，第二输出电压为第一预设范围值，由此在控制氮化镓射频开关的通断时，确保了氮化镓射频开关的主路被导通时，旁路可以被断开，在主路被断开时，旁路可以被导通，从而可以降低信号失真度，使外围电路更简单、抗干扰能力更强。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明第一实施例中提供的CMOS逻辑控制电路的结构图；
图2是本发明第二实施例中提供的CMOS逻辑控制芯片的平面布局图；
图3是本发明第二实施例中提供的CMOS逻辑控制芯片的剖面结构图；
图4是本发明第四实施例中提供的CMOS逻辑控制电路的结构图；
图5是本发明第四实施例中提供的CMOS逻辑控制芯片的平面布局图；
图6是本发明第四实施例中提供的单刀四掷射频开关的电路结构图；
图7是本发明第四实施例中提供的单刀四掷射频开关的另一电路结构图。
附图标号说明：
10、第一电路；20、第二电路；30、输出电路。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制，基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”“轴向”、“周向”、“径向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下面参照附图详细描述本发明实施例的CMOS逻辑控制电路、集成芯片及射频开关。
第一实施例
本发明实施例中提供的CMOS逻辑控制电路，包括第一电路10、第二电路20及输出电路30，第一电路10用于接入输入电压并转换输出第一控制电压；第二电路20用于接入第一参考电压或第二参考电压以输出逻辑信号；输出电路30分别与第一电路10和第二电路20相连，用于接入第一控制电压，并根据逻辑信号将第一控制电压转换以输出第一输出电压和/或第二输出电压，当第一输出电压为第一预设范围值时，第二输出电压为第二预设范围值；当第一输出电压为第二预设范围值时，第二输出电压为第一预设范围值。
其中，输入电压可以通过VCC供电电源输入，供电电源的输出端可以和第一电路10相连，第一电路10可以是DC-DC转换电路，在第一电路10接入输入电压后，可以将输入电压转换以生成第一控制电压，第一控制电压可以是HEMT(High Electron MobilityTransistor，高电子迁移率晶体管)栅极控制电压；优选的，第一输入电压为2.5-5.5V，第一控制电压为5-10V；第二电路20为逻辑控制电路，第二电路20可以根据输入的第一参考电压和第二参考电压，进而输出不同的逻辑信号；输出电路30可以是驱动输出电路30，其可以根据第二电路20输出的逻辑信号，以同时输出电压对，电压对表示同时输出的第一输出电压和第二输出电压。
本发明提供的CMOS逻辑控制电路，首先通过第一电路10用于接入输入电压并转换输出第一控制电压，并通过第二电路20接入第一参考电压或第二参考电压以输出逻辑信号，使得输出电路30可以根据逻辑信号将第一控制电压转换，进而输出第一输出电压和/或第二输出电压，并且在第一输出电压为第一预设范围值时，第二输出电压为第二预设范围值；在第一输出电压为第二预设范围值时，第二输出电压为第一预设范围值，由此在控制氮化镓射频开关的通断时，确保了氮化镓射频开关的主路被导通时，旁路可以被断开，在主路被断开时，旁路可以被导通，从而可以降低信号失真度，使外围电路更简单、抗干扰能力更强。
具体的，输出电路30包括第一输入端和第二输入端，第一输入端与第一电路10的输出端连接，第二输入端与第二电路20的输出端连接；并且，输出电路30包括N个第一输出端和N个第二输出端，N个第一输出端用于输出第一输出电压，N个第二输出端用于输出第二输出电压。
在本实施例中，第一预设范围值为0-1.5V，第二预设范围值为5-10V；在图示中的VM1至VMn可以是N个第一输出端，VS1至VSn为N个第二输出端，第一输出电压和第二输出电压的输出范围可以是0-10V；VM1至VMn可以连接至射频开关芯片的主路，VS1至VSn可以连接至射频开关芯片的旁路，在第一输出电压为0V时，则射频开关芯片的主路被断开，在第一输出电压为5-10V时，则射频开关的主路被导通，同理，在第二输出电压为0V时，则射频开关的旁路被断开，在第二输出电压为5-10V时，则射频开关的旁路被导通；因此，当第一输出电压输出5-10V时，第二输出电压为0V，反之，当第二输出电压输出5-10V时，第一输出电压为0V；本领域技术人员可以理解的是，VS1至VSn主要用于主、旁路结构的射频开关，在射频开关中只有主路时，则VS1至VSn不参与控制。
其中，N表示射频开关的通道数量，N为偶数，例如在射频开关为单刀四掷射频开关时，则表示该射频开关有4路(RF1至RF4)射频通道，则N为4；因此，输出电路30可以对应设置N个第一输出端和N个第二输出端，同理，输出电路30可以根据逻辑信号进行输出对应的第一输出电压和第二输出电压时，因此，第二电路20可以对应设置有V1至Vn，进而生成N个逻辑信号以控制输出电路30输出第一输出电压和第二输出电压；其中，第一输出端和第二输出端可以直接接入射频开关的栅极，以对射频开关进行控制。
具体的，还包括输入电源，输入电源分别与第二电路20和输出电路30相连，用于根据第二电路20的逻辑信号向输出电路30输出第二控制电压。
在本实施例中，输入电源为外接电源，第二控制电压为图示中的VEC电压，VEC为外接控制电压，并且电压范围为5.0V至10.0V，当不采用第一电路10产生的第一控制电压时，则可以采用VEC电压接入输出电路30，以控制射频开关的通断；并且，在第二电路20检测出VEC电压时，第二电路20可以将第二控制电压输出至输出电路30；在第二电路20未检测出VEC电压时，第二电路20可以根据逻辑信号向输出电路30输出第一控制电压，由此能够有效地降低传输信号的失真度。
具体的，第二电路20包括N个接入端，N个接入端用于接入第一参考电压或第二参考电压；当N个接入端接入第一参考电压时，第二电路20输出第一逻辑信号；当N个接入端接入第二参考电压时，第二电路20输出第二逻辑信号。
在本实施例中，第一参考电压为2.5-5.5V，第二参考电压为0-0.8V；第一逻辑信号可以是“1”，第二逻辑信号可以是“0”，可以理解的是，在数字逻辑信号中，“1”表示为开启，“0”表示为关闭，因此，在第二电路20接入第一参考电压时，则输出的第一逻辑信号为开启，在第二电路20接入第二参考电压时，则输出的第一逻辑信号为关闭；由此，使得不同的射频开关组合更方便、控制逻辑灵活多样。
第二实施例
在一个可选的实施例中，本发明实施例中还提供了一种CMOS逻辑控制芯片，该CMOS逻辑控制芯片与上述CMOS逻辑控制电路对应，并且图2所示为该CMOS逻辑控制芯片的平面布局图，当然，该CMOS逻辑控制芯片的平面布局还可采用其它形式。其中，VCC、VEC、V1至Vn、VM1至VMn、VS1至VSn均对应图1所示的各输入输出信号端的金属连接盘，GND为接地端的金属连接盘；在进行成品芯片封装时，可以用金线、铜线或铝线等金属材料将上述的金属连接盘与成品芯片外部管脚或者其它芯片的相应金属连接盘通过引线键合以形成电连接，当然电连接也可选择其它方式。
图3为一种为上述的CMOS逻辑控制芯片横截面结构图；该CMOS逻辑控制芯片可以由各种PMOS、CMOS结构构成。
本发明实施例中的CMOS逻辑控制芯片可以采用现有硅(Si)基CMOS制造工艺制作；根据所要控制的射频开关的通道数量，采用上述的CMOS逻辑控制电路进行电路布局，并进行封装设计制作不同的CMOS逻辑控制芯片。而且，当控制输出数为n时，CMOS逻辑控制芯片可以控制拥有n个或n个以下通道的射频开关。例如，当射频开关拥有8个通道时(比如单刀8掷射频开关)，则CMOS逻辑控制芯片的输出数n需要为8，因此该CMOS逻辑控制芯片也可以控制8个通道以下的射频开关，比如单刀4掷、单刀6掷等。
第三实施例
本发明的实施例中提供的集成芯片，包括如上述的CMOS逻辑控制电路。其中，该集成芯片可以采用N路通道的射频开关电路和上述的CMOS逻辑控制电路封装形成，并且CMOS逻辑控制电路可以向射频开关电路输出第一输出电压和第二输出电压，使射频开关电路可以根据第一输出电压和第二输出电压实现主路和旁路的通断。
第四实施例
本发明的实施例中提供的射频开关，包括如上述的CMOS逻辑控制电路；通过该CMOS逻辑控制电路可以封装构建成CMOS逻辑控制芯片，并且可以和射频开关芯片共同构建后应用于不同的射频开关，图4是本发明实施例中的用于控制单刀四掷并采用主、旁路拓扑结构的射频开关电路及CMOS逻辑控制电路的结构图，其输入逻辑信号有4路(V1至V4)，输出有4组(VM1/VS1至VM4/VS4)；图5为对应的CMOS逻辑控制芯片的平面布局图。
图6为CMOS逻辑控制芯片控制单刀四掷射频开关时的电路连接图。其中，RFC(ANT)为公共端(天线端)，能发送或者接收射频信号；M1至M4分别为4路通道RF1至RF4的主路；S1至S4为相对应的旁路。CMOS逻辑控制芯片的输出端VM1至VM4和VS1至VS4分别连接到M1至M4和S1至S4的栅极。表一为图6所示电路的控制逻辑，其中“OFF”指HEMT栅极电压为0V,“ON”指HEMT栅极电压为5.0V至10.0V。
表一：图6所示单刀四掷射频开关的控制逻辑
V1 V2 V3 V4 M1(VM1) M2(VM2) M3(VM3) M4(VM4) S1(VS1) S2(VS2) S3(VS3) S4(VS4)
0 0 0 0 OFF OFF OFF OFF ON ON ON ON
0 0 0 1 OFF OFF OFF ON ON ON ON OFF
0 0 1 0 OFF OFF ON OFF ON ON OFF ON
0 0 1 1 OFF OFF ON ON ON ON OFF OFF
0 1 0 0 OFF ON OFF OFF ON OFF ON ON
0 1 0 1 OFF ON OFF ON ON OFF ON OFF
0 1 1 0 OFF ON ON OFF ON OFF OFF ON
0 1 1 1 OFF ON ON ON ON OFF OFF OFF
1 0 0 0 ON OFF OFF OFF OFF ON ON ON
1 0 0 1 ON OFF OFF ON OFF ON ON OFF
1 0 1 0 ON OFF ON OFF OFF ON OFF ON
1 0 1 1 ON OFF ON ON OFF ON OFF OFF
1 1 0 0 ON ON OFF OFF OFF OFF ON ON
1 1 0 1 ON ON OFF ON OFF OFF ON OFF
1 1 1 0 ON ON ON OFF OFF OFF OFF ON
1 1 1 1 ON ON ON ON OFF OFF OFF OFF
此单刀四掷射频开关的CMOS逻辑控制芯片还可以用于控制4路以下的射频开关，图7所示为用此CMOS逻辑控制芯片控制一单刀双掷增强型氮化镓射频开关的实例。其中，V3及V4将失去控制作用，即无论V3或V4为“1”或者“0”，均无法参与控制。
表二为用于控制单独双掷射频开关时的控制逻辑。
V1 V2 M1(VM1) M2(VM2) S1(VS1) S2(VS2)
0 0 OFF OFF ON ON
0 1 OFF ON ON OFF
1 0 ON OFF OFF ON
1 1 ON ON OFF OFF
第五实施例
本发明实施例中还提供了一种电子设备，该电子设备可以包括但不限于：移动无线通讯设备、蜂窝基础设施、雷达、数字通信链路、LTE中继器、各种大中小型3G/4G/5G通讯基站(包括微基站、皮基站等)、TDD微型基地台、PMR/LMR高功率无线电设备、天线调谐开关、多模多频带切换系统、Rx分集频带切换系统、高线性通用应用系统、各种通讯终端、收发器、RF和微波测试装置以及众多其它应用。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (9)

1.一种CMOS逻辑控制电路，其特征在于，包括：
第一电路，所述第一电路用于接入输入电压并转换输出第一控制电压，所述第一控制电压为HEMT栅极控制电压；
第二电路，所述第二电路用于接入第一参考电压或第二参考电压以输出逻辑信号；
输出电路，所述输出电路分别与所述第一电路和所述第二电路相连，用于接入所述第一控制电压，并根据所述逻辑信号将所述第一控制电压转换以输出第一输出电压和/或第二输出电压，当所述第一输出电压为第一预设范围值时，所述第二输出电压为第二预设范围值；当所述第一输出电压为所述第二预设范围值时，所述第二输出电压为所述第一预设范围值；
所述输入电压为2.5-5.5V，所述第一控制电压为5-10V；在所述第一输出电压为0V时，用以控制射频开关的主路断开，在所述第一输出电压为5-10V时，用以控制射频开关的主路导通，在所述第二输出电压为0V时，用以控制射频开关的旁路断开，在所述第二输出电压为5-10V时，用以控制射频开关的旁路导通。
2.根据权利要求1所述的CMOS逻辑控制电路，其特征在于，所述输出电路包括第一输入端和第二输入端，所述第一输入端与所述第一电路的输出端连接，所述第二输入端与所述第二电路的输出端连接。
3.根据权利要求1所述的CMOS逻辑控制电路，其特征在于，所述输出电路包括N个第一输出端和N个第二输出端，所述N个第一输出端用于输出所述第一输出电压，所述N个第二输出端用于输出所述第二输出电压。
4.根据权利要求1或3所述的CMOS逻辑控制电路，其特征在于，所述第一预设范围值为0-1.5V，所述第二预设范围值为5-10V。
5.根据权利要求1所述的CMOS逻辑控制电路，其特征在于，还包括输入电源，所述输入电源分别与所述第二电路和所述输出电路相连，用于根据所述第二电路的逻辑信号向所述输出电路输出第二控制电压。
6.根据权利要求1所述的CMOS逻辑控制电路，其特征在于，所述第二电路包括N个接入端，所述N个接入端用于接入所述第一参考电压或所述第二参考电压；当所述N个接入端接入所述第一参考电压时，所述第二电路输出第一逻辑信号；当所述N个接入端接入所述第二参考电压时，所述第二电路输出第二逻辑信号。
7.根据权利要求1所述的CMOS逻辑控制电路，其特征在于，所述第一参考电压为2.5-5.5V，所述第二参考电压为0-0.8V。
8.一种集成芯片，其特征在于，包括如权利要求1至7任一项所述的CMOS逻辑控制电路。
9.一种射频开关，其特征在于，包括如权利要求1至7任一项所述的CMOS逻辑控制电路。
CN202210624142.XA 2022-06-02 2022-06-02 Cmos逻辑控制电路、集成芯片及射频开关 Active CN114884498B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210624142.XA CN114884498B (zh) 2022-06-02 2022-06-02 Cmos逻辑控制电路、集成芯片及射频开关

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210624142.XA CN114884498B (zh) 2022-06-02 2022-06-02 Cmos逻辑控制电路、集成芯片及射频开关

Publications (2)

Publication Number Publication Date
CN114884498A CN114884498A (zh) 2022-08-09
CN114884498B true CN114884498B (zh) 2023-08-25

Family

ID=82679797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210624142.XA Active CN114884498B (zh) 2022-06-02 2022-06-02 Cmos逻辑控制电路、集成芯片及射频开关

Country Status (1)

Country Link
CN (1) CN114884498B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499713A (zh) * 2008-01-31 2009-08-05 珠海全志科技有限公司 混合式开关电源转换器及自动切换控制电路
CN204013479U (zh) * 2014-06-17 2014-12-10 比亚迪股份有限公司 逻辑状态产生电路
CN106533135A (zh) * 2016-11-08 2017-03-22 成都芯源系统有限公司 恒定导通时间控制电路及其控制的直流‑直流变换器
CN106558985A (zh) * 2014-09-30 2017-04-05 天工方案公司 使用脉冲跳跃模式和频率调制的可变开关dc-dc电压转换器
CN209545599U (zh) * 2019-03-12 2019-10-25 福建省计量科学研究院（福建省眼镜质量检验站） 一种射频开关切换装置
CN214756076U (zh) * 2020-12-16 2021-11-16 惠州拓邦电气技术有限公司 Mos管控制电路及装置
CN114497928A (zh) * 2022-04-18 2022-05-13 合肥芯谷微电子有限公司 一种毫米波单刀单掷开关
CN115001470A (zh) * 2022-06-02 2022-09-02 深圳市泰高技术有限公司 射频开关芯片、射频开关及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3036897B1 (fr) * 2015-05-29 2018-06-15 Wupatec Bloc convertisseur continu-continu, convertisseur continu-continu le comprenant et systeme de suivi d'enveloppe associe
US10073507B2 (en) * 2015-09-22 2018-09-11 Intersil Americas LLC Method and system for reducing transients in DC-DC converters
CN108199725A (zh) * 2018-03-16 2018-06-22 广东欧珀移动通信有限公司 多路选择开关及相关产品

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499713A (zh) * 2008-01-31 2009-08-05 珠海全志科技有限公司 混合式开关电源转换器及自动切换控制电路
CN204013479U (zh) * 2014-06-17 2014-12-10 比亚迪股份有限公司 逻辑状态产生电路
CN106558985A (zh) * 2014-09-30 2017-04-05 天工方案公司 使用脉冲跳跃模式和频率调制的可变开关dc-dc电压转换器
CN106533135A (zh) * 2016-11-08 2017-03-22 成都芯源系统有限公司 恒定导通时间控制电路及其控制的直流‑直流变换器
CN209545599U (zh) * 2019-03-12 2019-10-25 福建省计量科学研究院（福建省眼镜质量检验站） 一种射频开关切换装置
CN214756076U (zh) * 2020-12-16 2021-11-16 惠州拓邦电气技术有限公司 Mos管控制电路及装置
CN114497928A (zh) * 2022-04-18 2022-05-13 合肥芯谷微电子有限公司 一种毫米波单刀单掷开关
CN115001470A (zh) * 2022-06-02 2022-09-02 深圳市泰高技术有限公司 射频开关芯片、射频开关及电子设备

Also Published As

Publication number Publication date
CN114884498A (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
US10298222B2 (en) High performance radio frequency switch
CN101536327B (zh) 半导体集成电路、内置它的rf模块和安装它的无线通信终端装置
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
US7843280B2 (en) Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
CN104604135B (zh) 与基于绝缘体上的硅的射频开关有关的电路、器件和方法及其组合
JP5237842B2 (ja) 半導体装置
TWI459629B (zh) Semiconductor integrated circuit device and high frequency module
US9692120B2 (en) Devices and methods related to electrostatic discharge-protected CMOS switches
US10284200B2 (en) Linearity in radio-frequency devices using body impedance control
US20140009212A1 (en) Body-gate coupling to improve linearity of radio-frequency switch
JPH0955682A (ja) スイツチ半導体集積回路及び通信端末装置
JP2015035603A (ja) スイッチング装置、高周波スイッチングモジュール、および電子装置
KR20080031133A (ko) 다중 스택 구조에서 바디 스위칭을 이용한 상보형 금속산화막 반도체 안테나 스위치 시스템, 방법 및 장치
US10742189B2 (en) Switched multi-coupler apparatus and modules and devices using same
US20190199347A1 (en) Rf switch with digital gate threshold voltage
JP2015149720A (ja) 電界効果トランジスタスイッチ回路
CN114884498B (zh) Cmos逻辑控制电路、集成芯片及射频开关
US10911091B2 (en) Multi-mode configurable transceiver with low voltage switches
CN115001470A (zh) 射频开关芯片、射频开关及电子设备
US10396715B2 (en) High power radio-frequency switching topology and method
CN115001469B (zh) 集成芯片、射频开关及电子设备
Lin et al. A 900-MHz 30-dBm bulk CMOS transmit/receive switch using stacking architecture, high substrate isolation, and RF floated body
JP2007006179A (ja) アンテナスイッチ回路装置
JP2000068807A (ja) アンテナスイッチ半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant