CN114884320A - 一种用于减小栅极负压驱动电路功耗的装置 - Google Patents

一种用于减小栅极负压驱动电路功耗的装置 Download PDF

Info

Publication number
CN114884320A
CN114884320A CN202210791607.0A CN202210791607A CN114884320A CN 114884320 A CN114884320 A CN 114884320A CN 202210791607 A CN202210791607 A CN 202210791607A CN 114884320 A CN114884320 A CN 114884320A
Authority
CN
China
Prior art keywords
negative voltage
voltage
negative
switching
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210791607.0A
Other languages
English (en)
Inventor
陈显平
高博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Original Assignee
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingchuang Semiconductor Research Institute Co ltd, Shenzhen Pingchuang Semiconductor Co ltd filed Critical Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority to CN202210791607.0A priority Critical patent/CN114884320A/zh
Publication of CN114884320A publication Critical patent/CN114884320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供了一种用于减小栅极负压驱动电路功耗的栅极驱动器装置。本发明旨在解决传统驱动电路在采用电荷泵电路产生负压时，并且在高开关频率及高被驱动器件栅极电荷的情况下负压损耗非常大的问题。本发明在驱动电路对被驱动器件进行关断时，先将栅极电压从正电压拉至零电压，经过短暂时间后，再将零电压拉至负电压，保证了负压关断能够顺利完成的同时使绝大部分栅极电荷经由地回路泄放而非负压回路，从而减小负压回路的功率消耗。本发明提供的技术方案能够有效地降低栅极驱动器产生的功耗和发热，从而提高系统效率和稳定性。

Description

一种用于减小栅极负压驱动电路功耗的装置
技术领域
本申请涉及栅极驱动电路技术领域，具体涉及一种用于减小栅极负压驱动电路功耗的装置。
背景技术
为了能够高效利用电能，需要充分发挥电力电子设备中的功率开关管的性能，因此需要对功率开关管设计专用的驱动电路。功率开关管的通断受控于其栅极和源极（对场效应管器件而言，对IGBT器件应为发射极）之间的电压，当其超过阈值电压时，功率开关管就会打开。大多数功率开关管的阈值电压较低，在实际工况中，如半桥模块中，桥臂上下管会相互影响，严重的会引起功率开关管的误导通，导致桥臂直通，烧毁模块或设备。因此，在系统设计中常常引入负压驱动技术，以保证功率开关管在关断时栅极相对源极处于负压，防止其误导通。负压的产生往往需要较为复杂的辅助电路，为了解决这一问题，常用的方法是采用电荷泵电路产生负压。通过简单的元器件搭建电路，加以简单的控制，就能产生负压。电荷泵负压发生器不仅成本低，还能可靠地工作。然而在功率晶体管驱动电路中采用电荷泵负压发生器时，在开关过程中，会导致驱动电路功耗的增加，尤其是在高频及大功率工况下，如功率晶体管串并联使用的情况。现有技术中存在如下缺陷：
（1）使用电荷泵负压发生器的栅极驱动电路功耗较高；
（2）采用双副边变压器或buck-boost等方式产生负压成本较高；
（3）现有电荷泵负压发生器的输出内阻较高，当驱动电流较大时，电路所产生的负压将会被拉高，即负压的绝对值减小，影响功率晶体管的关断动作，进而增加寄生开通的风险。
发明内容
为了解决上述技术问题，本发明提供一种用于减小栅极负压驱动电路功耗的栅极驱动器装置，该装置在驱动电路对被驱动器件进行关断时，先将被驱动器件栅极电压从正电压拉至零电压，经过短暂时间后，再将零电压拉至负电压。本发明提供的技术方案能够有效地降低被驱动器件在负压关断时栅极驱动电路上产生的功耗和发热，从而提高系统效率和稳定性。
本发明所采用的技术方案如下：
一种用于减小栅极负压驱动电路功耗的装置，所述装置包括栅极驱动电路模块和电荷泵负压发生器模块；
所述减小栅极负压驱动电路模块包括控制单元FPGA，开关管Q1、Q2、Q3，驱动电阻Ron、Roff1、Roff2以及隔离二极管Doff2；
所述电荷泵负压电路包括泵电容C1、储能电容C2和两个高频二极管D1、D2。
进一步的，所述控制单元FPGA接收输入PWM信号，由所述控制单元FPGA进行逻辑运算处理后，产生三路PWM信号，其中两路PWM信号控制开关管Q1和Q2的通断，实现传统的两电平栅极驱动信号输出，另一路PWM信号在输入信号由高到低跳变时有效，控制开关管Q3与开关管Q1和Q2共同实现输出电平从正压到零再到负压的过程。
进一步的，所述开关管Q3与开关管Q1和Q2共同实现输出电平从正压到零再到负压的过程，包括：当输入PWM信号为高电平时，关闭开关管Q2、Q3，打开开关管Q1，此时输出端G拉高至接近正电压V+；当输入信号为低电平时，关闭开关管Q1，先打开开关管Q3，此时输出端G经开关管Q3、驱动电阻Roff2、隔离二极管Doff2拉低至接近零电压，经过数十ns延时后再打开开关管Q2，此时输出端G拉低至接近负电压V-。
进一步的，在所述电荷泵负压发生器模块中，高频方波信号输入泵电容C1，并通过高频二极管D1、D2为储能电容C2进行充电，以产生负压。
进一步的，产生负压的过程包括：当输入方波由低到高跳变时，方波源、泵电容C1、高频二极管D2构成回路，向泵电容C1充入左正右负的电压。
进一步的，产生负压的过程进一步包括：当输入方波由高到低跳变时，方波源、泵电容、高频二极管D1和储能电容C2构成回路，方波源和泵电容C1一起对储能电容C2做功，向储能电容C2充入一对地负电压，该电压幅度约等于方波源峰峰值电压减去高频二极管D1、D2的导通压降之和。
进一步的，在不考虑漏电流和开关损耗的情况下，半桥电路的平均输入电流等于电荷泵负压发生器的输出电流。
进一步的，所述栅极驱动电路模块中的所述开关管Q2的负压由所述电荷泵负压发生器产生。
进一步的，所述高频方波由所述控制单元FPGA产生，频率在数十kHz到数十MHz。
进一步的，在栅极驱动电路模块中，开关管Q1、Q2与驱动电阻Ron、Roff1一起构成三态正负电压驱动电路，开关管Q3与驱动电阻Roff2和隔离二极管Doff2一起构成零电压驱动电路。
通过本申请实施例，可以获得如下技术效果：
（1）本发明能有效地降低栅极驱动器在驱动高频率、大电荷负载时消耗的功率。假设电荷泵负压发生器的方波来自一半桥电路，半桥电路的供电来自一线性稳压器，该线性稳压器的供电来自栅极驱动电路的正电压V+，则该发明可减少高达50%的栅极驱动器整体功耗；
（2）受电路阻抗的影响，当驱动电流较大时，电荷泵负压发生器所产生的负压将会被拉高，即负压的绝对值减小，影响功率晶体管的关断可靠性。本发明减小了栅极驱动电路对负压电流的消耗，因此使用同样的负压发生电路可以提升负压的绝对值，进而减小被驱动器件发生寄生开通的可能性，从而提高整个系统的可靠性；
（3）和传统两电平栅极驱动器相比，开关管Q3、驱动电阻Roff2和隔离二极管Doff2的引入允许被驱动器件的栅极电荷在栅极电压从V+下降至0V的过程中向源极泄放，而不经过电荷泵负压发生器。仅仅栅极电压从0V下降至V-的过程中消耗的电荷由电荷泵负压发生电路提供，从而大幅降低负压电路输出的电流，进而大幅降低电荷泵负压发生器所需的输入电流。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的减小栅极负压驱动电路的原理示意图；
图2为本发明中所采用的电荷泵负压发生器电路的电路原理示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本申请保护的范围。
本发明的目的是为了解决现有电荷泵负压发生器存在的技术问题：使用电荷泵负压发生器的栅极驱动电路功耗较高；采用双副边变压器或buck-boost等方式产生负压成本较高；现有电荷泵负压发生器供电受电路阻抗的影响，当驱动电流较大时，电荷泵负压发生器所产生的负压将会被拉高，即负压的绝对值减小，影响功率晶体管的关断动作，严重的情况下，只能以零电压关断。
图1为本发明的减小栅极负压驱动电路功耗装置的电路原理示意图，图2为本发明中所采用的电荷泵负压发生器的电路原理示意图。所述装置包括减小栅极负压驱动电路模块和电荷泵负压发生器模块；
所述减小栅极负压驱动电路功耗的模块包括控制单元FPGA，开关管Q1、Q2、Q3，驱动电阻Ron、Roff1、Roff2以及隔离二极管Doff2，其中，开关管Q1、Q2与驱动电阻Ron、Roff1一起组成全控半桥推挽电路，开关管Q3与驱动电阻Roff2一起组成零电平关断电路；
所述电荷泵负压发生器电路包括泵电容（也称为飞电容）C1、储能电容C2和两个高频二极管D1、D2；
所述控制单元FPGA接收输入PWM信号，由所述控制单元FPGA进行逻辑运算处理后，产生三路PWM信号，其中两路PWM信号控制开关管Q1和Q2的通断，实现传统的两电平栅极驱动信号输出，另一路PWM信号在输入信号由高到低跳变时有效，控制开关管Q3与开关管Q1和Q2共同实现输出电平从正压到零再到负压的过程；此外，在该图中Q4为被驱动的功率管。
所述开关管Q3与开关管Q1和Q2共同实现输出电平从正压到零再到负压的过程，包括：
当输入PWM信号为高电平时，关闭开关管Q2、Q3，打开开关管Q1，此时输出端G拉高至接近正电压V+；当输入信号为低电平时，关闭开关管Q1，打开开关管Q3，此时输出端G经开关管Q3、驱动电阻Roff2、隔离二极管Doff2拉低至接近零电压，短暂延时后再打开开关管Q2，此时输出端G拉低至接近负电压V-。采用电荷泵负压关断技术时，开关管Q3先打开将输出电压拉至零电压，再将开关管Q2打开，使输出电压拉至负压V-。以此实现功率晶体管在关断时，电压从正压到零电压，再到负压，以此减小驱动由电荷泵负压发生器产生的损耗。
在图2中，高频方波信号输入泵电容C1，并通过高频二极管D1、D2为储能电容C2进行充电，以产生负压。具体过程如下：当输入方波由低到高跳变时，方波源、泵电容C1、高频二极管D2构成回路，向泵电容C1充入左正右负的电压。当输入方波由高到低跳变时，方波源、泵电容、高频二极管D1和储能电容C2构成回路，方波源和泵电容C1一起对储能电容C2做功，向储能电容C2充入一对地负电压，该电压幅度约等于方波源峰峰值电压减去高频二极管D1、D2的导通压降之和。
所述减小栅极负压驱动电路功耗模块中的开关管Q2的负电压V-输出端与所述电荷泵负压发生器模块中的D1正极产生的负电压V-端相连接，D2的GND端与开关管Q3的GND端相连。
所述高频方波由所述控制单元FPGA产生，频率在数十kHz到数十MHz。
和传统两电平栅极驱动器相比，开关管Q3、驱动电阻Roff2和隔离二极管Doff2的引入允许被驱动器件的栅极电荷在栅极电压从V+下降至0V的过程中向源极泄放，而不经过电荷泵负压发生器。仅仅栅极电压从0V下降至V-的过程中消耗的电荷由电荷泵负压发生器电路提供，从而大幅降低负压发生器电路输出的电流，进而大幅降低电荷泵负压发生器所需的输入电流。受电路阻抗的影响，当驱动电流较大时，电荷泵负压发生器所产生的负压将会被拉高，即负压的绝对值减小，影响功率晶体管的关断可靠性。本发明减小了栅极驱动电路对负压电流的消耗，因此使用同样的负压发生电路可以提升负压的绝对值，进而减小被驱动器件发生寄生开通的可能性，从而提高整个系统的可靠性。
本申请中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：专用集成电路（ASIC）、专用标准产品（ASSP）、片上系统（SoC）、可编程逻辑器件（例如CMIC、SPLD、CPLD、FPGA）等等。
此外，虽然采用特定次序描绘了各操作，但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行，或者要求所有图示的操作应被执行以取得期望的结果。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地，在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或装置逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (10)

1.一种用于减小栅极负压驱动电路功耗的装置，其特征在于，
所述装置包括栅极驱动电路模块和电荷泵负压发生器模块；
所述减小栅极负压驱动电路模块包括控制单元FPGA，开关管Q1、Q2、Q3，驱动电阻Ron、Roff1、Roff2以及隔离二极管Doff2；
所述电荷泵负压发生电路包括泵电容C1、储能电容C2和两个高频二极管D1、D2。
2.根据权利要求1所述的装置，其特征在于，所述控制单元FPGA接收输入PWM信号，由所述控制单元FPGA进行逻辑运算处理后，产生三路PWM信号，其中两路PWM信号控制开关管Q1和Q2的通断，实现传统的两电平栅极驱动信号输出，另一路PWM信号在输入信号由高到低跳变时有效，控制开关管Q3与开关管Q1和Q2共同实现输出电平从正压到零再到负压的过程。
3.根据权利要求2所述的装置，其特征在于，所述开关管Q3与开关管Q1和Q2共同实现输出电平从正压到零再到负压的过程，包括：当输入PWM信号为高电平时，关闭开关管Q2、Q3，打开开关管Q1，此时输出端G拉高至接近正电压V+；当输入信号为低电平时，关闭开关管Q1，先打开开关管Q3，此时输出端G经开关管Q3、驱动电阻Roff2、隔离二极管Doff2拉低至接近零电压，经过数十ns延时后再打开开关管Q2，此时输出端G拉低至接近负电压V-。
4.根据权利要求1所述的装置，其特征在于，在所述电荷泵负压发生器模块中，高频方波信号输入泵电容C1，并通过高频二极管D1、D2为储能电容C2进行充电，以产生负压。
5.根据权利要求4所述的装置，其特征在于，产生负压的过程包括：当输入方波由低到高跳变时，方波源、泵电容C1、高频二极管D2构成回路，向泵电容C1充入左正右负的电压。
6.根据权利要求5所述的装置，其特征在于，产生负压的过程进一步包括：当输入方波由高到低跳变时，方波源、泵电容、高频二极管D1和储能电容C2构成回路，方波源和泵电容C1一起对储能电容C2做功，向储能电容C2充入一对地负电压，该电压幅度约等于方波源峰峰值电压减去高频二极管D1、D2的导通压降之和。
7.根据权利要求5或6之一所述的装置，其特征在于，在不考虑漏电流和开关损耗的情况下，半桥电路的平均输入电流等于电荷泵负压发生器的输出电流。
8.根据权利要求1所述的装置，其特征在于，所述栅极驱动电路模块中的所述开关管Q2的负压由所述电荷泵负压发生器产生。
9.根据权利要求1所述的装置，其特征在于，所述高频方波由所述控制单元FPGA产生，频率在数十kHz到数十MHz。
10.根据权利要求1所述的装置，其特征在于，在栅极驱动电路模块中，开关管Q1、Q2与驱动电阻Ron、Roff1一起构成三态正负电压驱动电路，开关管Q3与驱动电阻Roff2和隔离二极管Doff2一起构成零电压驱动电路。
CN202210791607.0A 2022-07-07 2022-07-07 一种用于减小栅极负压驱动电路功耗的装置 Pending CN114884320A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210791607.0A CN114884320A (zh) 2022-07-07 2022-07-07 一种用于减小栅极负压驱动电路功耗的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210791607.0A CN114884320A (zh) 2022-07-07 2022-07-07 一种用于减小栅极负压驱动电路功耗的装置

Publications (1)

Publication Number Publication Date
CN114884320A true CN114884320A (zh) 2022-08-09

Family

ID=82683006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210791607.0A Pending CN114884320A (zh) 2022-07-07 2022-07-07 一种用于减小栅极负压驱动电路功耗的装置

Country Status (1)

Country Link
CN (1) CN114884320A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115622546A (zh) * 2022-12-14 2023-01-17 深圳平创半导体有限公司 一种用于减小功率半导体器件栅极电压过冲的方法和装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010253772A (ja) * 2009-04-23 2010-11-11 Seiko Epson Corp 駆動信号生成回路、及び駆動信号生成方法
CN102663980A (zh) * 2012-04-13 2012-09-12 北京京东方光电科技有限公司 一种栅极驱动电路的控制电路及其工作方法、液晶显示器
CN104953991A (zh) * 2015-06-23 2015-09-30 东南大学 带电平自举和电荷泵电路的双n-mosfet推动级的igbt驱动电路及时序控制方法
CN109698611A (zh) * 2019-01-23 2019-04-30 东南大学 多级降栅压型SiC-MOSFET驱动电路
WO2019207977A1 (ja) * 2018-04-24 2019-10-31 株式会社日立製作所 ゲート駆動回路およびゲート駆動方法
CN111464007A (zh) * 2020-05-13 2020-07-28 阳光电源股份有限公司 全控型功率开关器件关断瞬间尖峰电压抑制方法和系统
CN111525780A (zh) * 2020-03-16 2020-08-11 浙江大学 关断高阻态的宽禁带功率器件驱动串扰电压抑制电路、方法及装置
CN216564923U (zh) * 2021-07-30 2022-05-17 比亚迪半导体股份有限公司 一种功率器件驱动电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010253772A (ja) * 2009-04-23 2010-11-11 Seiko Epson Corp 駆動信号生成回路、及び駆動信号生成方法
CN102663980A (zh) * 2012-04-13 2012-09-12 北京京东方光电科技有限公司 一种栅极驱动电路的控制电路及其工作方法、液晶显示器
CN104953991A (zh) * 2015-06-23 2015-09-30 东南大学 带电平自举和电荷泵电路的双n-mosfet推动级的igbt驱动电路及时序控制方法
WO2019207977A1 (ja) * 2018-04-24 2019-10-31 株式会社日立製作所 ゲート駆動回路およびゲート駆動方法
JP2019193406A (ja) * 2018-04-24 2019-10-31 株式会社日立製作所 ゲート駆動回路およびゲート駆動方法
CN109698611A (zh) * 2019-01-23 2019-04-30 东南大学 多级降栅压型SiC-MOSFET驱动电路
CN111525780A (zh) * 2020-03-16 2020-08-11 浙江大学 关断高阻态的宽禁带功率器件驱动串扰电压抑制电路、方法及装置
CN111464007A (zh) * 2020-05-13 2020-07-28 阳光电源股份有限公司 全控型功率开关器件关断瞬间尖峰电压抑制方法和系统
CN216564923U (zh) * 2021-07-30 2022-05-17 比亚迪半导体股份有限公司 一种功率器件驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115622546A (zh) * 2022-12-14 2023-01-17 深圳平创半导体有限公司 一种用于减小功率半导体器件栅极电压过冲的方法和装置

Similar Documents

Publication Publication Date Title
CN108683327B (zh) 一种碳化硅mosfet驱动电路
CN101882860B (zh) 一种新型igbt驱动保护电路
CN113098240B (zh) 一种Cascode型GaN功率器件的驱动电路
WO2021259319A1 (zh) 一种具有能量回收功能的驱动电路及开关电源
CN115459755A (zh) 一种电压和电阻可变的栅极驱动电路
CN111555595B (zh) 一种开启速率可控的GaN功率管栅驱动电路
CN112737312A (zh) 一种抑制SiC MOSFET桥式电路串扰的驱动电路
CN101373965B (zh) 电源开关切换电路
CN114884320A (zh) 一种用于减小栅极负压驱动电路功耗的装置
CN110661404A (zh) 一种基于自举方式的igbt单电源驱动电路
CN112886545B (zh) 适用于高压固态功率控制器具有短路保护功能的驱动电路
CN111555596B (zh) 一种具有可调负压的SiC MOSFET栅极串扰抑制驱动电路
CN111313660B (zh) 一种混合式谐振驱动电路及其控制方法
CN111030652B (zh) 一种快速前后沿脉冲调制器
CN110138186B (zh) 功率开关器件驱动电路及电力电子设备
CN114142833A (zh) Igbt驱动电路
CN116633118A (zh) 一种基于四段斜坡式栅极驱动技术的开关电源转换器
CN111245412A (zh) 开关器件控制电路及其控制方法
CN214674887U (zh) 一种基于igbt单管驱动的正负电源电路
CN209805663U (zh) 功率开关器件驱动电路及电力电子设备
Giesselmann et al. High voltage impulse generator using HV-IGBTs
CN215420207U (zh) 一种用于固态微波功率放大器的驱动控制器
CN118381338B (zh) 一种半桥常开耗尽型开关器件的直驱电路
CN113489479B (zh) 三电平半导体开关管门极驱动电路
CN118012220B (zh) 一种基于威尔逊电流镜的SiC MOSFET有源栅极驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220809

RJ01 Rejection of invention patent application after publication