CN111525780A - 关断高阻态的宽禁带功率器件驱动串扰电压抑制电路、方法及装置 - Google Patents

Abstract

本发明公开了一种关断高阻态的宽禁带功率器件驱动串扰电压抑制方法，在传统的驱动电路结构上，并联了一路钳位开关电路，以实现在器件关断下的门极回路阻抗的控制。本发明提出的抑制方法，通过设置关断状态的高门极回路阻抗和预充电电平实现对功率半导体器件的米勒电容和共源极电感引入的串扰电压的同时抑制，弥补了传统的低阻抗回路串扰电压抑制方法的缺陷。本发明提供了高关断组态驱动电路的各个辅助开关管的控制信号生成方式及自举电路实现的辅助供电电路，以降低提出方法的复杂度，从而降低成本。本发明还可以进一步基于提出的串扰电压抑制电路设计宽禁带功率半导体半桥模块。

Description

关断高阻态的宽禁带功率器件驱动串扰电压抑制电路、方法 及装置

技术领域

本发明属于大功率电力电子器件可靠运行领域，具体涉及一种关断高阻态的宽禁带功率器件驱动串扰电压抑制电路、方法及装置。

背景技术

功率器件开关过程产生的串扰现象是限制功率器件高速运行的主要挑战之一。串扰现象指处于关断状态的功率半导体器件受到换流回路中的其他器件开关动作影响，导致在门极回路中感应出寄生电压的现象。以半桥电路为例，在下管开关切换过程中，功率回路和驱动回路的耦合寄生参数会在上管引入寄生电压。如果感应出的驱动电压超过了门极阈值电压，会导致器件误开通，带来额外的开关损耗，严重情况甚至使得母线电容短路。如果感应出的负压超过了器件门极允许的负压范围，则对器件的长期运行带来潜在的可靠性问题，严重会导致功率器件门极的击穿，造成门极永久性损坏。相对传统硅器件，由于器件工艺及高速切换运行特性，宽禁带功率半导体器件驱动有显著不同。一方面，宽禁带功率半导体器件的切换速度远大于硅器件，导致器件的运行过程对寄生参数非常敏感，这些参数包括寄生电容和共源极回路耦合电感。另外一方面，由于宽禁带功率半导体器件门极电压开通阈值低于硅器件和门极负压的耐受能力低于硅器件。因此，关断状态驱动电压的容忍范围远低于硅器件。

鉴于此，宽禁带功率器件驱动中的串扰现象已经引起了广泛的关注。由于器件串扰问题源于器件的高速切换，减小器件的开关速度是直观的方案。常用的方法为通过闭环控制电压变化率来实现串扰抑制。这类方法会降低开关速度，带来额外损耗。另一类抑制串扰电压的思路为通过门极负压驱动来提高串扰电压容忍能力，通过提前预充电荷抑制器件的误动作。该类方法效果受限于功率半导体器件有限的门极负压耐受范围。同时，由于器件的多寄生参数作用，引入的负压可能加剧串扰现象，起到相反的效果。作为改进措施，在门极回路引入低阻抗支路成为了主流解决方案。

然而，从串扰电压的成因上来看，串扰电压包括两个部分。一部分为功率器件寄生的米勒电容带来的串扰电压，一部分为功率器件封装的共源极电感带来的串扰电压。从电路拓扑上看，米勒电容上的位移电流产生的串扰电压是门极电阻和结电容并联阻抗上的压降，共源极电感引入的串扰电压是门极电阻和结电容串联的电容分压，二者对门极阻抗有着不同的需求。对于共源极电感引入的串扰电压，希望关断电阻越大越好，到无穷大时，共源极电感电压与门极电容隔离，不会对串扰电压产生影响。对于米勒电容引入的串扰电压，希望关断电阻越小越好，在门极并联电容为零时，不会对门极电压产生影响。因此，传统的米勒钳位方法或采用多电平门极驱动电压方法均不适用于该场景下的串扰电压抑制。

因此，需要探究新的串扰电压抑制思路来破解上述矛盾，以推动宽禁带功率半导体器件的应用。

发明内容

针对现有串扰电压抑制技术的缺陷，本发明提供了一种关断高阻态的宽禁带功率器件驱动串扰电压抑制电路，将米勒电容和共源极电感引入的串扰电压加以解耦控制。

为达到上述目的，本发明采用的具体技术方案如下：

根据本发明的一方面，其提供了一种门极关断高阻态的宽禁带功率器件驱动串扰电压抑制电路，适用于高速开关下的宽禁带功率半导体器件的可靠驱动，其包括：功率半导体器件、门极开通管S₁、开通电阻R_on、门极关断管S₂、关断电阻R_off、门极钳位管S₃、钳位电阻R_clamp、外部提供的驱动正电源V_CC、外部提供的驱动负电源V_EE和驱动参考地GND；其中，驱动正电源V_CC与门极开通管S₁一端连接，门极开通管S₁另一端与开通电阻R_on一端连接，开通电阻R_on另一端连接到功率半导体器件门极；驱动负电源V_EE与门极关断管S₂一端连接，门极关断管S₂另一端与关断电阻R_off一端连接，关断电阻R_off另一端连接到功率半导体器件门极；驱动参考地GND与门极钳位管S₃一端连接，门极钳位管S₃另一端与钳位电阻R_clamp一端连接，钳位电阻R_clamp另一端连接到功率半导体器件门极。

作为优选，所述的功率半导体器件为宽禁带功率半导体器件，包括SiC MOSFET、GaN HEMT和SiC IGBT。

根据本发明的另一方面，其提供了一种基于上述宽禁带功率器件驱动串扰电压抑制电路的串扰电压抑制方法，其包括：1)功率半导体器件关断时，门极开通管S₁关闭，门极关断管S₂开通，功率半导体器件门极电压下降至驱动负电平电压V_EE；待功率半导体器件关断完成后，门极关断管S₂关闭；此时功率半导体器件门极电压等于驱动负电平V_EE，功率半导体器件门极回路阻抗为高阻；此后，处于电路中其他位置的功率半导体器件开通，开通完成后延迟一段时间，门极钳位管S₃短时导通后关闭，功率半导体器件门极电压被钳位到零后回到高阻状态；2)功率半导体器件开通前，门极钳位管S₃短时导通后关断，将功率半导体器件门极电压钳位至0并保持高阻状态；门极开通管S₁闭合，功率半导体器件门极电压通过开通电阻R_on充电，功率半导体器件开通；由此保证功率半导体器件门极回路阻抗在电路中其他功率半导体器件动作时处于高阻状态，抑制串扰电压大小。

作为优选，门极开通管S₁、门极关断管S₂和门极钳位管S₃三条信号管的控制信号，均基于功率半导体器件的脉冲开关信号(PWM)作为输入而生成，三条信号管的控制信号生成方法分别如下：

所述的门极开通管S₁控制信号，由脉冲开关信号经过可控的数字信号延迟单元直接生成；

所述的门极关断管S₂控制信号，由门极开通管S₁控制信号的下降沿触发，生成可控长度的脉冲电平信号；

所述的门极钳位管S₃控制信号，由门极开通管S₁控制信号的下降沿触发，经过数字信号延迟单元后生成可控长度的脉冲电平信号；同时由功率半导体器件的脉冲开关信号的上升沿触发，生成可控长度的脉冲电平信号；两个脉冲电平信号叠加，共同控制门极钳位管S₃开关。

根据本发明的另一方面，其提供了一种采用上述串扰电压抑制方法的宽禁带功率器件驱动串扰电压抑制装置，其包括所述的宽禁带功率器件驱动串扰电压抑制电路，以及用于生成信号管门极驱动信号的隔离电路、信号放大电路和辅助电源电路；

所述门极开通管S₁控制信号，先经过隔离电路，隔离电路输出信号再经过信号放大电路，生成作用于门极开通管S₁门极的驱动信号；

所述门极关断管S₂控制信号不需要经过隔离电路，直接连接到信号放大电路，生成作用于门极关断管S₂门极的驱动信号。

所述门极钳位管S₃控制信号，先经过隔离电路，隔离电路输出信号再经过信号放大电路，生成作用于门极钳位管S₃门极的驱动信号。

作为优选，三条信号管的辅助电源电路形式为：

门极开通管S₁的辅助电源电路由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到门极关断管S₂漏极，电容电压为辅助电路电源；

门极钳位管S₃的辅助电路电源由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到反串联的信号MOSFET中点，电容电压为辅助电路电压；

门极关断管S₂辅助电源电路直接由V_CC提供。

作为优选，所述的隔离电路可以采用光耦隔离或者磁耦隔离。

作为优选，由两个功率半导体器件构成半桥电路，每个功率半导体器件配置独立的串扰电压抑制电路。

相对于现有技术而言，本发明在传统的驱动电路结构上，并联了一路钳位开关电路，以实现在器件关断下的门极回路阻抗的控制。本发明提出的抑制方法，通过设置关断状态的高门极回路阻抗和预充电电平实现对功率半导体器件的米勒电容和共源极电感引入的串扰电压的同时抑制，弥补了传统的低阻抗回路串扰电压抑制方法的缺陷。本发明提供了高关断组态驱动电路的各个辅助开关管的控制信号生成方式及自举电路实现的辅助供电电路，以降低提出方法的复杂度，从而降低成本。基于此，本发明还可以进一步实现一种基于提出的串扰电压抑制电路的宽禁带功率半导体半桥模块。

附图说明

图1为门极关断高阻态驱动方案；

图2为门极关断高阻态驱动时序图；

图3为信号管开关信号生成方法；

图4为信号隔离及辅助电源方案。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

如图1所示，为本发明的关断高阻态的宽禁带功率器件驱动串扰电压抑制电路原理图，它由一个功率半导体器件及其驱动电路组成，功率半导体器件为宽禁带功率半导体器件，包括SiC MOSFET、GaN HEMT和SiC IGBT等。此处功率半导体器件以SiC MOSFET器件为例进行分析说明。对于实际封装中的功率器件，其等效电路包括理想MOSFET，米勒电容C_gd，门极电容C_gs、源极-漏极电容C_ds及共源极电感L_s，功率器件的驱动包括S₁、S₂和S₃三个辅助开关管以及开通电阻R_on、关断电阻R_off和钳位电阻R_clamp，另外该电路还包括驱动正电平电源V_CC，驱动负电平电源V_EE以及驱动参考零电位点GND。其中，驱动正电源V_CC与门极开通管S₁一端连接，门极开通管S₁另一端与开通电阻R_on一端连接，开通电阻R_on另一端连接到功率半导体器件门极；驱动负电源V_EE与门极关断管S₂一端连接，门极关断管S₂另一端与关断电阻R_off一端连接，关断电阻R_off另一端连接到功率半导体器件门极；驱动参考地GND 与门极钳位管S₃一端连接，门极钳位管S₃另一端与钳位电阻R_clamp一端连接，钳位电阻R_clamp另一端连接到功率半导体器件门极。该电路方案在传统驱动电路上增加了一路双向辅助钳位开关管S₃，用于调节关断状态的门极驱动电平及回路阻抗。在电路中其他功率器件开关过渡期间，保证该功率器件的门极回路处于高阻状态，在共源极电感L_s上产生的电压降不会直接加到门极电容C_gs两端，实现了共源极电感L_s引入的串扰电压与门极电容C_gs的隔离。同时通过对门极电容C_gs预充电的方式来防止由米勒电容引起的误导通和过大负压。

图2展示了串扰电压抑制电路的开关控制信号波形。此处以两个功率器件串联构成半桥电路的典型应用为例进行分析。每个功率器件都配备了对应的串扰电压抑制电路，半桥电路第一个功率器件称为上管，第二个器件称为下管。PWM信号为上级控制器分发下来的功率器件的开关控制信号。根据驱动工作的各个阶段，分析每个阶段的工作如下：

阶段t₀-t₁：在时刻t₀之前，上管处于开通状态，驱动电压为高电平。在t₀时刻上管关断， S₁、S₃关断，S₂闭合，上管门极驱动电压开始下降，门极电容两端电压通过关断电阻放电，关断过程在时刻t₁完成。此后，上管的门极电容电压为驱动负电压，并等待下管开通。该阶段的持续时间需要大于上管关断时间，同时需要小于死区时间。死区时间指的是为防止桥臂电路短路而人为加入的开通延迟时间。该阶段，门极驱动回路阻抗保持在低阻抗阶段，门极电平为负电平。

阶段t₁-t₂：t₁时刻，S₂关断，S₁、S₃保持关断状态。此时上管门极回路为高阻状态，门极电压为负电压。在t₂时刻，死区结束下管开通。

阶段t₂-t₃：在t₂时刻，下管开通，上管源极-漏极电压上升至母线电压，同时伴随寄生电感与结电容的振荡。该阶段米勒电容充电，流过米勒电容的位移电流在门极结电容两端产生正的电平阶跃。由于门极电容预先充电了负的电平，正阶跃电压不会导致上管误开通。该阶段结束于钳位开关S₃开通，持续时间大于下管开通时间，小于下管的正脉宽持续时间。由于 SiC MOSFET器件的开通时间t_on通常很快，因此上述条件很容易满足。然而，在极端的窄脉冲条件下，存在正脉宽持续时间小于开通时间的情形。在该情形下，S₃的导通脉冲可直接忽略，以防止下管开通时上管还处于低阻抗的门极回路状态。

阶段t₃-t₄：在t₃时刻，S₃开通，门极电压被钳位至零。在t₄时刻，S₃关断，门极回路的阻抗保持高阻状态，并等待下管关断。该阶段的持续时间需大于门极回路的放电时间。同时，该阶段时间选取应该越小越好，从而保证驱动能工作在极窄脉冲的工况。

阶段t₄-t₅：该阶段为过渡阶段，上管为高阻状态，下管为导通状态。

阶段t₅-t₆：时刻t₅，下管开始关断，下管漏极电压上升，上管的漏极电压开始下降，通过米勒的位移电流在上管门极电容两端感应出负的电压跳变。由于该阶段上管处于门极高阻状态，共源电感的影响可忽略。该阶段的持续时间需要大于下管的关断时间，同时小于死区时间。

阶段t₆-t₇：在时刻t₆，上管驱动钳位管导通，门极电压将会通过门极回路阻抗放电至零。在t₇时刻，上管开通，完成一个开关周期的开关动作。

因此，上述宽禁带功率器件驱动串扰电压抑制电路的串扰电压抑制方法中，信号管控制方法总体如下：1)功率半导体器件关断时，门极开通管S₁关闭，门极关断管S₂开通，功率半导体器件门极电压下降至驱动负电平电压V_EE；待功率半导体器件关断完成后，门极关断管S₂关闭；此时功率半导体器件门极电压等于驱动负电平V_EE，功率半导体器件门极回路阻抗为高阻；此后，处于电路中其他位置的功率半导体器件开通，开通完成后延迟一段时间，门极钳位管S₃导通一小段时间后关闭，功率半导体器件门极电压被钳位到零后回到高阻状态； 2)功率半导体器件开通前，门极钳位管S₃导通一小段时间后关断，将功率半导体器件门极电压钳位至0并保持高阻状态；门极开通管S₁闭合，功率半导体器件门极电压通过开通电阻 R_on充电，功率半导体器件开通；由此保证功率半导体器件门极回路阻抗在电路中其他功率半导体器件动作时处于高阻状态，抑制串扰电压大小。

图2所示的三个信号管S₁、S₂和S₃的控制信号可以由PWM信号通过图3所示的逻辑单元运算而来。如图3所示，门极开通管S₁、门极关断管S₂和门极钳位管S₃三条信号管的控制信号，均基于功率半导体器件的脉冲开关信号(PWM)作为输入而生成。对于门极开通管S₁控制信号：PWM信号经过一个可控的数字信号短时延迟单元后，直接输出的开关信号即为门极开通管S₁的控制信号，用于给门极电容充电。如图1所示，为保持门极回路高阻状态，门极关断管S₂和门极钳位管S₃均是短时间的脉冲信号。因此对于门极关断管S₂控制信号：门极关断管S₂在PWM信号关断后短时导通，因此由门极开通管S₁的控制信号(即PWM信号经过延迟单元后输出的信号)的下降沿触发，再由脉冲电平单元输出短时脉冲信号。而对于门极钳位管S₃控制信号：门极钳位管S₃在PWM信号开通和关断时均起作用，在PWM信号关断后，门极开通管S₁的控制信号(即PWM信号经过延迟单元后输出的信号)下降沿触发脉冲电平单元输出脉冲信号，经过延迟单元后控制门极钳位管S₃开通；同时在PWM信号开通时，PWM信号上升沿触发脉冲电平单元输出脉冲信号控制钳位管开通。通过上述单元，驱动电路的控制信号完全可以由单一的PWM信号生成。上述逻辑单元的实现，可基于数字控制器，如FPGA、DSP、CPLD等，也可以由硬件逻辑电路实现。

对于如图1所示的电路，需要给门极开通管S₁和门极钳位管S₃提供独立的隔离电路和供电系统。因此，本发明基于上述串扰电压抑制电路和串扰电压抑制方法，进一步提供了宽禁带功率器件驱动串扰电压抑制装置，该装置中除了宽禁带功率器件驱动串扰电压抑制电路之外，还进一步带有生成信号管门极驱动信号的隔离电路、信号放大电路和辅助电源电路。为简化驱动电路结构，控制系统的框图如图4所示。由图3中的逻辑单元生成的信号管控制信号不能直接加到控制信号管门极，需要隔离模块提供信号隔离，以实现不同电平驱动。隔离模块可由光耦隔离、磁耦隔离等常见方式实现。由于隔离芯片输出的为电压信号，需要再加一级放大电路实现更大的驱动电流。由于隔离电路和放大电路都需要电源供电，图4提供了一种该装置中采用自举供电电路的形式，其通过二极管和电容串联的方式实现电平抬升。门极开通管S₁的辅助电源电路由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到门极关断管S₂漏极，电容电压为辅助电路电源；门极钳位管S₃的辅助电路电源由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到反串联的信号 MOSFET中点，电容电压为辅助电路电压；门极关断管S₂辅助电源电路直接由V_CC提供。

在上述供电电路中，对于门极开通管S₁的辅助电源，当门极关断管S₂开通时，驱动板正电源V_cc通过二极管给电容充电，生成电容电压V₁₊、V_1-，给信号隔离电路和放大电路供电。在门极开通管S₁开通时，由于二极管不能逆导通，自举电路不会对驱动电路正常工作产生影响。

另外，在某些实施例中，根据上述提出的串扰电压抑制电路和功率半导体器件，可以组成集成半桥功率模块。功率模块包括两个功率半导体器件组成的半桥电路，功率半导体器件为宽禁带功率半导体器件，包括SiC MOSFET、SiC IGBT以及GaN器件。每个功率器件配置单独的基于高关断状态电阻的串扰电压抑制电路，以实现可高速切换的低损耗功率模块。

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (8)

1.一种关断高阻态的宽禁带功率器件驱动串扰电压抑制电路，其特征在于，包括：功率半导体器件、门极开通管S₁、开通电阻R_on、门极关断管S₂、关断电阻R_off、门极钳位管S₃、钳位电阻R_clamp、外部提供的驱动正电源V_CC、外部提供的驱动负电源V_EE和驱动参考地GND；其中，驱动正电源V_CC与门极开通管S₁一端连接，门极开通管S₁另一端与开通电阻R_on一端连接，开通电阻R_on另一端连接到功率半导体器件门极；驱动负电源V_EE与门极关断管S₂一端连接，门极关断管S₂另一端与关断电阻R_off一端连接，关断电阻R_off另一端连接到功率半导体器件门极；驱动参考地GND与门极钳位管S₃一端连接，门极钳位管S₃另一端与钳位电阻R_clamp一端连接，钳位电阻R_clamp另一端连接到功率半导体器件门极。

2.如权利要求1所述的宽禁带功率器件驱动串扰电压抑制电路，其特征在于，所述的功率半导体器件为宽禁带功率半导体器件，包括SiC MOSFET、GaN HEMT和SiC IGBT。

3.一种根据权利要求1或2所述宽禁带功率器件驱动串扰电压抑制电路的串扰电压抑制方法，其特征在于，包括：1)功率半导体器件关断时，门极开通管S₁关闭，门极关断管S₂开通，功率半导体器件门极电压下降至驱动负电平电压V_EE；待功率半导体器件关断完成后，门极关断管S₂关闭；此时功率半导体器件门极电压等于驱动负电平V_EE，功率半导体器件门极回路阻抗为高阻；此后，处于电路中其他位置的功率半导体器件开通，开通完成后延迟一段时间，门极钳位管S₃短时导通后关闭，功率半导体器件门极电压被钳位到零后回到高阻状态；2)功率半导体器件开通前，门极钳位管S₃短时导通后关断，将功率半导体器件门极电压钳位至0并保持高阻状态；门极开通管S₁闭合，功率半导体器件门极电压通过开通电阻R_on充电，功率半导体器件开通；由此保证功率半导体器件门极回路阻抗在电路中其他功率半导体器件动作时处于高阻状态，抑制串扰电压大小。

4.根据权利要求3所述的串扰电压抑制方法，其特征在于，门极开通管S₁、门极关断管S₂和门极钳位管S₃三条信号管的控制信号，均基于功率半导体器件的脉冲开关信号(PWM)作为输入而生成，三条信号管的控制信号生成方法分别如下：

所述的门极开通管S₁控制信号，由脉冲开关信号经过可控的数字信号延迟单元直接生成；

所述的门极关断管S₂控制信号，由门极开通管S₁控制信号的下降沿触发，生成可控长度的脉冲电平信号；

所述的门极钳位管S₃控制信号，由门极开通管S₁控制信号的下降沿触发，经过数字信号延迟单元后生成可控长度的脉冲电平信号；同时由功率半导体器件的脉冲开关信号的上升沿触发，生成可控长度的脉冲电平信号；两个脉冲电平信号叠加，共同控制门极钳位管S₃开关。

5.一种采用如权利要求4所述串扰电压抑制方法的宽禁带功率器件驱动串扰电压抑制装置，其特征在于，包括所述的宽禁带功率器件驱动串扰电压抑制电路，以及用于生成信号管门极驱动信号的隔离电路、信号放大电路和辅助电源电路；

所述门极开通管S₁控制信号，先经过隔离电路，隔离电路输出信号再经过信号放大电路，生成作用于门极开通管S₁门极的驱动信号；

所述门极关断管S₂控制信号不需要经过隔离电路，直接连接到信号放大电路，生成作用于门极关断管S₂门极的驱动信号。

所述门极钳位管S₃控制信号，先经过隔离电路，隔离电路输出信号再经过信号放大电路，生成作用于门极钳位管S₃门极的驱动信号。

6.根据权利要求5所述的宽禁带功率器件驱动串扰电压抑制装置，其特征在于，三条信号管的辅助电源电路形式为：

门极开通管S₁的辅助电源电路由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到门极关断管S₂漏极，电容电压为辅助电路电源；

门极钳位管S₃的辅助电路电源由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到反串联的信号MOSFET中点，电容电压为辅助电路电压；

门极关断管S₂辅助电源电路直接由V_CC提供。

7.根据权利要求5所述的宽禁带功率器件驱动串扰电压抑制装置，其特征在于，所述的隔离电路可以采用光耦隔离或者磁耦隔离。

8.根据权利要求5所述的宽禁带功率器件驱动串扰电压抑制装置，其特征在于，由两个功率半导体器件构成半桥电路，每个功率半导体器件配置独立的串扰电压抑制电路。

Images