CN114883331A - 包括非易失性存储单元的电子器件及其形成方法 - Google Patents

包括非易失性存储单元的电子器件及其形成方法 Download PDF

Info

Publication number
CN114883331A
CN114883331A CN202210109524.9A CN202210109524A CN114883331A CN 114883331 A CN114883331 A CN 114883331A CN 202210109524 A CN202210109524 A CN 202210109524A CN 114883331 A CN114883331 A CN 114883331A
Authority
CN
China
Prior art keywords
gate electrode
gate
layer
forming
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210109524.9A
Other languages
English (en)
Inventor
陈伟泽
S·S·哈达德
B·B·格林伍德
M·格瑞斯伍尔德
K·A·贝斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN114883331A publication Critical patent/CN114883331A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明题为“包括非易失性存储单元的电子器件及其形成方法”。本公开涉及一种包括NVM单元的电子器件。该NVM单元可包括漏极/源极区、源极/漏极区、浮栅电极、控制栅电极和选择栅电极。可能使用在同一管芯上形成功率晶体管、高压晶体管和低压晶体管的工艺流程来制造NVM单元。可能使用硬掩模来形成尺寸相对较小的NVM，以在栅叠层和选择栅电极之间限定栅叠层和间隔件。栅介电层可能用于低压区中的选择栅电极和晶体管，并且允许快速读取时间。

Description

包括非易失性存储单元的电子器件及其形成方法
技术领域
本公开涉及电子器件和形成该电子器件的方法，并且更具体地，涉及包括非易失性存储单元的电子器件及该电子器件的形成方法。
背景技术
高性能嵌入式闪存对于许多先进的模拟/数字系统变得愈发重要。嵌入式非易失性存储器技术应与同一管芯上的其它器件的技术一起发展，以针对竞争对手的产品进行有效竞争。分离栅技术已成为众多选择中的首选技术。在工艺流程中集成稳健的非易失性存储器阵列存在挑战，该工艺流程还用于在同一管芯上形成功率晶体管和逻辑晶体管，而无需添加太多非易失性存储器阵列独有的工艺操作。需要进一步改进以完善工艺集成。
发明内容
本发明要解决的问题是使用与制造高压晶体管、低压晶体管或两者的工艺流程兼容的工艺流程来形成包括非易失性存储单元的电子器件。
在一个方面，公开了一种形成电子器件的方法。该方法可以包括在基底上方形成第一栅构件；在第一栅构件上方形成第一过程停止构件；在该第一栅构件、该第一过程停止构件以及该基底的未被该第一栅构件和该第一过程停止构件覆盖的部分上方形成栅电极层；在该栅电极层上方形成第二过程停止构件，其中该第二过程停止构件不覆盖该第一栅构件和该第一过程停止构件；以及移除该栅电极层的一部分以暴露该第一过程停止构件以形成不接触该第一栅构件的第二导电构件。
在一个实施方案中，该方法还包括使第二导电构件图案化以形成低压晶体管的栅电极。
在另一个实施方案中，该方法还包括形成电荷存储构件；使该第一栅构件图案化以限定控制栅电极；以及使该第二栅构件图案化以限定选择栅电极。
在一个具体实施方案中，该方法还包括移除该第一过程停止构件；在该控制栅构件上方并且邻近该选择栅构件的侧面形成侧壁间隔件；以及在该控制栅电极上方形成第一硅化物构件，并且在该选择栅电极上方形成第二硅化物构件。侧壁间隔件可以降低在第一硅化物构件与第二硅化物构件之间桥接的可能性。
在另一具体实施方案中，该方法还包括形成浮栅层；在该浮栅层上方形成氧化物-氮化物-氧化物层；形成控制栅层；以及使该浮栅层和该控制栅层图案化以限定该浮栅电极的侧面和该控制栅电极的侧面。当使浮栅层和控制栅层图案化时，可能会暴露氧化物-氮化物-氧化物层的一部分。该方法还包括形成与氧化物-氮化物-氧化物层的部分相邻的氧化物间隔件；以及在形成氧化物间隔件之后移除该第一过程停止构件。
在另一具体实施方案中，该方法还包括形成电荷存储层；形成控制栅层；以及使电荷存储层和控制栅层图案化以限定电荷存储构件和控制栅构件。该电荷存储构件包括该电荷存储构件的第一侧面，并且该控制栅构件包括控制栅构件的第一侧面。该方法还可以包括使电荷存储构件和控制栅构件图案化以限定电荷存储构件的第二侧面和控制栅电极的第二侧面。在形成栅电极层之前执行图案化以限定第一侧面，并且在形成栅电极层之后执行图案化以限定第二侧面。
在另一方面，公开了一种电子器件。该电子器件可以包括非易失性存储单元。该非易失性存储单元可以包括：漏极/源极区；源极/漏极区；电荷存储构件，该电荷存储构件比该漏极/源极区更靠近该源极/漏极区；控制栅电极，该控制栅电极覆盖该电荷存储构件；第一硅化物构件，该第一硅化物构件覆盖该控制栅电极；选择栅电极，该选择栅电极比该源极/漏极区更靠近该漏极/源极区；第二硅化物构件，该第二硅化物构件覆盖该选择栅电极；以及间隔件，该间隔件设置在该第一硅化物构件与该第二硅化物构件之间。
在一个实施方案中，非易失性存储单元还包括隧道介电层，该隧道介电层位于电荷存储构件下方；以及第一栅介电层，该第一栅介电层位于该选择栅电极下方，其中该第一栅介电层比该隧道介电层薄。该电子器件还包括晶体管，该晶体管包括比该第一栅介电层厚的第二栅介电层，其中该晶体管是功率晶体管或高压晶体管。
在另一方面，公开了一种形成电子器件的方法。该方法可以包括在基底上方形成第一栅构件，其中该第一栅构件具有近侧；形成具有与该第一栅构件的该近侧相邻的近侧的第二栅构件；在该第一栅构件和该第二栅构件的部分上方形成掩模构件，其中该掩模构件覆盖该第一栅构件和该第二栅构件的近侧；移除该第一栅构件的未被该掩模构件覆盖的暴露部分以形成具有与该近侧相对的远侧的第一栅电极；以及移除该第二栅构件的未被该掩模构件覆盖的暴露部分以形成具有与该近侧相对的远侧的第二栅电极。
在一个实施方案中，该方法还包括在形成该第一栅构件之前形成具有近侧的电荷存储构件；以及移除该电荷存储构件的未被该掩模构件覆盖的部分，其中在移除该部分之后，该电荷存储构件的剩余部分具有与该近侧相对的远侧。在成品器件中，电荷存储构件、第一栅电极和第二栅电极的近侧彼此相邻，并且电荷存储构件和第一栅电极的远侧彼此相邻。该第一栅电极是控制栅电极，并且该第二栅电极是选择栅电极。
本发明实现的技术效果开发了一种工艺流程，该工艺流程非常适合形成(1)非易失性存储单元和(2)高压晶体管、低压晶体管或高压与低压晶体管。在一个实施方案中，可以形成叠栅结构，其中在一个步骤期间限定叠栅结构的侧面，并且在不同步骤期间限定叠栅结构的相对侧。在另一个实施方案中，可以从栅电极层限定选择栅电极，而栅电极层的一部分保持在存储器阵列的外部。在另一实施方案中，间隔件可以设置在选择栅电极与控制栅电极之间。间隔件可以有助于降低在选择栅电极和控制栅电极之间将发生硅化物桥接的可能性。
附图说明
在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。
图1包括在形成栅叠层和图案化抗蚀剂层之后的工件的部分的横截面图的图示，该工件包括非易失性存储器阵列和低压晶体管的部分。
图2包括在使层图案化以形成栅叠层并移除图案化的抗蚀剂层之后图1的工件的横截面图的图示。
图3包括在形成与栅叠层相邻的间隔件之后图2的工件的横截面图的图示。
图4包括在形成栅电极层和过程停止层之后图3的工件的横截面图的图示。
图5包括在移除非易失性构件阵列内的过程停止层的一部分之后图4的工件的横截面图的图示。
图6包括在移除栅电极层的覆盖栅叠层的部分之后图5的工件的横截面图的图示。
图7包括在形成与选择栅构件相邻的可选间隔件之后图6的工件的横截面图的图示。
图8包括在形成用于限定浮动、控制和选择栅电极的图案化硬掩模层之后图7的工件的横截面图的图示。
图9包括在限定栅叠层和对源极/漏极区进行掺杂之后图8的工件的横截面图的图示。
图10包括在退火以激活源极/漏极区的掺杂剂之后图9的工件的横截面图的图示。
图11包括在限定选择栅电极和对漏极/源极区进行掺杂之后图10的工件的横截面图的图示。
图12包括在限定非易失性存储器阵列外部的晶体管的栅电极之后图11的工件的横截面图的图示，形成在非易失性存储器阵列外部的晶体管的源极区和漏极区的掺杂区，并且退火以激活漏极/源极区的掺杂剂。
图13包括根据一个实施方案在形成基本完成的电子器件之后图12的工件的横截面图的图示。
技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可相对于其他元件放大，以有助于改善对本发明的实施方案的理解。
具体实施方式
提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导内容的具体实现方式和实施方案。提供该着重点以帮助描述所述教导内容，而不应被解释为对所述教导内容的范围或适用性的限制。然而，基于如本申请中所公开的教导内容，可以采用其他实施方案。
术语“桥接”旨在表示被设计成彼此间隔、相互接触或彼此足够接近以形成电短路或显著的、不希望的传导路径的特征。
术语“高压晶体管”旨在表示被设计成使得源极或发射极区、栅电极或基极区和漏极或集电极区中的任何一个之间的电压在稳定状态下正常操作时与0V的差值大于5V(低于-5V或高于+5V)的晶体管。高压晶体管可以或可以不是功率晶体管。
术语“低压”晶体管旨在表示被设计成使得源极或发射极区、栅电极或基极区和漏极或集电极区中的任何一个之间的电压在稳定状态下正常操作时与0V的差值小于5V(即，在-5V到+5V的范围内)的晶体管，并且当晶体管处于导通状态时流过晶体管的电流小于0.1A。
术语“构件”旨在表示在电子器件中处于中间状态或最终状态的特征。栅构件可以是栅电极。替代地，栅构件可以是进一步图案化以形成栅电极的特征。
术语“正常操作”和“正常操作状态”是指这样的条件，即电子部件或器件被设计成在这种条件下操作。条件可从数据表或关于电压、电流、电容、电阻或其他电参数的其他信息获得。因此，正常操作不包括在电子部件或器件的设计极限之外对其进行操作。
术语“功率晶体管”旨在表示被设计成当晶体管处于导通状态时正常流动至少0.1A电流的晶体管。
术语“稳定状态”是指其中电路或电路内的部件的操作不随时间显著改变的状态。术语“瞬变状态”是指其中电路或电路内的部件的操作随时间显著改变的状态。例如，电路内的节点处的电压可以是波动的，使得电压摆动的幅度随时间推移而减小，并且可被称为振荡。在一段时间之后，电压摆动变得不显著，因为电压摆动的幅度是初始幅度的一小部分。因此，电路在振荡期间可处于瞬变状态，并且在振荡变得不显著后，电路便可处于稳定状态。
族编号对应于基于2018年12月1日版IUPAC元素周期表的元素周期表中的列。
术语“在…上”、“覆盖在上面”和“在…上方”可用于指示两种或更多种元件彼此直接物理接触。然而，“在…上方”可也意指两种或更多种元件彼此不直接接触。例如，“在…上方”可意指一种元件在另一种元件之上，但元件彼此不接触并且可在这两种元件之间具有另一种或多种元件。
术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确地列出的或此类方法、制品或设备固有的其他特征。另外，除非相反地明确地规定，否则“或”是指包括性的或，而不是排他性的或。例如，条件A或B由以下任一项满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。
另外，使用“一个”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并且给出本发明的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种)，或单数形式也包括复数形式，反之亦然，除非明确有相反的含义。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。
词语“约”、“大约”或“基本上”的使用旨在意指参数的值接近于规定值或位置。然而，细微差值可防止值或位置完全如所规定的那样。因此，从完全如所述的理想目标来看，针对值至多百分之十(10％)(以及针对半导体掺杂浓度至多百分之二十(20％))的差值为合理差值。
除非另外定义，否则本文所用的所有技术和科学术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。材料、方法和示例仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并且可在半导体和电子领域中的教科书和其他来源中找到。
电子器件可以包括非易失性存储(NVM)单元。该NVM单元可以包括漏极/源极区、源极/漏极区、浮栅电极或另一电荷存储构件、控制栅电极和选择栅电极。可以使用非常适合电子器件的现有工艺流程的工艺流程来制造NVM单元，该NVM单元包括至少一个功率晶体管、至少一个高压晶体管、至少一个低压晶体管，或功率晶体管、高压晶体管或低压晶体管的组合，或它们的任何组合。在下文描述的实施方案中，在存在功率晶体管、高压晶体管和低压晶体管的情况下，描述了电子器件及其工艺流程。功率晶体管、高压晶体管或低压晶体管可能不存在于所有实施方案中。可以不使用功率晶体管、高压晶体管或低压晶体管，或者其可以是不同电子器件的一部分。
在一个实施方案中，如本文所述的工艺流程允许在形成低压晶体管的栅介电层时的相同操作期间形成NVM单元的选择栅电极下方的栅介电层。因此，NVM单元可以具有更快的读取时间。
如本文所述的NVM单元不具有单独的专用擦除电极。因此，NVM单元可以保持合理的小单元尺寸。包括浮栅和控制栅叠层的栅叠层可以使用硬掩模图案化，该硬掩模可以有助于减少浮栅到选择栅的不对准，并且允许NVM单元内的栅长度小于对应于由光致抗蚀剂掩模限定的最小特征尺寸的最小特征。控制栅电极和选择栅电极的顶部附近的可选间隔件可以有助于降低控制栅电极和选择栅电极上方硅化物构件之间桥接的可能性。
在一个方面，形成电子器件的方法可以包括在基底上方形成第一栅构件；在第一栅构件上方形成第一过程停止构件；在该第一栅构件、该第一过程停止构件以及该基底的未被该第一栅构件和该第一过程停止构件覆盖的部分上方形成栅电极层；在该栅电极层上方形成第二过程停止构件，其中该第二过程停止构件不覆盖该第一栅构件和第一过程停止构件；以及移除该栅电极层的一部分以暴露该第一过程停止构件以形成不接触该第一栅构件的第二导电构件。
在另一方面，电子器件可以包括NVM单元，该NVM单元包括：漏极/源极区；源极/漏极区；电荷存储构件，该电荷存储构件比该漏极/源极区更靠近该源极/漏极区；控制栅电极，该控制栅电极覆盖该电荷存储构件；第一硅化物构件，该第一硅化物构件位于该控制栅电极上方；选择栅电极，该选择栅电极比该源极/漏极区更靠近该漏极/源极区；第二硅化物构件，该第二硅化物构件位于该选择栅电极上方；以及间隔件，该间隔件设置在该第一硅化物构件与该第二硅化物构件之间。
在另一方面，形成电子器件的方法可以包括在基底上方形成第一栅构件，其中该第一栅构件具有近侧；形成具有与该第一栅构件的该近侧相邻的近侧的第二栅构件；在该第一栅构件和该第二栅构件的部分上方形成掩模构件，其中该掩模构件覆盖该第一栅构件和该第二栅构件的近侧；移除该第一栅构件的未被该掩模构件覆盖的暴露部分以形成具有与该近侧相对的远侧的第一栅电极；以及移除该第二栅构件的未被该掩模构件覆盖的暴露部分以形成具有与该近侧相对的远侧的第二栅电极。
可以使用基底形成电子器件。电子器件中使用的隔离可能取决于电子器件中使用的功率晶体管的类型。对于横向扩散的金属氧化物半导体(LDMOS)晶体管和其它平面功率晶体管，可以使用浅沟槽隔离(例如，在主表面下方延伸至多1微米的隔离)和高压阱掺杂剂区来隔离功率晶体管与电子器件的控制部分内的NVM阵列和低压晶体管内的NVM单元。对于垂直功率晶体管，例如垂直场效应晶体管或绝缘栅双极晶体管(IGBT)，其中电流主要在主表面和基底之间流动，可以使用深沟槽隔离(在主表面下方延伸超过1微米的隔离)。阅读本说明书后，本领域技术人员将能够根据特定应用的需要或期望确定电子器件的隔离方案。
图1包括工件100的部分的横截面视图，该工件包括NVM阵列102的一部分和电子器件的低压区104的一部分。尽管未示出，但也可以在电子器件的其它区域中形成功率晶体管和高压晶体管。基底可以包括阱区122和124，它们可以分别形成在NVM阵列102和低压区104中，并且与彼此相比以及与功率晶体管的高压区或高压晶体管内的阱或另一掺杂区相比，可以在相同或不同的时间形成，或者可以与所有功率晶体管或高压晶体管分开形成。在另一实施方案中，阱区122和124中的一个或两个可以是不单独掺杂的外延层的部分。在一个实施方案中，阱区122和124是p型掺杂的。阱区122和124可以具有相同的掺杂剂浓度或不同的掺杂剂浓度。
隧道介电层132、浮栅层142、栅间介电层152、控制栅层162、过程停止层172和图案化的抗蚀剂层182形成在工件100的主表面110上方。隧道介电层132可以包含氧化物并且具有足够薄的厚度以允许载流子穿过隧道介电层132。在一个实施方案中，隧道介电层132的厚度在2nm至15nm的范围内。
浮栅层142可以是导电的并且可以包括金属或掺杂半导体材料。在一个实施方案中，浮栅层142可以是重掺杂n型硅层。浮栅层142的厚度可在50nm至500nm的范围内。NVM阵列102可以包括许多不同行和列的NVM单元。浮栅层142可以被图案化以移除不同NVM单元之间的浮栅层142的部分，使得随后形成的浮栅电极沿着同一行或列彼此分离。
在另一个实施方案中，浮栅层142可由另一电荷存储层代替。例如，电荷存储层可以包含材料，其中电荷可以在俘获位点(例如氮化硅)被俘获。在另一个实施例中，电荷存储层可以包含间隔开的离散导电元件，例如纳米晶体。与浮栅电极不同，其中电荷可在浮栅电极内移动，电荷保持在氮化硅内或离散导电元件内的俘获位点处。为简单起见，电荷存储层是相对于浮栅层来描述的。
栅间介电层152可以包含一个或多个介电膜，该一个或多个介电膜可以包含氧化物、氮化物或氮氧化物，并且在浮栅层142被第一次图案化之后形成。在一个实施方案中，栅间介电层152可以包含氧化物膜、氮化物膜和另一氧化物层，其中氮化物膜通过氧化物膜与浮栅层142和控制栅层162间隔开。控制栅层162可以包括先前关于浮栅层142描述的任何材料。与浮栅层142相比，控制栅层162可以具有相同或不同的组成成分。在一个实施方案中，控制栅层162可以包含无掺杂半导体材料。与浮栅层142相比，控制栅层162可以具有相同或不同的厚度。
过程停止层172可以用作抛光停止层或蚀刻停止层。与控制栅层162以及随后将在过程停止层172上方形成的一个或多个层相比，过程停止层172具有不同的组成成分。在一个实施方案中，过程停止层172包含氮化物。过程停止层172的厚度足以保护控制栅层162直到过程停止层172被移除。在一个实施方案中，过程停止层172的厚度在20nm至200nm的范围内。图案化的抗蚀剂层182覆盖所有功率晶体管和高压晶体管区、低压区104和NVM阵列102的部分。图案化的抗蚀剂层182中的开口(如开口184)位于浮栅层142、栅间介电层152、控制栅层162以及过程停止层172将被移除的位置处。
在图2中，可以使用蚀刻序列移除叠层的暴露部分。蚀刻气体可以随着层的组成成分变化而改变。蚀刻序列移除浮栅层142、栅间介电层152、控制栅层162和过程停止层172的部分。蚀刻序列可以在蚀刻穿过隧道介电层132的厚度之前终止。在蚀刻序列之后，浮栅构件242由浮栅层142形成，控制栅构件262由控制栅层162形成，并且过程停止构件272由过程停止层172形成。在另一个实施方案中，浮栅构件242可由其它电荷存储构件(例如，氮化硅或离散导电元件)代替。
浮栅电极和控制栅电极的最终形状部分地由蚀刻序列确定。如图2中可见，层142、152、162和172的侧面基本上彼此相连。图2中示出了两个NVM单元的部分。图案化的抗蚀剂层182被移除。可以执行可选的阈值调整注入以实现与随后形成的选择栅电极相关联的所需或期望的阈值电压。可以沿着浮栅构件242和控制栅构件262的暴露侧壁形成氧化物层(未标记)。在另一个实施方案中，图案化的抗蚀剂层182不覆盖功率晶体管、高压晶体管和低压区104，并且当限定NVM单元的叠层时，从功率晶体管、高压晶体管和低压区104中移除叠层。
侧壁间隔件342沿叠层的侧壁形成，如图3所示。侧壁间隔件342可以包含绝缘材料。在一个实施方案中，间隔件342和过程停止构件272包含不同的材料。在一个具体实施方案中，侧壁间隔件342可包含氧化物，而过程停止构件272可包含氮化物。可以通过共形沉积和各向异性地蚀刻绝缘层来形成侧壁间隔件342。间隔件342在其底面附近的厚度(在平行于主表面110的方向上测量)足以基本上防止载流子通过侧壁间隔件342在浮栅电极和选择栅电极之间隧穿。当侧壁间隔件342太薄时，掺杂剂可以在随后形成的选择栅电极和浮栅电极之间扩散。当侧壁间隔件342过厚时，随后形成的选择栅电极和控制栅电极的上表面的面积可能太小，并且在没有进一步复杂化的情况下可能难以或不可能形成与选择栅和控制栅的接触。在一个实施方案中，侧壁间隔件342底部的厚度在15nm至95nm的范围内。如果层142、152、162和172的叠层尚未从功率晶体管、高压晶体管和低压区104移除，则可以从功率晶体管、高压晶体管和低压区104移除这些层的任何剩余部分。
此时可以形成功率晶体管或高压晶体管的栅介电层。阱区可以形成在低压区104内。阱区可以包括低压区104内的n沟道和p沟道晶体管的主体区。可以选择阱区的掺杂剂浓度以实现低压区104内的晶体管的期望阈值电压。从NVM阵列102和低压区104移除隧道介电层132的任何剩余部分。
如图4所示，可以在NVM阵列102和低压区104的部分上方形成栅介电层432。栅介电层432可以包含氧化物、氮化物或氮氧化物。选择栅介电层432的厚度以允许NVM单元的快速读取时间并且允许低压区内的晶体管以足够高的频率操作。栅介电层432可以比隧道介电层132薄。在一个实施方案中，栅介电层432的厚度可在2nm至90nm的范围内。如果需要或期望，可以使用其他厚度。
栅电极层462形成在工件100的暴露表面上方，包括功率晶体管或高压晶体管的栅介电层和栅介电层432。与控制栅层162相比，栅电极层462可以具有相同或不同的组成成分。在一个实施方案中，初始形成的栅电极层462可以包含未掺杂半导体材料。与控制栅层162相比，栅电极层462可以具有相同或不同的厚度。
在栅电极层462上方形成过程停止层472。过程停止层472可以用作抛光停止层或蚀刻停止层。与栅电极层462相比，过程停止层472具有不同的组成成分。与过程停止层172相比，过程停止层472可以具有相同或不同的组成成分。与过程停止层172相比，过程停止层472可以具有相同或不同的厚度。移除过程停止层472在NVM阵列102上方的部分以限定过程停止构件，包括图5中的过程停止构件572，其覆盖功率晶体管、高压晶体管和低压区104。因此，过程停止构件572不覆盖浮栅构件242、控制栅构件262和过程停止构件272。
如图6所示，栅电极层462的处于高于过程停止构件272的高度的部分被移除。在一个实施方案中，执行化学机械抛光以移除栅电极层462的这些部分。可以执行抛光以在过程停止构件272和过程停止构件572上停止。在另一个实施方案中，可以执行抗蚀剂蚀刻工艺。可以执行蚀刻直到过程停止构件272和过程停止构件572暴露为止。在移除之后，栅电极层462的保留在NVM阵列102内的叠层之间的部分是选择栅构件，包括选择栅构件666，其随后将被图案化以在成品器件中形成选择栅电极。栅构件674位于NVM阵列102外部，并且随后将被图案化以形成功率晶体管、高压晶体管和低压区104内的晶体管的栅电极。
图7示出了在移除过程停止构件272和过程停止构件572并形成可选的间隔件766之后工件100的横截面视图。间隔件766可以帮助随后形成的与控制栅构件262和选择栅构件666相关联的硅化物构件避免桥接。与侧壁间隔件342类似，间隔件766是通过共形沉积绝缘层和各向异性地蚀刻绝缘层来形成的。沉积时，绝缘层的厚度在10nm至20nm的范围内。
控制栅构件262和选择栅构件666以及栅构件674的部分可以是重掺杂的。在一个实施方案中，对应于p沟道晶体管的栅构件674的部分可以掺杂有p型掺杂剂，并且控制栅构件262和选择栅构件666以及栅构件674的剩余部分可以是n型掺杂的。
如图8所示，硬掩模层被沉积并图案化以形成在NVM阵列102内的硬掩模构件862和覆盖在NVM阵列102外部的工件100的部分的硬掩模构件864。在一个实施方案中，硬掩模层可以包含氮化物材料。硬掩模构件862对应于NVM阵列102内的叠层和选择栅电极的形状。
在图9中，形成图案化的抗蚀剂层并且其包括抗蚀剂构件，这些抗蚀剂构件包括在NVM阵列102内的抗蚀剂构件982和覆盖在NVM阵列102外部的工件100的部分的抗蚀剂构件984。硬掩模构件862和抗蚀剂构件(包括抗蚀剂构件982)的组合保护选择栅构件(包括选择栅构件666)。执行蚀刻序列以移除浮栅构件242、栅间介电层152和控制栅构件262的部分。浮栅电极942和控制栅电极962分别由浮栅构件242和控制栅构件262形成。浮栅电极942和控制栅电极962中的每一者都具有在不同时间形成的相对的一对侧面。更靠近选择栅构件666的侧面在工艺中相对较早地并在选择栅构件666形成之前被限定，而远离选择栅构件666的侧面在工艺中相对较晚地并在选择栅构件666形成之后被限定。在如图9所示的实施方案中，浮栅电极942的侧面与控制栅电极962的侧面相连。在另一实施方案中，浮栅电极942可由另一电荷存储构件代替。
可以执行源极/漏极注入以掺杂NVM阵列102的邻近浮栅电极942的部分。抗蚀剂构件982和抗蚀剂构件984被移除。可以执行退火以激活图10中的源极/漏极区1026内的掺杂剂。可以沿着浮栅电极942和控制栅电极962的暴露表面形成薄氧化物层，以在后续工艺期间保护浮栅电极942和控制栅电极962。
在图11中，形成图案化的抗蚀剂层并且其包括在NVM阵列102内的抗蚀剂构件1182和覆盖在NVM阵列102外部的工件100的部分的抗蚀剂构件1184。硬掩模构件862和抗蚀剂构件982的组合保护源极/漏极区1026和浮栅电极942、控制栅电极962和选择栅构件(包括选择栅构件666)的部分。执行蚀刻序列以移除选择栅构件(包括选择栅构件666)的部分，以由选择栅构件1166形成。可以执行漏极/源极注入以掺杂NVM阵列102的与选择栅电极1166相邻的部分。抗蚀剂构件1182和抗蚀剂构件1184被移除。
如图11所示，硬掩模构件862的长度大于选择栅电极1166的长度和栅叠层的长度，该栅叠层包括浮栅电极942和控制栅电极962。因此，硬掩模构件862可以允许浮栅电极942、控制栅电极962和选择栅电极1166的长度小于用于限定硬掩模构件862的光刻工具的分辨率极限。因此，与常规工艺序列相比，如本文所述的工艺序列允许NVM单元更小。
图12包括在NVM阵列102外部形成NVM单元和晶体管结构之后的工件100的横截面视图。可以执行退火以激活由漏极/源极注入的掺杂剂以形成漏极/源极区，包括图12中的漏极/源极区1222。可以沿着栅间介电层152的氮化物膜的暴露表面形成可选的薄氧化物间隔件。硬掩模构件862和硬掩模构件864(见图11)被移除。当移除硬掩模构件862和硬掩模构件864时，可选的薄氧化物间隔件可以有助于保护栅间介电层152的氮化物膜。可以沿着浮栅电极942、控制栅电极962和选择栅电极1166的侧面形成可选的薄间隔件，以在后续工艺期间保护电极。
栅构件674(见图11)被图案化以形成功率晶体管、高压晶体管和低压区104内的晶体管的栅电极。图12包括低压区104内的栅电极1274。可以对功率晶体管或高压晶体管的源极区和漏极区执行掺杂。NVM阵列102和低压区104可以被图案化的抗蚀剂层覆盖，用于对功率晶体管或高压晶体管执行的掺杂操作。功率晶体管或高压晶体管的源极区、漏极区或源极区和漏极区两者可由在掺杂操作期间引入的掺杂剂形成。在对功率晶体管或高压晶体管执行掺杂操作之后，可以移除图案化的抗蚀剂层。可以在工件100的暴露部分上沉积薄氧化物层1232。
掺杂操作可用于在低压区104内形成晶体管的掺杂区。参考图12，根据偏压条件，掺杂区1252可以是漏极区或源极区，而掺杂区1256可以是漏极区或源极区中的另一个。功率晶体管、高压晶体管和NVM阵列102可以在低压区104中的晶体管的掺杂操作期间被一个或多个图案化的抗蚀剂层覆盖。氮化物间隔件1276可以沿着浮栅电极942、控制栅电极962和选择栅电极1166的侧面以及沿着功率晶体管、高压晶体管和低压区104内的晶体管结构的栅电极形成。
移除薄氧化物层1232的未被氮化物间隔件1276覆盖的部分并且形成硅化物构件。在NVM阵列102内，硅化物构件1262覆盖控制栅电极962，硅化物构件1266覆盖选择栅电极1166，硅化物构件1282覆盖漏极/源极区1222，并且硅化物构件1286覆盖源极/漏极区1026。在一个实施方案中，间隔件766可以有助于使硅化物构件1262和1266保持电短路或在这些硅化物构件之间形成明显的泄漏电流路径。在低压区104中，硅化物构件1292覆盖掺杂区1252，硅化物构件1294覆盖栅电极1274，并且硅化物构件1296覆盖掺杂区1256。可以形成许多其它硅化物构件，并且在图12中未示出。
图13包括基本上完成的电子器件的横截面视图。在一个实施方案中，可以在工件100上方形成层间介电(ILD)层1300。ILD层1300可以包含氧化物、氮化物、氮氧化物或它们的任何组合。ILD层1300可沉积至在大约0.5微米至大约2.0微米范围内的厚度。ILD层1300的部分被图案化以限定接触开口。可以在接触开口内和ILD层1300上方形成导电层，并蚀刻或抛光该导电层以形成导电插塞1382、1386、1392和1396。可以为控制栅电极962和选择栅电极1166、栅电极1274、功率晶体管、高压晶体管以及NVM阵列102和低压区104的其它部分形成其它接触开口和导电插塞。虽然未示出，但可以在工件100上方形成一个或多个互连层面和钝化层。每个互连层面可以包括层间介电层和互连件。可以在最上面的互连层面上方形成钝化层并将其图案化以暴露接合焊盘。如果特定应用需要或期望，可在钝化层上方形成聚酰亚胺或其它保护层。
NVM阵列102内的NVM单元可以使用热载流子注入来编程并且通过隧穿来擦除。在一个实施方案中，热载流子注入可以是热电子注入，并且隧穿可以是Fowler-Nordheim隧穿。下面是可用于读取、编程和擦除NVM阵列102内的NVM单元的电压表。
表1-读取、编程和擦除电压
区或电极 读取 编程 擦除
源极/漏极区1026 0V 3.0V至5.0V 3.0V至6.0V
控制栅电极962 0V至2.0V 8.0V至12.0V -8.0V至-12.0V
选择栅电极1166 0.3V至V<sub>DD</sub> 0.5V至1.5V 0V或浮动
漏极/源极区1222 0.3V至V<sub>DD</sub> 0V至1.0V 0V或浮动
主体区(阱区122) 0V 0V 0V
处理编程和擦除期间的一些电压以更好地理解NVM阵列102的一些特征。关于读取，VDD是在低压区104中使用的漏极电压，其可以与功率晶体管或高压晶体管的漏极电压相同或不同。
在编程期间，电流源可以耦合到漏极/源极区1222，并且漏极/源极区1222可以处于比主体区更高的电压。在一个实施方案中，漏极/源极区1222的电压可以在0.5V到1.0V的范围内。选择栅电极1166上的电压可以控制从源极/漏极区1026流向漏极/源极区1222的电流。选择栅电极1166上的较高电压导致大电流，并且选择栅电极1166上的较低电压导致弱电流。在编程期间，电子从漏极/源极区1222流出，并且在浮栅电极942和选择栅电极1166之间的间隙附近的阱区122内产生热电子，由于施加到控制栅电极962的电压，其中一些电子被注入到浮栅电极942中。
在一个实施方案中，在擦除期间，控制栅电极962和源极/漏极区1026之间的电压差大于(1)控制栅电极962和选择栅电极1166之间的电压差和(2)控制栅电极962和主体区之间的电压差。因此，电子从浮栅隧穿到源极/漏极区1026中。在一个实施方案中，没有或少量电子被注入选择栅电极1166和主体中的任一者或两者。因此，与源极/漏极区1026和选择电极1166上的电压相同的实施方案相比，控制栅电极962和选择栅电极1166之间的间距可以更小。此外，在擦除期间对隧道介电层132与主体区接触的部分的损坏显著减少。
在另一个实施方案中，在擦除期间，源极/漏极区1026、阱区122和漏极/源极区1222处于0V，并且控制栅电极的电压处于-15V到-20V的范围内。在此实施方案中，大量电子被注入源极/漏极区1026和阱区122中。当侧壁间隔件342的厚度至少为25nm时，没有或少量电子被注入漏极/源极区1222和选择栅电极1166中的任一者或两者。该实施方案可以在源极/漏极区1026的设计中允许更大的灵活性，并且允许进一步减少位单元的尺寸。
在另一个实施方案中，浮栅电极942由氮化硅构件或间隔开的离散导电构件代替，两者均已局部带电。当擦除氮化硅构件或间隔开的离散导电构件(从其去除电荷)时，可以使用不同的偏压。例如，源极/漏极区1026、漏极/源极区1222和主体(阱区122)可以处于0V，并且控制栅电极可以处于-15V至-20V。选择栅电极1166可以处于0V或电浮动。
许多其他实施方案可以与本文描述的概念一起使用。NVM单元的导电类型可以反转。此外，浮栅电极或其他电荷存储构件可以用空穴而不是电子来编程和擦除。低压区104可以包括n沟道绝缘栅场效应晶体管(IGFET)、p沟道IGFET、npn双极晶体管、pnp双极晶体管或它们的任何组合。
如先前所描述，功率晶体管是LDMOS晶体管。US 10153213描述了一种功率晶体管，并通过引用将其全部并入本文。在另一个实施方案中，功率晶体管可以是垂直IGFET或IGBT。垂直IGFET或IGBT的栅电极可以在沟槽内。对于垂直IGFET或IGBT，可能不需要用于形成漂移区和漏极区以及使用抗蚀剂构件对栅电极进行图案化的处理。此外，可以使用一个以上功率晶体管。例如，能量转换器，例如降压转换器或电压调节器，可以包括一个以上功率晶体管。
具有诸如先前描述的那些NVM单元的NVM阵列可以与高压晶体管一起使用。US2016/0126237中描述了示例性高压晶体管，其关于高压晶体管的公开内容通过引用并入本文。一个或多个高压晶体管可用于编程或擦除NVM单元。在一个实施方案中，当功率晶体管处于导通状态时，用于对NVM单元进行编程或擦除的高压晶体管的电流小于功率晶体管的电流。在另一个实施方案中，高压晶体管也可以是功率晶体管。能量转换器可以包括高侧晶体管和低侧晶体管，其中高侧晶体管和低侧晶体管中的每一者都是高压功率晶体管。
因此，在阅读本说明书之后，本领域技术人员将理解，功率晶体管和低压晶体管的许多组合可以与NVM阵列的NVM单元结合使用。
如本文所述的实施方案非常适合于包括功率晶体管、高压晶体管和低压晶体管的电子器件的工艺流程。如本文所述的NVM单元不具有单独的专用擦除电极。因此，NVM单元可以保持合理的小单元尺寸。可以使用氮化物硬掩模对包括浮栅电极和控制栅电极的栅叠层进行图案化，这有助于减少浮栅到选择栅的不对准和NVM单元内栅电极的栅长度。栅叠层与选择栅电极之间的薄间隔件可以进一步有助于减小NVM单元尺寸。可以使用CMP或抗蚀剂回蚀工艺形成选择栅构件和导电构件(用于NVM阵列外部的栅电极)。在一个实施方案中，可以对选择栅构件进行图案化以形成具有特征间隔件(半抛物线)形状的选择栅电极。与用于选择栅电极的间隔件形状相比，可以使用如先前描述的工艺沿着选择栅电极的上表面形成硅化物构件，同时降低桥接至基底内相邻掺杂区(例如，漏极/源极区)上方硅化物构件的可能性。控制栅电极和选择栅电极的顶部附近的可选间隔件可以有助于降低控制栅电极和选择栅电极上方硅化物构件之间桥接的可能性。
在一个实施方案中，如本文所述的工艺流程允许在形成低压晶体管的栅介电层时的相同操作期间形成NVM单元的选择栅电极下方的栅介电层。因此，与在选择栅电极下方使用相对较厚的隧道介电层相比，NVM单元可以具有更快的读取时间，例如小于10ns。可以通过浮栅电极与源极/漏极区之间的隧穿电荷来执行擦除。基本上没有或更少的电荷穿过隧道电介质和栅介电层的部分进入漏极/源极和源极/漏极区之间的主体。与在浮栅电极和主体区之间发生显著隧道效应的其他NVM单元相比，这样的擦除方案可以允许介电层的较少退化并且允许NVM单元承受更多的编程/擦除周期。
许多不同的方面和实施方案是可能的。那些方面和实施方案中的一些在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和实施方案仅为示例性的，而不限制本发明的范围。实施方案可根据如下所列的实施方案中的任一个或多个。
实施方案1.形成电子器件的方法可以包括在基底上方形成第一栅构件；在第一栅构件上方形成第一过程停止构件；在该第一栅构件、该第一过程停止构件以及该基底的未被该第一栅构件和该第一过程停止构件覆盖的部分上方形成栅电极层；在该栅电极层上方形成第二过程停止构件，其中该第二过程停止构件不覆盖该第一栅构件和第一过程停止构件；以及移除该栅电极层的一部分以暴露该第一过程停止构件以形成不接触该第一栅构件的第二导电构件。
实施方案2.根据实施方案1所述的方法，还包括使第二导电构件图案化以形成低压晶体管的栅电极。
实施方案3.根据实施方案1所述的方法，还包括：
形成电荷存储构件；
使该第一栅构件图案化以限定控制栅电极；以及
使第二栅构件图案化以限定选择栅电极。
实施方案4.根据实施方案3所述的方法，还包括沿着该第一栅构件的侧面形成侧壁间隔件，其中在形成该栅电极层之前形成该侧壁间隔件。
实施方案5.根据实施方案3所述的方法，还包括移除该第一过程停止构件并且在该控制栅构件上方并邻近该选择栅构件的侧面形成侧壁间隔件。
实施方案6.根据实施方案5所述的方法，还包括在该控制栅电极上方形成第一硅化物构件，并且在该选择栅电极上方形成第二硅化物构件，其中该侧壁间隔件降低该第一硅化物构件与该第二硅化物构件之间桥接的可能性。
实施方案7.根据实施方案3所述的方法，还包括使该第二栅构件图案化以限定在非易失性存储器阵列外部的晶体管的栅电极。
实施方案8.根据实施方案7所述的方法，还包括在形成该栅电极层之前在该基底的暴露部分上方形成栅介电层。
实施方案9.根据实施方案3所述的方法，还包括在形成该电荷存储构件之前形成隧道介电层。
实施方案10.根据实施方案3所述的方法，还包括形成浮栅层；在该浮栅层上方形成氧化物-氮化物-氧化物层；形成控制栅层；使该浮栅层和该控制栅层图案化以限定该浮栅电极的侧面和该控制栅电极的侧面，其中在使该浮栅层和该控制栅层图案化时，会暴露该氧化物-氮化物-氧化物层的一部分；形成与该氧化物-氮化物-氧化物层的该部分相邻的氧化物间隔件；以及在形成氧化物间隔件之后移除该第一过程停止构件。
实施方案11.根据实施方案3所述的方法，还包括形成电荷存储层；形成控制栅层；使该电荷存储层和该控制栅层图案化以限定电荷存储构件和控制栅构件，其中该电荷存储构件包括该电荷存储构件的第一侧面，并且该控制栅构件包括控制栅构件的第一侧面；使该电荷存储构件和该控制栅构件图案化以限定该电荷存储构件的第二侧和该控制栅电极的第二侧。可以在形成该栅电极层之前执行图案化以限定该第一侧，并且可以在形成该栅电极层之后执行图案化以限定该第二侧。
实施方案12.一种电子器件，该电子器件可以包括非易失性存储单元。该非易失性存储单元可以包括：漏极/源极区；源极/漏极区；电荷存储构件，该电荷存储构件比该漏极/源极区更靠近该源极/漏极区；控制栅电极，该控制栅电极覆盖该电荷存储构件；第一硅化物构件，该第一硅化物构件覆盖该控制栅电极；选择栅电极，该选择栅电极比该源极/漏极区更靠近该漏极/源极区；第二硅化物构件，该第二硅化物构件覆盖该选择栅电极；以及间隔件，该间隔件设置在该第一硅化物构件与该第二硅化物构件之间。
实施方案13.根据实施方案12所述的电子器件，其中该非易失性存储单元不具有专用的、单独的擦除电极。
实施方案14.根据实施方案12所述的电子器件，其中该非易失性存储单元还包括隧道介电层，该隧道介电层位于该电荷存储构件下方；以及第一栅介电层，该第一栅介电层位于该选择栅电极下方，其中该第一栅介电层比该隧道介电层薄。该电子器件还包括晶体管，该晶体管包括比该第一栅介电层厚的第二栅介电层，其中该晶体管是功率晶体管或高压晶体管。
实施方案15.根据实施方案12所述的电子器件，还包括晶体管，该晶体管包括栅电极，其中该晶体管在非易失性存储器阵列之外，并且该选择栅电极的高度大于该晶体管的该栅电极的厚度。
实施方案16.根据实施方案12所述的电子器件，还包括设置在漏极/源极区与源极/漏极区之间的主体区。
实施方案17.一种形成电子器件的方法，该方法可以包括在基底上方形成第一栅构件，其中该第一栅构件具有近侧；形成具有与该第一栅构件的该近侧相邻的近侧的第二栅构件；在该第一栅构件和该第二栅构件的部分上方形成掩模构件，其中该掩模构件覆盖该第一栅构件和该第二栅构件的近侧；移除该第一栅构件的未被该掩模构件覆盖的暴露部分以形成具有与该近侧相对的远侧的第一栅电极；以及移除该第二栅构件的未被该掩模构件覆盖的暴露部分以形成具有与该近侧相对的远侧的第二栅电极。
实施方案18.根据实施方案17所述的方法，还包括在形成该第一栅构件之后和形成该第二栅构件之前形成绝缘侧壁间隔件。
实施方案19.根据实施方案17所述的方法，还包括在形成该第一栅构件之前形成具有近侧的电荷存储构件；以及移除该电荷存储构件的未被该掩模构件覆盖的部分，其中在移除该部分之后，该电荷存储构件的剩余部分具有与该近侧相对的远侧。在成品器件中，电荷存储构件、第一栅电极和第二栅电极的近侧彼此相邻，并且电荷存储构件和第一栅电极的远侧彼此相邻，以及
该第一栅电极是控制栅电极，并且该第二栅电极是选择栅电极。
实施方案20.根据实施方案19所述的方法，其中移除该第一栅构件的该暴露部分并移除该电荷存储构件的该部分在相同的蚀刻序列期间执行，并且移除该第二栅构件的该暴露部分在不同蚀刻序列期间执行。
应当注意，并不需要上文在一般性说明或示例中所述的所有活动，某一具体活动的一部分可能不需要，并且除了所述的那些之外还可能执行一项或多项另外的活动。还有，列出的活动所按的顺序不一定是执行所述活动的顺序。
上文已经关于具体实施方案描述了有益效果、其他优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求书的关键、需要或必要特征。
本文描述的实施方案的说明书和图示旨在提供对各种实施方案的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备以及系统的所有要素和特征的穷尽性和全面性描述。单独的实施方案可也按组合方式在单个实施方案中提供，相反，为了简便起见而在单个实施方案的背景下描述的各种特征可也单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的所有值。许多其他实施方案仅对阅读了本说明书之后的技术人员是显而易见的。其他实施方案可以使用并且从本公开中得出，使得可以在不脱离本公开范围的情况下进行结构替换、逻辑替换或另外的改变。因此，本公开应当被看作是示例性的，而非限制性的。

Claims (10)

1.一种形成电子器件的方法，所述方法包括：
在基底上方形成第一栅构件；
在所述第一栅构件上方形成第一过程停止构件；
在所述第一栅构件、所述第一过程停止构件以及所述基底的未被所述第一栅构件和所述第一过程停止构件覆盖的部分上方形成栅电极层；
在所述栅电极层上方形成第二过程停止构件，其中所述第二过程停止构件不覆盖所述第一栅构件和所述第一过程停止构件；以及
移除所述栅电极层的一部分以暴露所述第一过程停止构件以形成不接触所述第一栅构件的第二导电构件。
2.根据权利要求1所述的方法，还包括：使所述第二导电构件图案化以形成用于低压晶体管的栅电极。
3.根据权利要求1或2所述的方法，还包括：
形成电荷存储构件；
使所述第一栅构件图案化以限定控制栅电极；以及
使第二栅构件图案化以限定选择栅电极。
4.根据权利要求3所述的方法，还包括：
移除所述第一过程停止构件；
在控制栅构件上方并且邻近选择栅构件的侧面形成侧壁间隔件；以及
在所述控制栅电极上方形成第一硅化物构件，并且在所述选择栅电极上方形成第二硅化物构件，
其中所述侧壁间隔件降低所述第一硅化物构件与所述第二硅化物构件之间桥接的可能性。
5.根据权利要求3所述的方法，还包括：
形成浮栅层；
在所述浮栅层上方形成氧化物-氮化物-氧化物层；
形成控制栅层；
使所述浮栅层和所述控制栅层图案化以限定浮栅电极的侧面和所述控制栅电极的侧面，其中在使所述浮栅层和所述控制栅层图案化时，所述氧化物-氮化物-氧化物层的一部分被暴露；
形成与所述氧化物-氮化物-氧化物层的所述一部分相邻的氧化物间隔件；以及
在形成氧化物间隔件之后移除所述第一过程停止构件。
6.根据权利要求3所述的方法，还包括：
形成电荷存储层；
形成控制栅层；
使所述电荷存储层和所述控制栅层图案化以限定电荷存储构件和控制栅构件，其中所述电荷存储构件包括所述电荷存储构件的第一侧面，并且所述控制栅构件包括控制栅构件的第一侧面；以及
使所述电荷存储构件和所述控制栅构件图案化以限定所述电荷存储构件的第二侧面和所述控制栅电极的第二侧面，
其中在形成所述栅电极层之前执行图案化以限定所述第一侧面，并且在形成所述栅电极层之后执行图案化以限定所述第二侧面。
7.一种电子器件，所述电子器件包括：
非易失性存储单元，所述非易失性存储单元包括：
漏极/源极区；
源极/漏极区；
电荷存储构件，所述电荷存储构件相比所述漏极/源极区更靠近所述源极/漏极区；
控制栅电极，所述控制栅电极覆盖所述电荷存储构件；
第一硅化物构件，所述第一硅化物构件覆盖所述控制栅电极；
选择栅电极，所述选择栅电极相比所述源极/漏极区更靠近所述漏极/源极区；
第二硅化物构件，所述第二硅化物构件覆盖所述选择栅电极；以及
间隔件，所述间隔件设置在所述第一硅化物构件与所述第二硅化物构件之间。
8.根据权利要求7所述的电子器件，其中：
所述非易失性存储单元还包括：
隧道介电层，所述隧道介电层位于所述电荷存储构件下方；以及
第一栅介电层，所述第一栅介电层位于所述选择栅电极下方，其中所述第一栅介电层比所述隧道介电层薄；并且
所述电子器件还包括晶体管，所述晶体管包括比所述第一栅介电层厚的第二栅介电层，其中所述晶体管是功率晶体管或高压晶体管。
9.一种形成电子器件的方法，所述方法包括：
在基底上方形成第一栅构件，其中所述第一栅构件具有近侧；
形成具有与所述第一栅构件的所述近侧相邻的近侧的第二栅构件；
在所述第一栅构件和所述第二栅构件的部分上方形成掩模构件，其中所述掩模构件覆盖所述第一栅构件和所述第二栅构件的近侧；
移除所述第一栅构件的未被所述掩模构件覆盖的暴露部分以形成具有与所述近侧相对的远侧的第一栅电极；以及
移除所述第二栅构件的未被所述掩模构件覆盖的暴露部分以形成具有与所述近侧相对的远侧的第二栅电极。
10.根据权利要求9所述的方法，还包括：
在形成所述第一栅构件之前形成具有近侧的电荷存储构件；以及
移除所述电荷存储构件的未被所述掩模构件覆盖的部分，其中在移除所述部分之后，所述电荷存储构件的剩余部分具有与所述近侧相对的远侧，
其中：
在成品器件中，所述电荷存储构件、所述第一栅电极和所述第二栅电极的所述近侧彼此相邻，并且所述电荷存储构件和所述第一栅电极的所述远侧彼此相邻，并且
所述第一栅电极是控制栅电极，并且所述第二栅电极是选择栅电极。
CN202210109524.9A 2021-02-05 2022-01-29 包括非易失性存储单元的电子器件及其形成方法 Pending CN114883331A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/248,750 US11545583B2 (en) 2021-02-05 2021-02-05 Process of forming an electronic device including a non-volatile memory cell
US17/248,750 2021-02-05

Publications (1)

Publication Number Publication Date
CN114883331A true CN114883331A (zh) 2022-08-09

Family

ID=82667771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210109524.9A Pending CN114883331A (zh) 2021-02-05 2022-01-29 包括非易失性存储单元的电子器件及其形成方法

Country Status (2)

Country Link
US (1) US11545583B2 (zh)
CN (1) CN114883331A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230170423A1 (en) * 2021-11-29 2023-06-01 The Industry & Academic Coorperation In Chungnam National University (Iac) Memory device capable of multi-level driving
CN116666458A (zh) * 2022-02-18 2023-08-29 联华电子股份有限公司 功率元件及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US7046552B2 (en) 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US8188543B2 (en) 2006-11-03 2012-05-29 Freescale Semiconductor, Inc. Electronic device including a conductive structure extending through a buried insulating layer
US7652318B2 (en) 2006-11-03 2010-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Split-gate memory cells and fabrication methods thereof
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US7879673B2 (en) * 2009-05-07 2011-02-01 Globalfoundries Singapore Pte. Ltd. Patterning nanocrystal layers
CN102956643A (zh) 2011-08-24 2013-03-06 硅存储技术公司 制造非易失浮栅存储单元的方法和由此制造的存储单元
US9165652B2 (en) * 2012-08-20 2015-10-20 Freescale Semiconductor, Inc. Split-gate memory cells having select-gate sidewall metal silicide regions and related manufacturing methods
US8884352B2 (en) 2012-10-08 2014-11-11 Infineon Technologies Ag Method for manufacturing a memory cell, a method for manufacturing a memory cell arrangement, and a memory cell
US20160126327A1 (en) 2014-10-29 2016-05-05 Freescale Semiconductor, Inc. Method of making a split gate memory cell
US10153213B2 (en) 2015-08-27 2018-12-11 Semiconductor Components Industries, Llc Process of forming an electronic device including a drift region, a sinker region and a resurf region
US9966380B1 (en) 2016-12-12 2018-05-08 Texas Instruments Incorporated Select gate self-aligned patterning in split-gate flash memory cell
CN112185970B (zh) * 2019-07-02 2024-05-28 硅存储技术公司 形成分裂栅存储器单元的方法

Also Published As

Publication number Publication date
US11545583B2 (en) 2023-01-03
US20220254920A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
US10079316B2 (en) Split gate embedded memory technology and method of manufacturing thereof
US6958513B2 (en) Floating-gate memory cell having trench structure with ballistic-charge injector, and the array of memory cells
US8981453B2 (en) Nonvolatile memory device and method for fabricating the same
JP5191633B2 (ja) 半導体装置およびその製造方法
US8390053B2 (en) Nonvolatile semiconductor device including a field effect transistor having a charge storage layer of predetermined length
US20090050956A1 (en) Semiconductor memory device and method of manufacturing the same
US8466505B2 (en) Multi-level flash memory cell capable of fast programming
US7268042B2 (en) Nonvolatile semiconductor memory and making method thereof
CN108022930B (zh) 形成半导体器件结构的方法以及半导体器件结构
US7315057B2 (en) Split gate non-volatile memory devices and methods of forming same
JP5781733B2 (ja) 不揮発性メモリセル及びその製造方法
US8581328B2 (en) Semiconductor memory device
US6844588B2 (en) Non-volatile memory
US10090399B2 (en) Semiconductor device and a manufacturing method thereof
US9324726B2 (en) Method for manufacturing a semiconductor device
US20150325583A1 (en) Semiconductor device and manufacturing method thereof
US9171727B2 (en) Method of manufacturing a semiconductor device
CN114883331A (zh) 包括非易失性存储单元的电子器件及其形成方法
US10347773B2 (en) Split gate non-volatile memory (NVM) with improved programming efficiency
KR101443507B1 (ko) 메모리 디바이스들 및 그 제조방법
US7408219B2 (en) Nonvolatile semiconductor memory device
WO1999065083A1 (fr) Dispositif a circuit integre semi-conducteur et son procede de fabrication
US7696561B2 (en) Non-volatile memory device, method of manufacturing the same and method of operating the same
US20240032290A1 (en) Split-gate non-volatile memory, fabrication and control methods thereof
US20190088670A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination