CN114880976A - 一种数字电路能耗优化方法 - Google Patents
一种数字电路能耗优化方法 Download PDFInfo
- Publication number
- CN114880976A CN114880976A CN202210470972.1A CN202210470972A CN114880976A CN 114880976 A CN114880976 A CN 114880976A CN 202210470972 A CN202210470972 A CN 202210470972A CN 114880976 A CN114880976 A CN 114880976A
- Authority
- CN
- China
- Prior art keywords
- digital circuit
- circuit
- sequence
- data sequence
- energy consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种数字电路能耗优化方法，结合数字电路中的能耗主要来源于动态能耗，而动态能耗由数字电路的翻转率主导的特点，考虑到数字电路的翻转率与实际输入数据序列密切相关，根据输入数据序列的概率分布估计数字电路的翻转率，作为判断数字电路的能耗大小的依据。通过分析数据序列的概率分布，能够对数字电路的能耗做出准确的估计，为优化数据序列的运算顺序提供了数据依据，通过实时估计数字电路输入数据序列不同运算顺序时的翻转率，动态优化数据序列的运算顺序，从而降低数字电路的能耗。
Description
技术领域
本发明属于数字电路领域，更具体地，涉及一种数字电路能耗优化方法。
背景技术
随着第五代移动通信系统开始商业部署，全球移动数据流量呈现出指数增长趋势。海量的数据处理会导致大量的能源消耗和温室气体排放，加剧全球变暖。能耗的不断攀升将严重阻碍数字通信系统的节能减排及未来信息与通信产业的绿色健康发展。为了降低数字通信系统能源消耗，助力信息与通信产业绿色健康发展，作为数字通信系统物理载体的数字电路面临着低能耗挑战。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种数字电路能耗优化方法，其目的在于降低数字电路的能耗。
为实现上述目的，按照本发明的第一方面，提供了一种数字电路能耗优化方法，包括：
S1，确定所述数字电路按照不同顺序对输入的同一数据序列进行运算时的翻转率；
S2，将所述数据序列按照翻转率最小时的运算顺序输入所述数字电路，以对所述数字电路的能耗进行优化。
优选地，所述数字电路为三输入奇偶校验电路、三输入相与电路或多数判决电路。
优选地，所述数字电路的功耗与翻转率满足以下关系式：；
P＝aCV2f；
其中，a表示数字电路的翻转率，C表示负载电容，V表示数字电路的工作电压，f表示时钟频率。
优选地，所述数字电路为三输入奇偶校验电路、数据序列的运算顺序为X1，X2，X3时，数字电路的翻转率a的计算公式如下：
其中，p1、p2、p3分别为数据数列X1，X2，X3为1的概率，
优选地，所述数字电路为三输入相与电路、数据序列的运算顺序为X1，X2，X3时，数字电路的翻转率a的计算公式如下：
a＝2(1-p1p2)p1p2+2(1-p1p2p3)p1p2p3；
优选地，所述数字电路为三输入多数判决电路、数据序列的运算顺序为X1，X2，X3时，数字电路的翻转率a的计算公式如下：
按照本发明的第二方面，提供了一种数字电路能耗优化装置，包括：
第一处理模块，用于确定所述数字电路按照不同顺序对输入的同一数据序列进行运算时的翻转率；
第二处理模块，用于将所述数据序列按照翻转率最小时的运算顺序输入所述数字电路，以对所述数字电路的能耗进行优化。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1、本发明提供的数字电路能耗优化方法，结合数字电路中的能耗主要来源于动态能耗，而动态能耗由数字电路的翻转率主导的特点，考虑到数字电路的翻转率与实际输入数据序列密切相关，根据输入数据序列的概率分布(即p1、p2…pn)估计数字电路的翻转率，作为判断数字电路的能耗大小的依据。通过分析数据序列的概率分布，能够对数字电路的能耗做出准确的估计，为优化数据序列的运算顺序提供了数据依据。
2、本发明提供的数字电路能耗优化方法，针对现有数字电路对输入数据序列采用不同的运算顺序存在不同的能量消耗，通过实时优化数据序列的运算顺序来降低数字电路的能耗。当数字电路满足f(p1,p2...pn)＝f(p2,p1…pn)＝…＝f(pn…p2,p1)时，优化运算顺序并不影响电路输出结果，此类电路如奇偶校验电路、多数判决电路、相与电路等。而数字电路对数据序列采用不同运算顺序会影响数字电路的翻转率，从而影响数字电路的能耗。因此，针对此类数字电路在不改变输出结果的情况下，采用最优的运算顺序使电路能耗降到更低。
附图说明
图1为本发明实施例提供的数字电路能耗优化方法流程图；
图2为本发明实施例提供的数字电路翻转率估计流程图；
图3为本发明实施例提供的数据序列调序流程图；
图4为本发明实施例提供数字电路能耗优化装置的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
由于输入数据序列与数字电路的能耗密切相关，对相同输入数据序列，采用不同运算顺序会导致不同的数字电路能耗。为了降低数字电路的能耗，探讨数字电路能耗与输入数据序列运算顺序之间的关系，需要设计不同运算顺序下数字电路翻转率估计的流程以及对数据序列进行调序的流程，最后将二者集成到统一的电路模块当中，对此，本发明实施例提供一种数字电路能耗优化方法，如图1所示，包括：
S1，确定所述数字电路按照不同顺序对输入的同一数据序列进行运算时的翻转率；
具体地，对数字电路输入数据序列不同运算顺序的翻转率进行估计。
步骤S1中对输入数据序列不同运算顺序时的数字电路进行翻转率估计，所述翻转率估计流程图如图2所示，p1、p2…pn分别为输入数据序列X1、X2…Xn中1的概率；对输入数据序列不同运算顺序时数字电路的翻转率进行估计，各估计值含义如下：f(p1,p2…pn)表示数字电路运算顺序为X1、X2…Xn时(此运算顺序为第1种运算顺序)的数字电路翻转率估计值；f(p2,p1…pn)表示数字电路运算顺序为X2、X1…Xn时(此运算顺序为第2种运算顺序)的数字电路翻转率估计值；f(pn…p2,p1)表示数字电路运算顺序为Xn、X2…X1时(此运算顺序为第n！种运算顺序)的数字电路翻转率估计值。
S2，将所述数据序列按照翻转率最小时的运算顺序输入所述数字电路，以对所述数字电路的能耗进行优化。
具体地，比较翻转率估计值，优化数据序列的运算顺序，使其满足数字电路总能耗最小的运算顺序。
如图3所示，将不同运算顺序下数字电路翻转率的估计值进行比较：
如果min(f(p1,p2…pn),f(p2,p1…pn),…,f(pn…p2,p1))＝f(p1,p2…pn)，则表明第1种运算顺序时的数字电路能耗最小，同时将输入数据序列优化为第1种运算顺序。
如果min(f(p1,p2…pn),f(p2,p1...pn),…,f(pn…p2,p1))＝f(p2,p1...pn)，则表明第2种运算顺序时的数字电路能耗最小，同时将输入数据序列优化为第2种运算顺序。
如果min(f(p1,p2...pn),f(p2,p1...pn),…,f(pn…p2,p1))＝f(pn...p2,p1)，则表明第n！种运算顺序时的数字电路能耗最小，同时将输入数据序列优化为第n！种运算顺序。
也即，本发明提供的方法包括：
1、统计输入数据序列的概率分布，根据数据序列的概率分布对不同运算顺序下的数字电路翻转率进行估计。
统计输入数据序列的概率分布，对输入数据序列X1、X2…Xn用电压比较器进行统计，得出数据序列X1、X2…Xn中1的概率分别为p1、p2…pn。
翻转率估计，根据输入数据序列的概率分布，结合数字电路的逻辑函数功能和不同数据序列之间的关联性进行分析估计得到当前输入下数字电路的翻转率估计值。
通过电压比较器对输入数据序列X1、X2…Xn进行统计，得出数据序列X1、X2…Xn中1的概率分别为p1、p2…pn。对输入数据序列不同运算顺序时数字电路的翻转率进行估计，各估计值含义如下：f(p1,p2…pn)表示数字电路运算顺序为X1、X2…Xn时(此运算顺序为第1种运算顺序)的数字电路翻转率估计值；f(p2,p1…pn)表示数字电路运算顺序为X2、X1…Xn时(此运算顺序为第2种运算顺序)的数字电路翻转率估计值；f(pn…p2,p1)表示数字电路运算顺序为Xn、X2…X1时(此运算顺序为第n！种运算顺序)的数字电路翻转率估计值。
以上功能可通过FPGA实现，输入信号包括时钟信号，复位信号，输入数据序列信号，输出信号包括控制信号。
2、根据数字电路翻转率估计值，将不同运算顺序下的数字电路翻转率进行比较，确定当前输入数据序列最优的运算顺序。
3、优化输入数据序列的运算顺序，使其满足最优运算顺序，从而降低数字电路的能耗。
本发明通过对数字电路输入数据序列不同运算顺序的能耗进行实时估计，在不改变电路输出结果的条件下，根据估计得到的不同运算顺序的能耗，采用了一种优化输入数据序列运算顺序的方法来降低数字电路的能源消耗。
也即，本发明实施例中的数字电路满足以下条件：在改变输入数据序列的运算顺序时，不影响电路的输出结果。
优选地，所述数字电路为奇偶校验电路、相与电路或多数判决电路。
优选地，所述数字电路的功耗与翻转率满足以下关系式：；
P＝aCV2f；
其中，a表示数字电路的翻转率，C表示负载电容，V表示数字电路的工作电压，f表示时钟频率。
具体来说，上式精确刻画了数字电路翻转率与功耗之间的关系，可以看到数字电路功耗与翻转率成正比关系，因此根据翻转率估计值可以准确估计数字电路的能耗，为优化数据序列的运算顺序提供了理论依据。
优选地，所述数字电路为三输入奇偶校验电路、数据序列在所述三输入奇偶校验电路中的运算顺序为X1，X2，X3、数字电路的翻转率a的计算公式如下：
其中，p1、p2、p3分别为数据数列X1，X2，X3为1的概率，
类似地，按照上述公式分别计算三输入数据序列在不同运算顺序下，数字电路的翻转率。
优选地，所述数字电路为三输入相与电路时，数据序列在所述三输入相与电路中的运算顺序为X1，X2，X3、数字电路的翻转率a的计算公式如下：
a＝2(1-p1p2)p1p2+2(1-p1p2p3)p1p2p3；
优选地，所述数字电路为三输入多数判决电路时，数据序列在所述三输入多数判决电路中的运算顺序为X1，X2，X3、数字电路的翻转率a的计算公式如下：
下面对本发明提供的数字电路能耗优化装置进行描述，下文描述的数字电路能耗优化装置与上文描述的数字电路能耗优化方法可相互对应参照。
本发明实施例提供一种数字电路能耗优化装置，包括：
第一处理模块，用于确定所述数字电路按照不同顺序对输入的同一数据序列进行运算时的翻转率；
第二处理模块，用于将所述数据序列按照翻转率最小时的运算顺序输入所述数字电路，以对所述数字电路的能耗进行优化。
具体地，如图4所示，通过设置数字电路的前置预处理模块(即数字电路能耗优化装置)，完成步骤S1和步骤S2。预处理模块包括判定电路(即第一处理模块)和调序电路(即第二处理模块)，判定电路完成步骤S1，调序电路完成步骤S2。
将步骤S1和步骤S2集成到预处理模块，有利于不同该方法在不同数字电路中的拓展。同时，判定电路将不同运算顺序下的数字电路翻转率估计值通过控制信号传输给调序电路，调序电路根据估计值完成对输入数据序列运算顺序的优化。
所述的预处理模块包含判定电路和调序电路两模块，判定电路完成不同运算顺序下数字电路的翻转率估计功能，调序电路完成将输入数据序列优化为最优运算顺序的功能。设定判定电路取每一路数据序列的前n位作为判定序列，对输入各路数据序列的概率分布进行统计，得到该路数据序列概率分布估计值，该路判定序列的概率分布估计值近似为该路数据序列的实际概率分布。通过数据序列的概率分布，估计不同运算顺序下数字电路的翻转率，将翻转率估计结果通过控制信号传输给调序电路。调序电路将翻转率估计结果进行比较，确定翻转率最小的运算顺序(即最优运算顺序)，并将数据序列的运算顺序优化为最优运算顺序，从而使数字电路的能耗下降。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种数字电路能耗优化方法，其特征在于，包括：
S1，确定所述数字电路按照不同顺序对输入的同一数据序列进行运算时的翻转率；
S2，将所述数据序列按照翻转率最小时的运算顺序输入所述数字电路，以对所述数字电路的能耗进行优化。
2.如权利要求1所述的方法，其特征在于，所述数字电路为奇偶校验电路、相与电路或多数判决电路。
3.如权利要求1或2所述的方法，其特征在于，所述数字电路的功耗与翻转率满足以下关系式：
P＝aCV2f；
其中，a表示数字电路的翻转率，C表示负载电容，V表示数字电路的工作电压，f表示时钟频率。
4.如权利要求2所述的方法，其特征在于，所述数字电路为三输入奇偶校验电路、数据序列的运算顺序为X1，X2，X3时，数字电路的翻转率a的计算公式如下：
其中，p1、p2、p3分别为数据数列X1，X2，X3为1的概率，
5.如权利要求2所述的方法，其特征在于，所述数字电路为三输入相与电路、数据序列的运算顺序为X1，X2，X3时，数字电路的翻转率a的计算公式如下：
a＝2(1-p1p2)p1p2+2(1-p1p2p3)p1p2p3；
其中，p1、p2、p3分别为数据数列X1，X2，X3为1的概率。
6.如权利要求2所述的方法，其特征在于，所述数字电路为三输入多数判决电路、数据序列的运算顺序为X1，X2，X3时，数字电路的翻转率a的计算公式如下：
其中，p1、p2、p3分别为数据数列X1，X2，X3为1的概率，
7.一种数字电路能耗优化装置，其特征在于，包括：
第一处理模块，用于确定所述数字电路按照不同顺序对输入的同一数据序列进行运算时的翻转率；
第二处理模块，用于将所述数据序列按照翻转率最小时的运算顺序输入所述数字电路，以对所述数字电路的能耗进行优化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210470972.1A CN114880976A (zh) | 2022-04-28 | 2022-04-28 | 一种数字电路能耗优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210470972.1A CN114880976A (zh) | 2022-04-28 | 2022-04-28 | 一种数字电路能耗优化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114880976A true CN114880976A (zh) | 2022-08-09 |
Family
ID=82673800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210470972.1A Pending CN114880976A (zh) | 2022-04-28 | 2022-04-28 | 一种数字电路能耗优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114880976A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117454813A (zh) * | 2023-12-22 | 2024-01-26 | 杭州行芯科技有限公司 | 电路的翻转概率信息计算方法、装置和计算机设备 |
-
2022
- 2022-04-28 CN CN202210470972.1A patent/CN114880976A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117454813A (zh) * | 2023-12-22 | 2024-01-26 | 杭州行芯科技有限公司 | 电路的翻转概率信息计算方法、装置和计算机设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2294770B1 (en) | Frequency responsive bus coding | |
| JP3817550B2 (ja) | 外部ｅａｒｌｙ／ｌａｔｅ入力端子を有するクロック・データ・リカバリ・システム | |
| US6535735B2 (en) | Critical path adaptive power control | |
| CN107070486A (zh) | 一种调整射频功率放大器的供电电压的方法及射频电路 | |
| US20200008144A1 (en) | Link speed control systems for power optimization | |
| KR20020018309A (ko) | 시피유 스케쥴링 방법 | |
| CN114880976A (zh) | 一种数字电路能耗优化方法 | |
| KR20120040819A (ko) | 디지털 시스템에서 동적 클럭 제어 장치 및 방법 | |
| CN101571744A (zh) | 应用于计算机系统中的功率控制装置以及功率控制方法 | |
| CN104219747B (zh) | 一种根据电量信息调整唤醒时间的方法、装置及终端 | |
| CN113055904B (zh) | 基站数据分析方法、装置和计算机可读存储介质 | |
| CN114598302B (zh) | 时钟占空比校准装置 | |
| CN101977426B (zh) | 一种降低gsm数字直放站的上行噪声的方法 | |
| US20040203477A1 (en) | Interface transceiver power management method and apparatus including controlled circuit complexity and power supply voltage | |
| WO2021046986A1 (zh) | 多位宽pe阵列计算位宽的选择方法及计算精度控制电路 | |
| US8203362B2 (en) | Adjustable finite impulse response transmitter | |
| CN101635583B (zh) | 一种窄带高速跳频系统的抗相偏解调方法 | |
| CN116233984A (zh) | 一种基站的节能控制方法、装置、电子设备及存储介质 | |
| CN114337883B (zh) | 协方差矩阵Cholesky分解的CNN协作频谱感知方法及系统 | |
| WO2022143397A1 (zh) | 射频系统、射频系统的供电方法以及电子设备 | |
| US9996138B2 (en) | Electronic system and related clock managing method | |
| CN103281283A (zh) | 一种基于编码正交频分复用的自动增益控制方法 | |
| CN205179007U (zh) | 减小芯片输入端口所需建立保持时间的电路 | |
| CN113872593A (zh) | 一种时钟数据恢复电路、处理芯片和显示设备 | |
| CN101795166B (zh) | 一种时钟去抖方法、装置及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20221109 Address after: 430074 Hubei Province, Wuhan city Hongshan District Luoyu Road No. 1037 Applicant after: HUAZHONG University OF SCIENCE AND TECHNOLOGY Applicant after: HUAZHONG University OF SCIENCE AND TECHNOLOGY RESEARCH INSTITUTE SHENZHEN Address before: 430074 Hubei Province, Wuhan city Hongshan District Luoyu Road No. 1037 Applicant before: HUAZHONG University OF SCIENCE AND TECHNOLOGY |
|
| TA01 | Transfer of patent application right |