CN114843259A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114843259A
CN114843259A CN202111663842.1A CN202111663842A CN114843259A CN 114843259 A CN114843259 A CN 114843259A CN 202111663842 A CN202111663842 A CN 202111663842A CN 114843259 A CN114843259 A CN 114843259A
Authority
CN
China
Prior art keywords
wiring
potential
reset
pad
level shifter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111663842.1A
Other languages
English (en)
Inventor
上西显宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114843259A publication Critical patent/CN114843259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Abstract

提供一种半导体装置，能够防止由负电压噪声引起的栅极驱动电路的误动作。半导体装置具备：焊盘(2)；控制电路(5)；多个高电位侧电路区域(10u、10v、10w)，多个高电位侧电路区域到焊盘的距离互不相同，且分别具有栅极驱动电路(6u、6v、6w)、置位侧电平移位器(71、73、75)、复位侧电平移位器(72、74、76)及环状布线(8u、8v、8w)；置位侧布线(21)，其将焊盘与置位侧电平移位器电连接；以及复位侧布线(22)，其将焊盘与复位侧电平移位器电连接，其中，位于距焊盘近的一侧的环状布线(8v、8w)经由位于距焊盘远的一侧的环状布线(8u)来与置位侧布线及复位侧布线电连接。

Description

半导体装置
技术领域
本发明涉及一种高耐压集成电路装置(HVIC)等半导体装置。
背景技术
以往，对于构成电力变换用桥电路的绝缘栅型双极晶体管(IGBT)等半导体功率开关元件的栅极驱动，使用变压器、光电耦合器以进行电绝缘。但是，近年，主要是在小容量的用途中使用不进行电绝缘的高耐压集成电路装置(下面称作“HVIC”)以实现低成本化(参照专利文献1和非专利文献1)。
HVIC具备驱动半导体功率开关元件的栅极的栅极驱动电路、控制栅极驱动电路的控制电路、以及在控制电路与栅极驱动电路之间进行信号传递的电平移位器。控制电路以接地电位(GND电位)为基准进行动作。栅极驱动电路以是浮动电位的VS电位为基准进行动作。栅极驱动电路和控制电路通过高耐压结终端区(HVJT)彼此隔离。高耐压结终端区由以栅极驱动电路侧(VS端子侧)为阴极、以控制电路侧(GND端子侧)为阳极的高耐压二极管构成。
电平移位器例如由高耐压n沟道MOSFET构成。内置有置位侧电平移位器和复位侧电平移位器这2个电平移位器，电平移位器被设置为与高耐压结终端区一体化。置位侧电平移位器及复位侧电平移位器的源极通过置位侧布线及复位侧布线这2条布线来与GND焊盘连接。
现有技术文献
专利文献
专利文献1：日本专利第3214818号说明书
非专利文献
非专利文献1：Proc.of The 11th Int.Symp.on Power Semiconductor Devicesand ICs IEEE and IEEJ 1999年pp.333-336
发明内容
发明要解决的问题
在专利文献1和非专利文献1所记载的HVIC中，伴随半导体功率开关元件的开关动作，在HVIC的VS端子发生被称作-Vs噪声的负电压噪声。基于安装上或控制电路的布局上的原因，GND焊盘不一定配置在相对于置位侧电平移位器和复位侧电平移位器而言对称的位置，置位侧电平移位器的源极与GND焊盘之间的布线电阻同复位侧电平移位器的源极与GND焊盘之间的布线电阻产生差异。由于该差异，有时在发生负电压噪声时仅置位侧电平移位器和复位侧电平移位器中的任一方误触发，由此栅极驱动电路的输出发生误反转。
鉴于上述问题，本发明的目的在于提供一种能够防止由负电压噪声引起的栅极驱动电路的误动作的半导体装置。
用于解决问题的方案
本发明的一个方式的宗旨在于是一种半导体装置，该半导体装置具备：(a)焊盘；(b)控制电路，其将施加于焊盘的第一电位作为基准电位；(c)多个高电位侧电路区域，所述多个高电位侧电路区域到焊盘的距离互不相同，所述多个高电位侧电路区域分别具有栅极驱动电路、置位侧电平移位器以及复位侧电平移位器，所述栅极驱动电路将是浮动电位的第二电位作为基准电位，所述置位侧电平移位器将以第一电位为基准电位的置位信号变换为以第二电位为基准的置位信号，所述复位侧电平移位器将以第一电位为基准电位的复位信号变换为以第二电位为基准的复位信号；(d)置位侧布线，其将焊盘与距焊盘最远的高电位侧电路区域的置位侧电平移位器电连接；以及(e)复位侧布线，其将焊盘与距焊盘最远的高电位侧电路区域的复位侧电平移位器电连接，其中，位于相比于距焊盘最远的高电位侧电路区域而言距焊盘近的一侧的高电位侧电路区域的置位侧电平移位器经由置位侧布线来与焊盘电连接，位于相比于距焊盘最远的高电位侧电路区域而言距焊盘近的一侧的高电位侧电路区域的复位侧电平移位器经由复位侧布线来与焊盘电连接。
本发明的其它方式的宗旨在于是一种半导体装置，该半导体装置具备：(a)焊盘；(b)控制电路，其将施加于焊盘的第一电位作为基准电位；(c)多个高电位侧电路区域，所述多个高电位侧电路区域到焊盘的距离互不相同，所述多个高电位侧电路区域分别具有栅极驱动电路、置位侧电平移位器、复位侧电平移位器以及环状布线，所述栅极驱动电路将是浮动电位的第二电位作为基准电位，所述置位侧电平移位器将以第一电位为基准电位的置位信号变换为以第二电位为基准的置位信号，所述复位侧电平移位器将以第一电位为基准电位的复位信号变换为以第二电位为基准的复位信号，所述环状布线与置位侧电平移位器及复位侧电平移位器连接；(d)置位侧布线，其将焊盘与多个高电位侧电路区域的各个高电位侧电路区域的置位侧电平移位器电连接；以及(e)复位侧布线，其将焊盘与多个高电位侧电路区域的各个高电位侧电路区域的复位侧电平移位器电连接，其中，位于距焊盘近的一侧的高电位侧电路区域的环状布线经由位于距焊盘远的一侧的高电位侧电路区域的环状布线来与置位侧布线及复位侧布线电连接。
发明的效果
根据本发明，能够提供一种能够防止由负电压噪声引起的栅极驱动电路的误动作的半导体装置。
附图说明
图1是本发明的实施方式所涉及的半导体装置的俯视图。
图2是本发明的实施方式所涉及的半导体装置的省略了一部分的俯视图。
图3是从图1的A-A方向观察到的截面图。
图4是从图1的B-B方向观察到的截面图。
图5是本发明的实施方式所涉及的半导体装置的电路图。
图6是表示电平移位器的状态与栅极驱动输出之间的关系的表。
图7是比较例所涉及的半导体装置的俯视图。
图8是比较例所涉及的半导体装置的电路图。
图9是表示在比较例所涉及的半导体装置的U相发生了-Vs噪声时的噪声电流的路径的俯视图。
图10是表示在比较例所涉及的半导体装置的U相发生了-Vs噪声时的噪声电流的路径的电路图。
图11是表示在比较例所涉及的半导体装置的U相发生了-Vs噪声时的噪声电流的图表。
图12是表示在比较例所涉及的半导体装置的U相发生了-Vs噪声时在W相的电平移位器产生的栅极-源极间电压的图表。
图13是比较例所涉及的半导体装置的其它俯视图。
图14是比较例所涉及的半导体装置的又一其它俯视图。
图15是表示在本发明的实施方式所涉及的半导体装置的U相发生了-Vs噪声时的噪声电流的路径的俯视图。
图16是表示在本发明的实施方式所涉及的半导体装置的W相发生了-Vs噪声时的噪声电流的路径的俯视图。
图17是表示在本发明的实施方式所涉及的半导体装置的W相发生了-Vs噪声时的噪声电流的路径的电路图。
图18是表示在本发明的实施方式所涉及的半导体装置的W相发生了-Vs噪声时的噪声电流的图表。
图19是表示在本发明的实施方式所涉及的半导体装置的W相发生了-Vs噪声时在U相的电平移位器产生的栅极-源极间电压的图表。
图20是表示本发明的实施方式和比较例所涉及的半导体装置的GND布线电阻的表。
图21是本发明的实施方式的第一变形例所涉及的半导体装置的俯视图。
图22是本发明的实施方式的第二变形例所涉及的半导体装置的俯视图。
图23是本发明的实施方式的第三变形例所涉及的半导体装置的俯视图。
图24是本发明的实施方式的第四变形例所涉及的半导体装置的俯视图。
图25是本发明的实施方式的第五变形例所涉及的半导体装置的俯视图。
图26是本发明的实施方式的第六变形例所涉及的半导体装置的俯视图。
具体实施方式
下面，参照附图来说明本发明的实施方式及其变形例。在附图的记载中，对相同或者类似的部分标注相同或者类似的附图标记，并省略重复的说明。其中，附图是示意性的，厚度与平面尺寸之间的关系、各层的厚度的比率等有时与实际情况不同。另外，附图彼此之间也可能包括尺寸的关系、比率不同的部分。另外，下面所示的实施方式用于例示用于将本发明的技术思想具体化的装置、方法，本发明的技术思想并不将结构部件的材质、形状、构造、配置等特定为下述的材质、形状、构造、配置等。
在本说明书中，“载体供给区”是指场效应晶体管(FET)和静电感应晶体管(SIT)的源极区、绝缘栅型双极晶体管(IGBT)的发射极区等供给构成主电流的多数载流子的半导体区。另外，在静电感应(SI)晶闸管和栅极关断(GTO)晶闸管中，阳极区为载体供给区。另外，“载体接收区”是指FET和SIT的漏极区、IGBT的集电极区等接收构成主电流的多数载流子的半导体区。在SI晶闸管和GTO晶闸管中，阴极区作为载体接收区发挥功能。另外，“控制电极”是指FET、SIT、IGBT、SI晶闸管、GTO晶闸管的栅极电极，具有控制流过上述载体供给区与载体接收区之间的主电流的流通的功能。
另外，下面的说明中的上下等方向的定义只是便于说明的定义，并不用于限定本发明的技术思想。例如，如果将对象旋转90°后进行观察，则上下的叫法变成左右，如果将对象旋转180°后进行观察，则上下的叫法的关系会反过来，这是理所当然的。
另外，在下面的说明中，例示性地说明第一导电型为p型、第二导电型为n型的情况。但是，也可以将导电型选择为相反的关系，使第一导电型为n型，使第二导电型为p型。另外，附记于“n”、“p”的“+”、“-”分别表示是杂质浓度相比于未附记“+”和“-”的半导体区的杂质浓度相对高或者相对低的半导体区。但是，即使是标注了相同的“n”和“n”的半导体区，也并不意味着各个半导体区的杂质浓度严格相同。并且，在下面的说明中，即使没有特别明示的限定，施加了“第一导电型”和“第二导电型”的限定的构件和区也是指由半导体材料构成的构件和区。
(实施方式)
＜半导体装置的结构＞
作为本发明的实施方式所涉及的半导体装置，说明驱动3相逆变器的HVIC。如图1所示，本发明的实施方式所涉及的半导体装置在同一半导体基板(半导体芯片)1上具备作为低电位侧电路区域的控制电路5以及U相、V相、W相这样的多相(3相)的高电位侧电路区域10u、10v、10w。作为半导体基板1，例如能够使用硅(Si)基板。
U相、V相、W相的高电位侧电路区域10u、10v、10w沿图1的上下方向设置为一列。U相的高电位侧电路区域10u具备栅极驱动电路6u、设置于栅极驱动电路6u的周围的环状的高耐压结终端区(HVJT)9u以及设置于HVJT 9u的周围的环状的布线(环状布线)8u。栅极驱动电路6u以是浮动电位的VS电位为基准进行动作。环状布线8u是将与置位侧电平移位器71电连接的第一布线8u1以及与复位侧电平移位器72电连接的第二布线8u2以包围栅极驱动电路6u的方式彼此连接而构成的。
并且，U相的高电位侧电路区域10u具备以与HVJT 9u一体化的方式设置于栅极驱动电路6u的周围的置位信号传递用的电平移位器(置位侧电平移位器)71和复位信号传递用的电平移位器(复位侧电平移位器)72。使用置位侧电平移位器71和复位侧电平移位器72这两个电平移位器，来以置位信号和复位信号的2输入方式进行信号传递。置位侧电平移位器71和复位侧电平移位器72例如由高耐压n沟道MOSFET构成。置位侧电平移位器71的载体供给区(源极区)71s及复位侧电平移位器72的源极区72s与环状布线8u连接。置位侧电平移位器71的载体接收区(漏极区)71d及复位侧电平移位器72的漏极区72d与栅极驱动电路6u连接。
V相的高电位侧电路区域10v具备栅极驱动电路6v、设置于栅极驱动电路6v的周围的环状的HVJT 9v以及设置于HVJT 9v的周围的环状的布线(环状布线)8v。栅极驱动电路6v以是浮动电位的VS电位为基准进行动作。环状布线8v是将与置位侧电平移位器73电连接的第一布线8v1及与复位侧电平移位器74电连接的第二布线8v2以包围栅极驱动电路6v的方式彼此连接而构成的。
并且，V相的高电位侧电路区域10v具备以与HVJT 9v一体化的方式设置于栅极驱动电路6v的周围的置位侧电平移位器73和复位侧电平移位器74。置位侧电平移位器73和复位侧电平移位器74例如由高耐压n沟道MOSFET构成。置位侧电平移位器73的源极区73s及复位侧电平移位器74的源极区74s与环状布线8v连接。置位侧电平移位器73的漏极区73d及复位侧电平移位器74的漏极区74d与栅极驱动电路6v连接。
W相的高电位侧电路区域10w具备栅极驱动电路6w、设置于栅极驱动电路6w的周围的环状的HVJT 9w以及设置于HVJT 9w的周围的环状的布线(环状布线)8w。栅极驱动电路6w以是浮动电位的VS电位为基准进行动作。环状布线8w是将与置位侧电平移位器75电连接的第一布线8w1及与复位侧电平移位器76电连接的第二布线8w2以包围栅极驱动电路6w的方式彼此连接而构成的。
并且，W相的高电位侧电路区域10w具备以与HVJT 9w一体化的方式设置于栅极驱动电路6w的周围的置位侧电平移位器75和复位侧电平移位器76。置位侧电平移位器75和复位侧电平移位器76例如由高耐压n沟道MOSFET构成。置位侧电平移位器75的源极区75s及复位侧电平移位器76的源极区76s与环状布线8w连接。置位侧电平移位器75的漏极区75d及复位侧电平移位器76的漏极区76d与栅极驱动电路6w连接。
控制电路5配置于作为U相、V相、W相的高电位侧电路区域10u、10v、10w的排列的端部的W相的高电位侧电路区域10w侧。控制电路5配置于距U相、V相、W相的高电位侧电路区域10u、10v、10w中的W相的高电位侧电路区域10w最近且距U相的高电位侧电路区域10u最远的位置。控制电路5将接地电位(GND电位)作为基准进行动作，控制U相、V相、W相的高电位侧电路区域10u、10v、10w。
在控制电路5的周围配置有焊盘(GND焊盘)2、焊盘(HIN焊盘)3u、3v、3w以及焊盘(VCC焊盘)4，焊盘2被施加作为控制电路5的基准电位的GND电位，焊盘3u、3v、3w被输入向控制电路5输入的输入信号HIN(U)、HIN(V)、HIN(W)，焊盘4与控制电路5的电源电连接，被施加作为控制电路5的电源电位的VCC电位。
GND焊盘2配置于距U相、V相、W相的高电位侧电路区域10u、10v、10w中的W相的高电位侧电路区域10w最近且距U相的高电位侧电路区域10u最远的位置。GND焊盘2位于半导体基板1的平面图案的右下的角部。GND焊盘2经由布线20来与控制电路5连接。GND焊盘2与置位侧布线21的一端及复位侧布线22的一端连接。置位侧布线21和复位侧布线22配置于比环状布线8u、8v、8w靠上层的位置。置位侧布线21具有直线形状的图案，被配置为沿半导体基板1的右边延伸。置位侧布线21的另一端经由接触孔24来与比置位侧布线21靠下层的环状布线8u电连接。
另一方面，复位侧布线22具有L字形状的图案，具有沿半导体基板1的下边延伸的部分和沿半导体基板1的左边延伸的部分。复位侧布线22的另一端经由接触孔23来与比复位侧布线22靠下层的环状布线8u电连接。由于GND焊盘2位于半导体基板1的平面图案的右下的角部，因此复位侧布线22的长度比置位侧布线21的长度长。
U相的置位侧电平移位器71的源极区71s经由环状布线8u及置位侧布线21来与GND焊盘2电连接。U相的复位侧电平移位器72的源极区72s经由环状布线8u及复位侧布线22来与GND焊盘2电连接。即，置位侧布线21将GND焊盘2与距GND焊盘2最远的高电位侧电路区域10u的置位侧电平移位器71电连接。复位侧布线22将GND焊盘2与距GND焊盘2最远的高电位侧电路区域10u的复位侧电平移位器72电连接。
在比环状布线8u和环状布线8v靠上层的位置以同U相的环状布线8u与V相的环状布线8v之间的区域重叠的方式配置有连接布线81。连接布线81例如与置位侧布线21及复位侧布线22配置于同一布线层。环状布线8u经由接触孔82来与连接布线81电连接。环状布线8v经由接触孔83来与连接布线81电连接。连接布线81是将第一连接布线81a与第二连接布线81b连接来构成的，第一连接布线81a将U相、V相的高电位侧电路区域10u、10v的第一布线8u1、8v1电连接，第二连接布线81b将U相、V相的高电位侧电路区域10u、10v的第二布线8u2、8v2电连接。
V相的置位侧电平移位器73的源极区73s经由环状布线8v、连接布线81、环状布线8u以及置位侧布线21来与GND焊盘2电连接。V相的复位侧电平移位器74的源极区74s经由环状布线8v、连接布线81、环状布线8u以及复位侧布线22来与GND焊盘2电连接。
在比环状布线8v和环状布线8w靠上层的位置以同V相的环状布线8v与W相的环状布线8w之间的区域重叠的方式配置有连接布线84。连接布线84例如与连接布线81、置位侧布线21以及复位侧布线22配置在同一布线层。环状布线8v经由接触孔85来与连接布线84电连接。环状布线8w经由接触孔86来与连接布线84电连接。连接布线84是将第一连接布线84a与第二连接布线84b连接来构成的，第一连接布线84a将V相、W相的高电位侧电路区域10v、10w的第一布线8v1、8w1电连接，第二连接布线84b将U相、V相的高电位侧电路区域10v、10w的第二布线8v2、8w2电连接。
W相的置位侧电平移位器75的源极区75s经由环状布线8w、连接布线84、环状布线8v、连接布线81、环状布线8u以及置位侧布线21来与GND焊盘2电连接。W相的复位侧电平移位器76的源极区76s经由环状布线8w、连接布线84、环状布线8v、连接布线81、环状布线8u以及复位侧布线22来与GND焊盘2电连接。
即，在本发明的实施方式所涉及的半导体装置中，距GND焊盘2相对近的W相的环状布线8w经由距GND焊盘2相对远的U相的环状布线8u和V相的环状布线8v来与GND焊盘2电连接。另外，距GND焊盘2相对近的V相的环状布线8v经由距GND焊盘2相对远的U相的环状布线8u来与GND焊盘2电连接。而且，位于相比于距GND焊盘2最远的高电位侧电路区域10u而言距GND焊盘2近的一侧的高电位侧电路区域10v、10w的置位侧电平移位器73、75经由置位侧布线21来与GND焊盘2电连接。另外，位于相比于距GND焊盘2最远的高电位侧电路区域10u而言距GND焊盘2近的一侧的高电位侧电路区域10v、10w的复位侧电平移位器74、76经由复位侧布线22来与GND焊盘2电连接。
图2示出省略了图1中示出的上层侧的置位侧布线21、复位侧布线22、连接布线81、连接布线84并还省略了接触孔23、24、82、83、85、86的平面布局。VCC焊盘4与VCC布线41的一端连接。VCC布线41配置于比图1中示出的置位侧布线21、复位侧布线22、连接布线81、连接布线84靠下层的位置。VCC布线41具有L字形状的平面图案，被配置为沿半导体基板1的左边延伸。
从VCC布线41分支出3条VCC布线42、43、44。VCC布线42被配置为在U相的环状布线8u与V相的环状布线8v之间延伸。VCC布线43被配置为在V相的环状布线8v与W相的环状布线8w之间延伸。VCC布线44被配置为在W相的环状布线8w与控制电路5之间延伸。在图2中省略图示，但是在半导体基板1的处于VCC布线42～44正下方的位置设置有n型半导体区，该n型半导体区与VCC布线连接，被固定为VCC电位。通过该n型半导体区，能够防止在发生负电压噪声时在邻接的相的高电位侧电路区域10u、10v、10w或控制电路5流过导致损坏、误动作的噪声电流。此外，也可以是没有VCC布线41～44的结构。
图3示出从图1的包括复位侧电平移位器72的A-A方向观察到的截面。如图3所示，本发明的实施方式所涉及的半导体装置具备设置在p型的半导体基板1的上部的n型阱区11。在n型阱区11设置有p型结隔离区(狭缝区)13。p型结隔离区13具有贯通n型阱区11而到达p型半导体基板1的深度，将n型阱区11结隔离。在比p型结隔离区13靠内侧的n型阱区11的上部设置有n+型拾取区16。在n+型拾取区16上设置有与作为栅极驱动电路6u的高电位侧电源端子的VB端子连接的拾取电极112。
以与n型阱区11相接的方式设置有杂质浓度比n型阱区11的杂质浓度低的n-型耐压区12。并且，以与n-型耐压区12相接的方式设置有p型基极区14。在p型基极区14的上部，呈环状地设置有杂质浓度比p型基极区14的杂质浓度高的p+型接触区17。在n型阱区11、n-型耐压区12以及p型基极区14上设置有绝缘膜101、102、103。如图3中示意性地所示那样，由n-型耐压区12与p型基极区14的pn结形成高耐压二极管D1，由该高耐压二极管D1构成图1中示出的HVJT 9u。
复位侧电平移位器72将n-型耐压区12用作漂移区，复位侧电平移位器72是高耐压n沟道MOSFET。复位侧电平移位器72在p型基极区14的上部具有与p+型接触区17邻接地设置的n+型源极区72s。在p+型接触区17和n+型源极区72s上设置有与p+型接触区17及n+型源极区72s相接的作为源极电极的环状布线8u。环状布线8u经由接触孔23来与复位侧布线22连接。
复位侧电平移位器72具有设置于n型阱区11的上部的n+型漏极区72d。在n+型漏极区72d上设置有与n+型漏极区72d相接的漏极电极104。在p型基极区14的处于作为源极电极的环状布线8u与漏极电极104之间的部分上，隔着栅极绝缘膜设置有栅极电极111。
在n型阱区11上，隔着绝缘膜101设置有由多晶硅等构成的电平移位电阻113。在电平移位电阻113的上表面侧的两端设置有第一电极114和第二电极115。在图3中，为方便起见，用实线表示拾取电极112与第一电极114的电连接，但是也可以形成为与拾取电极112及第一电极114同层的布线层并与拾取电极112及第一电极114连接，或者形成为与拾取电极112及第一电极114不同层的布线层并经由通孔来与拾取电极112及第一电极114连接。另外，在图3中，为方便起见，用实线表示漏极电极104与第二电极115的电连接，但是也可以形成为与漏极电极104及第二电极115同层的布线层并与漏极电极104及第二电极115连接，或者形成为与漏极电极104及第二电极115不同层的布线层并经由通孔来与漏极电极104及第二电极115连接。拾取电极112经由电平移位电阻113来与复位侧电平移位器72的漏极区72d电连接。图1中示出的置位侧电平移位器71、73、75及复位侧电平移位器74、76的构造与图3中示出的复位侧电平移位器72的构造同样。
图4示出从图1的包括连接布线81的B-B方向观察到的截面。如图4的右侧所示，高电位侧电路区域10u具备设置于p型的半导体基板1的上部的n型阱区11。在n型阱区11的上部设置有n+型拾取区15。在n+型拾取区15上设置有与作为栅极驱动电路6u的高电位侧电源端子的VB端子连接的拾取电极116。
以与n型阱区11相接的方式设置有杂质浓度比n型阱区11的杂质浓度低的n-型耐压区12。并且，以与n-型耐压区12相接的方式设置有p型基极区14。在p型基极区14的上部，呈环状地设置有杂质浓度比p型基极区14的杂质浓度高的p+型接触区17。在p+型接触区17上设置有与p+型接触区17相接的环状布线8u。
如图4的左侧所示，高电位侧电路区域10v具备设置于p型的半导体基板1的上部的n型阱区11a。在n型阱区11a的上部设置有n+型拾取区15a。在n+型拾取区15a上设置有与作为栅极驱动电路6v的高电位侧电源端子的VB端子连接的拾取电极117。
以与n型阱区11a相接的方式设置有杂质浓度比n型阱区11a的杂质浓度低的n-型耐压区12a。并且，以与n-型耐压区12a相接的方式设置有p型基极区14a。在p型基极区14a的上部，呈环状地设置有杂质浓度比p型基极区14a的杂质浓度高的p+型接触区17a。在p+型接触区17a上设置有与p+型接触区17a相接的环状布线8v。
如图4的中央所示，在p型的半导体基板1的上部且在n型阱区11、11a之间设置有n型半导体区18。在n型半导体区18的上部设置有杂质浓度比n型半导体区18的杂质浓度高的n+型接触区19。在n+型接触区19上设置有与n+型接触区19相接的VCC布线42。n型半导体区18经由VCC布线42被固定为VCC电位。在VCC布线42上，隔着绝缘膜103设置有连接布线81。连接布线81的一端经由接触孔82来与环状布线8u连接，连接布线81的另一端经由接触孔83来与环状布线8v连接。图1中示出的连接布线84的周围的构造与图4中示出的连接布线81的周围的构造同样。
图5表示本发明的实施方式所涉及的半导体装置的等效电路。U相的置位侧电平移位器71及复位侧电平移位器72的栅极与控制电路5连接。置位侧电平移位器71的漏极与电平移位电阻r1及栅极驱动电路6u连接。置位侧电平移位器71的源极经由布线电阻Rsetu来与GND焊盘2连接。复位侧电平移位器72的漏极与电平移位电阻r2及栅极驱动电路6u连接。复位侧电平移位器72的源极经由布线电阻Rrstu来与GND焊盘2连接。电平移位电阻r1、r2与电源61的高电位(VB电位)侧连接。栅极驱动电路6u与电源61的高电位(VB电位)侧及低电位(VS电位)侧连接。
V相的置位侧电平移位器73及复位侧电平移位器74的栅极与控制电路5连接。置位侧电平移位器73的漏极与电平移位电阻r3及栅极驱动电路6v连接。置位侧电平移位器73的源极经由布线电阻Rsetuv、Rsetu来与GND焊盘2连接。复位侧电平移位器74的漏极与电平移位电阻r4及栅极驱动电路6v连接。复位侧电平移位器74的源极经由布线电阻Rrstuv、Rrstu来与GND焊盘2连接。电平移位电阻r3、r4与电源62的高电位(VB电位)侧连接。栅极驱动电路6v与电源62的高电位(VB电位)侧及低电位(VS电位)侧连接。
W相的置位侧电平移位器75及复位侧电平移位器76的栅极与控制电路5连接。置位侧电平移位器75的漏极与电平移位电阻r5及栅极驱动电路6w连接。置位侧电平移位器75的源极经由布线电阻Rsetvw、Rsetuv、Rsetu来与GND焊盘2连接。复位侧电平移位器76的漏极与电平移位电阻r6及栅极驱动电路6w连接。复位侧电平移位器76的源极经由布线电阻Rrstvw、Rrstuv、Rrstu来与GND焊盘2连接。电平移位电阻r5、r6与电源63的高电位(VB电位)侧连接。栅极驱动电路6w与电源63的高电位(VB电位)侧及低电位(VS电位)侧连接。
接着，参照图5来着眼于U相对本发明的实施方式所涉及的半导体装置的开关动作的一例进行说明。在向控制电路5输入的输入信号HIN(U)从低(L)电平变化为高(H)电平时，控制电路5将置位侧电平移位器71开通固定时间，将以GND电位为基准的置位信号SET传递到置位侧电平移位器71。置位侧电平移位器71将来自控制电路5的以GND电位为基准的置位信号SET变换为以是浮动电位的VS电位为基准的置位信号SET后传递到栅极驱动电路6u。栅极驱动电路6u根据来自置位侧电平移位器71的以VS电位为基准的置位信号SET，来使栅极驱动电路6u的输出HO(U)从L电平变化为H电平。通过栅极驱动电路6u的输出HO(U)来驱动IGBT等半导体功率开关元件的栅极。该半导体功率开关元件是串联连接在3相逆变器的电源与地之间的2个元件中的配置于高电位侧的元件。
另一方面，当向控制电路5输入的输入信号HIN(U)从H电平变化为L电平时，控制电路5将复位侧电平移位器72开通固定时间，将以GND电位为基准的复位信号RST传递到复位侧电平移位器72。复位侧电平移位器72将来自控制电路5的以GND电位为基准的复位信号RST变换为以VS电位为基准的复位信号RST后传递到栅极驱动电路6u。栅极驱动电路6u根据来自复位侧电平移位器72的以VS电位为基准的复位信号RST，来使栅极驱动电路6u的输出HO(U)从H电平变化为L电平。V相、W相的开关动作均与U相的开关动作是同样的。
图6表示置位侧电平移位器71、73、75及复位侧电平移位器72、74、76的状态与栅极驱动电路6u、6v、6w的输出之间的关系。状态A是置位侧电平移位器71、73、75及复位侧电平移位器72、74、76均断开的情况，栅极驱动电路6u、6v、6w的输出不变。状态B是置位侧电平移位器71、73、75断开且复位侧电平移位器72、74、76接通的情况，栅极驱动电路6u、6v、6w关断。状态C是置位侧电平移位器71、73、75接通且复位侧电平移位器72、74、76断开的情况，栅极驱动电路6u、6v、6w开通。状态D是置位侧电平移位器71、73、75及复位侧电平移位器72、74、76均接通的情况，栅极驱动电路6u、6v、6w的输出不变。
＜比较例＞
接着，说明比较例所涉及的半导体装置。比较例所涉及的半导体装置与图1所示的本发明的实施方式所涉及的半导体装置的不同点在于，如图7所示，置位侧布线21经由接触孔122、124来与环状布线8v、8w连接，复位侧布线22经由接触孔121、123来与环状布线8v、8w连接。与图1所示的本发明的实施方式所涉及的半导体装置的不同点还在于，不具有用于将环状布线8u、8v、8w彼此连接的连接布线81、84。
图8表示比较例所涉及的半导体装置的等效电路。在比较例所涉及的半导体装置中，W相的置位侧电平移位器75的源极经由布线电阻Rsetw来与GND焊盘2连接。W相的复位侧电平移位器76的源极经由布线电阻Rrstw来与GND焊盘2连接。如图7所示，置位侧布线21的从GND焊盘2到与W相的置位侧电平移位器75连接为止的长度以及复位侧布线22的从GND焊盘2到与复位侧电平移位器76连接为止的长度互不相同，因此图8所示的布线电阻Rsetw、Rrstw的差异大。
V相的置位侧电平移位器73的源极经由布线电阻Rsetw、Rsetvw来与GND焊盘2连接。V相的复位侧电平移位器74的源极经由布线电阻Rrstw、Rrstvw来与GND焊盘2连接。U相的置位侧电平移位器71的源极经由布线电阻Rsetw、Rsetvw、Rsetuv来与GND焊盘2连接。U相的复位侧电平移位器72的源极经由布线电阻Rrstw、Rrstvw、Rrstuv来与GND焊盘2连接。
在比较例所涉及的半导体装置中，伴随半导体功率开关元件的开关动作，在各相的VS端子发生被称作-Vs噪声的负电压的噪声。例如图9和图10所示，当在U相发生-Vs噪声时，构成U相的HVJT 9u的高耐压二极管成为正向偏置状态，从GND焊盘2向Vs端子流过噪声电流。在图9和图10中，用带箭头的虚线表示噪声电流。如图9所示，噪声电流流过置位侧布线21、复位侧布线22、环状布线8u、8v、8w，由于置位侧布线21、复位侧布线22、环状布线8u、8v、8w具有布线电阻R0～R12，因此在置位侧布线21、复位侧布线22、环状布线8u、8v、8w处发生压降。由于置位侧布线21、复位侧布线22、环状布线8u、8v、8w处的压降，V相的置位侧电平移位器73及复位侧电平移位器74的源极电位、W相的置位侧电平移位器75及复位侧电平移位器76的源极电位相比于GND焊盘2的电位降低。
例如，在将噪声电流设为Is、将从GND焊盘2到W相的置位侧电平移位器75的源极的布线电阻设为Rsetw、将从GND焊盘2到W相的复位侧电平移位器76的源极的布线电阻设为Rrstw的情况下，在W相的置位侧电平移位器75的源极处发生Is×Rsetw的压降，在复位侧电平移位器76的源极处发生Is×Rrstw的压降。布线电阻Rsetw、Rrstw是图9中示出的布线电阻R0～R12的合成电阻，主要由布线电阻R0～R4的电阻值决定。
另一方面，除在W相的置位侧电平移位器75及复位侧电平移位器76驱动时以外，置位侧电平移位器75及复位侧电平移位器76的栅极电位是GND电位。因此，由于W相的置位侧电平移位器75及复位侧电平移位器76的源极电位的下降，置位侧电平移位器75及复位侧电平移位器76的栅极-源极间被施加正的电压。在该电压超过置位侧电平移位器75和复位侧电平移位器76的阈值电压的情况下，发生置位侧电平移位器75和复位侧电平移位器76的非意图的开通。
为了防止置位侧电平移位器71、73、75以及复位侧电平移位器72、74、76的这样的误动作，如图6的状态A、D所示，栅极驱动电路6u、6v、6w构成为在被同时输入置位信号和复位信号的情况下不改变输出。因此，如果置位侧电平移位器71、73、75与GND焊盘2之间的布线电阻同复位侧电平移位器72、74、76与GND焊盘2之间的布线电阻相同，则-Vs噪声导致置位侧电平移位器71、73、75以及复位侧电平移位器72、74、76同时误触发，因此如图6中示出的状态D所示，栅极驱动电路6u、6v、6w的输出不变化。
但是，在比较例所涉及的半导体装置中，置位侧电平移位器71、73、75与GND焊盘2之间的布线电阻同复位侧电平移位器72、74、76与GND焊盘2之间的布线电阻产生差异。如图9所示，复位侧布线22的布线电阻比置位侧布线21的布线电阻大与布线电阻R0相应的量。例如当设为R0＝0.86Ω、R1＝R2＝0.71Ω、R3＝R4＝R7＝R8＝R11＝R12＝0.47Ω、R5＝R6＝R9＝R10＝0.34Ω时，从GND焊盘2到W相的置位侧电平移位器75的源极的布线电阻Rsetw为约0.51Ω，从GND焊盘2到W相的复位侧电平移位器76的源极的布线电阻Rrstw为约0.57Ω。
在置位侧电平移位器75和复位侧电平移位器76的阈值电压例如为1.5V的情况下，由于约2.6A以上的噪声电流，复位侧电平移位器76的栅极-源极间被施加1.5V以上的电压，复位侧电平移位器76误触发。另一方面，置位侧电平移位器75由于约3.0A以上的噪声电流而发生误触发。因此，在约2.6A～3.0A的噪声电流流动的情况下，仅复位侧电平移位器76误触发。在仅该复位侧电平移位器76误触发的期间超过滤波期间的情况下，栅极驱动电路6w进行误动作。
图11表示在比较例所涉及的半导体装置的U相发生了-Vs噪声时的噪声电流，图12表示在比较例所涉及的半导体装置的U相发生了-Vs噪声时在W相的置位侧电平移位器75和复位侧电平移位器76发生的栅极-源极间电压。如图12所示，在比较例所涉及的半导体装置中，置位侧电平移位器75和复位侧电平移位器76的电压差大，因此栅极驱动电路6w容易进行误动作。
此处，考虑如图13所示，将GND焊盘2配置在半导体基板1的左右方向上的中央，由此使置位侧电平移位器71、73、75与GND焊盘2之间的布线电阻同复位侧电平移位器72、74、76与GND焊盘2之间的布线电阻等同。另外，考虑如图14所示，对GND焊盘2连接1条GND布线120，并使GND布线120延伸到半导体基板1的左右方向上的中央来与置位侧布线21及复位侧布线22连接，由此使置位侧电平移位器71、73、75与GND焊盘2之间的布线电阻同复位侧电平移位器72、74、76与GND焊盘2之间的布线电阻等同。
但是，基于安装上、控制电路5的布局上的原因，难以实施如图13和图14所示那样的平面布局，一般而言，置位侧电平移位器71、73、75与GND焊盘2之间的布线电阻同复位侧电平移位器72、74、76与GND焊盘2之间的布线电阻产生差异。由于该差异，在发生-Vs噪声时仅置位侧电平移位器71、73、75和复位侧电平移位器72、74、76中的某一方误触发，由此成为图6所示的状态B或者状态C，栅极驱动电路6u、6v、6w的输出误反转。该问题在距GND焊盘2近的W相中显著。
＜半导体装置的作用效果＞
与此相对，在本发明的实施方式所涉及的半导体装置中，如图1所示，距GND焊盘2相对近的V相、W相的环状布线8v、8w经由距GND焊盘2相对远的U相的环状布线8u来与GND焊盘2电连接，由此V相、W相的环状布线8v、8w与GND焊盘2的布线路径彼此同程度地延长。由此，虽然与比较例所涉及的半导体装置同样，GND焊盘2位于相对于置位侧和复位侧而言非对称的位置，但能够使从V相、W相的置位侧电平移位器73、75的源极到GND焊盘2的布线电阻Rset与从复位侧电平移位器74、76的源极到GND焊盘2的布线电阻Rrst之比Rset/Rrst相比于比较例所涉及的半导体装置更接近1。
接着，参照图15来说明本发明的实施方式所涉及的半导体装置中U相被施加了-Vs噪声的情况。图15中，用带箭头的虚线示意性地表示U相被施加了-Vs噪声时的噪声电流路径。另外，示意性地表示置位侧布线21、复位侧布线22以及环状布线8u、8v、8w的布线电阻R0～R12。当U相被施加-Vs噪声时，噪声电流流过置位侧布线21、复位侧布线22以及环状布线8u、8v、8w，在置位侧布线21、复位侧布线22以及环状布线8u、8v、8w处产生压降。
但是，噪声电流的大部分流过U相的环状布线8u，流向V相、W相的环状布线8v、8w的噪声电流小，因此V相、W相的置位侧电平移位器73、75以及复位侧电平移位器74、76的源极电位的压降量在置位侧和复位侧没有大的差。因此，即使是发生V相、W相的置位侧电平移位器73、75以及复位侧电平移位器74、76的误触发的情况，也由于在置位侧和复位侧同时开通，因此成为图6的状态D4，不产生栅极驱动电路6v、6w的输出的误反转。
另外，在-Vs噪声的施加期间U相的置位侧电平移位器71及复位侧电平移位器72成为反向偏置状态，因此即使是因在置位侧布线21、复位侧布线22以及环状布线8u处的压降而对栅极-源极间施加了阈值电压以上的电压的情况，也不传递信号，不发生栅极驱动电路6u的输出的误反转。
接着，参照图16和图17来说明本发明的实施方式所涉及的半导体装置中W相被施加了-Vs噪声的情况。图16以及图17中，用带箭头的虚线示意性地表示W相被施加了-Vs噪声时的噪声电流路径。如图16所示，当W相被施加了-Vs噪声时，噪声电流流过将GND焊盘2与U相的置位侧电平移位器71及复位侧电平移位器72相连的置位侧布线21、复位侧布线22以及环状布线8u，噪声电流经由将U相与V相相连的连接布线81、环状布线8v、将V相与W相相连的连接布线84、环状布线8w流入W相。由于该噪声电流，在置位侧布线21、复位侧布线22、环状布线8u、连接布线81、环状布线8v、连接布线84以及环状布线8w发生压降，可能发生U相、V相的置位侧电平移位器71、73以及复位侧电平移位器72、74的误触发。
此处，在比较例所涉及的半导体装置中，U相、V相、W相中的W相的置位侧电平移位器75与复位侧电平移位器76的布线电阻比Rrst/Rset最大，容易发生由置位侧电平移位器75和复位侧电平移位器76的误触发引起的栅极驱动电路6w的输出的误反转。另一方面，在本发明的实施方式所涉及的半导体装置中，U相、V相、W相中的U相的置位侧电平移位器71与复位侧电平移位器72的布线电阻比Rrst/Rset最大。但是，本发明的实施方式所涉及的半导体装置的U相的置位侧电平移位器71与复位侧电平移位器72的布线电阻比Rrst/Rset相比于比较例所涉及的半导体装置的W相的置位侧电平移位器75与复位侧电平移位器76的布线电阻比Rrst/Rset更接近1。
图18表示本发明的实施方式所涉及的在半导体装置的W相发生-Vs噪声时的噪声电流，图19表示本发明的实施方式所涉及的在半导体装置的W相发生了-Vs噪声时在U相的置位侧电平移位器71及复位侧电平移位器72产生的栅极-源极间电压。如图19所示，在本发明的实施方式所涉及的半导体装置中，置位侧电平移位器71与复位侧电平移位器72的电压差比图12所示的比较例所涉及的半导体装置中的W相的置位侧电平移位器75与复位侧电平移位器76的电压差小，能够防止栅极驱动电路6u的输出的误反转。
图20示出本发明的实施方式所涉及的半导体装置(图20中表述为“本发明”)与比较例所涉及的半导体装置(图20中表述为“现有构造”)中的GND布线电阻的详细比较。在比较例所涉及的半导体装置中，3相中的W相的置位侧与复位侧的GND焊盘-电平移位器间布线电阻的电阻比最大，为1.126，源极压降量的差异大到0.168V。与此相对，在本发明的实施方式所涉及的半导体装置中，3相中的U相的置位侧与复位侧的GND焊盘-电平移位器间布线电阻的电阻比最大，为1.024，比比较例所涉及的半导体装置的W相的电阻比小，源极压降量的差异为0.034V，比比较例所涉及的半导体装置的W相的差异小。
＜第一变形例＞
本发明的实施方式的第一变形例所涉及的半导体装置与图1所示的本发明的实施方式所涉及的半导体装置的不同点在于，如图21所示，U相、V相、W相的置位侧电平移位器71、73、75以及复位侧电平移位器72、74、76沿纸面的上下方向配置。本发明的实施方式的第一变形例所涉及的半导体装置的其它结构与本发明的实施方式所涉及的半导体装置同样，因此省略重复的说明。
根据本发明的实施方式的第一变形例所涉及的半导体装置，对U相、V相、W相的置位侧电平移位器71、73、75及复位侧电平移位器72、74、76的配置位置没有特别限定，例如U相、V相、W相的置位侧电平移位器71、73、75及复位侧电平移位器72、74、76沿纸面的上下方向配置的情况也起到与本发明的实施方式所涉及的半导体装置同样的效果。
＜第二变形例＞
本发明的实施方式的第二变形例所涉及的半导体装置与图1所示的本发明的实施方式所涉及的半导体装置的不同点在于，如图22所示，置位侧布线21配置于比复位侧布线22靠下层的位置。置位侧布线21以与环状布线8u、8v、8w分离的方式与环状布线8u、8v、8w配置在同一布线层。置位侧布线21经由接触孔26来与比置位侧布线21靠上层的连接布线25连接。连接布线25经由接触孔24来与环状布线8u连接。本发明的实施方式的第二变形例所涉及的半导体装置的其它结构与本发明的实施方式所涉及的半导体装置同样，因此省略重复的说明。
根据本发明的实施方式的第二变形例所涉及的半导体装置，即使是将置位侧布线21配置于比复位侧布线22靠下层的位置的情况，也能够将置位侧布线21经由连接布线25来与环状布线8u连接，起到与本发明的实施方式所涉及的半导体装置同样的效果。
＜第三变形例＞
本发明的实施方式的第三变形例所涉及的半导体装置与图1所示的本发明的实施方式所涉及的半导体装置的不同点在于，如图23所示，没有VCC布线41～44。本发明的实施方式的第三变形例所涉及的半导体装置与本发明的实施方式所涉及的半导体装置的不同点还在于，置位侧布线21及复位侧布线22与环状布线8u、8v、8w配置在同一布线层。
置位侧布线21与环状布线8u、8v、8w分离地配置。置位侧布线21经由接触孔26来与比置位侧布线21靠上层的连接布线25连接。连接布线25经由接触孔24来与环状布线8u连接。复位侧布线22与环状布线8u、8v、8w分离地配置。复位侧布线22经由接触孔28来与比置位侧布线22靠上层的连接布线27连接。连接布线27经由接触孔23来与环状布线8u连接。本发明的实施方式的第三变形例所涉及的半导体装置的其它结构与本发明的实施方式所涉及的半导体装置同样，因此省略重复的说明。
根据本发明的实施方式的第三变形例所涉及的半导体装置，即使是没有VCC布线41～44、且置位侧布线21及复位侧布线22与环状布线8u、8v、8w配置于同一布线层的情况，也能够将置位侧布线21及复位侧布线22经由连接布线25、27来与环状布线8u连接，起到与本发明的实施方式所涉及的半导体装置同样的效果。
＜第四变形例＞
本发明的实施方式的第四变形例所涉及的半导体装置与图23所示的第三变形例所涉及的半导体装置的共同点在于，如图24所示，没有VCC布线41～44，且置位侧布线21及复位侧布线22与环状布线8u、8v、8w配置于同一布线层。但是，本发明的实施方式的第四变形例所涉及的半导体装置与第三变形例所涉及的半导体装置的不同点在于，不使用连接布线25、27，将置位侧布线21及复位侧布线22与环状布线8u直接相接。例如，在图24中，将置位侧布线21及复位侧布线22的端部伸出到环状布线8u侧，由此置位侧布线21及复位侧布线22与环状布线8u直接相接。
并且，本发明的实施方式的第四变形例所涉及的半导体装置与图23所示的第三变形例所涉及的半导体装置的不同点在于，U相、V相、W相的环状布线8u、8v、8w彼此直接相接。
并且，以与U相、V相、W相的环状布线8u、8v、8w直接相接的部分重叠的方式配置有比环状布线8u、8v、8w靠上层的连接布线81、84。环状布线8u、8v经由接触孔82、83来与连接布线81连接。环状布线8v、8w经由接触孔85、86来与连接布线84连接。通过配置连接布线81、84，能够降低布线电阻。此外，也可以没有连接布线81、84，只是环状布线8u、8v、8w彼此直接连接。本发明的实施方式的第四变形例所涉及的半导体装置的其它结构与本发明的实施方式所涉及的半导体装置同样，因此省略重复的说明。
根据本发明的实施方式的第四变形例所涉及的半导体装置，将置位侧布线21及复位侧布线22与环状布线8u直接相接的情况、或环状布线8u、8v、8w彼此直接相接的情况也起到与本发明的实施方式所涉及的半导体装置同样的效果。
＜第五变形例＞
本发明的实施方式的第五变形例所涉及的半导体装置与图1所示的本发明的实施方式所涉及的半导体装置的不同点在于，如图25所示，与U相、V相、W相的高电位侧电路区域10u、10v、10w的置位侧电平移位器71、73、75电连接的第一布线8u1、8v1、8w1同与复位侧电平移位器72、74、76电连接的第二布线8u2、8v2、8w2彼此分离。
在图25中，用虚线示意性地表示设置于半导体基板1的p型基极区14、以及设置于半导体基板1且位于VCC布线42、43、44正下方的n型半导体区18、18a、18b。VCC布线42、43、44经由接触孔42a、43a、44a来与n型半导体区18、18a、18b电连接。
邻接的U相、V相的高电位侧电路区域10u、10v的第一布线8u1、8v1彼此分离，第二布线8u2、8v2彼此分离。邻接的V相、W相的高电位侧电路区域10v、10w的第一布线8v1、8w1彼此分离，第二布线8v2、8w2彼此分离。
位于距GND焊盘2近的一侧的W相的高电位侧电路区域10w的第一布线8w1经由位于距GND焊盘2远的一侧的V相的高电位侧电路区域10v的第一布线8v1来与置位侧布线21电连接。位于距GND焊盘2近的一侧的W相的高电位侧电路区域10w的第二布线8w2经由位于距GND焊盘2远的一侧的V相的高电位侧电路区域10v的第二布线8v2来与复位侧布线22电连接。
位于距GND焊盘2近的一侧的V相的高电位侧电路区域10v的第一布线8v1经由位于距GND焊盘2远的一侧的U相的高电位侧电路区域10u的第一布线8u1来与置位侧布线21电连接。位于距GND焊盘2近的一侧的V相的高电位侧电路区域10v的第二布线8v2经由位于距GND焊盘2远的一侧的U相的高电位侧电路区域10u的第二布线8u2来与复位侧布线22电连接。
并且，本发明的实施方式的第五变形例所涉及的半导体装置与图1所示的本发明的实施方式所涉及的半导体装置的不同点在于，将U相、V相、W相的高电位侧电路区域10u、10v、10w的第一布线8u1、8v1、8w1彼此电连接的第一连接布线81a、84a同将U相、V相、W相的高电位侧电路区域10u、10v、10w的第二布线8u2、8v2、8w2彼此电连接的第二连接布线81b、84b彼此分离。
第一连接布线81a、84a以及第二连接布线81b、84b是比U相、V相、W相的高电位侧电路区域10u、10v、10w各自的第一布线8u1、8v1、8w1以及第二布线8u2、8v2、8w2靠上层的布线。第一连接布线81a经由接触孔82a、83a将邻接的U相、V相的高电位侧电路区域10u、10v的第一布线8u1、8v1彼此电连接。第二连接布线81b经由接触孔82b、83b将U相、V相的高电位侧电路区域10u、10v的第二布线8u2、8v2彼此电连接。
第一连接布线84a经由接触孔85a、86a将邻接的V相、W相的高电位侧电路区域10v、10w的第一布线8v1、8w1彼此电连接。第二连接布线84b经由接触孔85b、86b将邻接的V相、W相的高电位侧电路区域10v、10w的第二布线8v2、8w2彼此电连接。本发明的实施方式的第五变形例所涉及的半导体装置的其它结构与本发明的实施方式所涉及的半导体装置同样，因此省略重复的说明。
根据本发明的实施方式的第五变形例所涉及的半导体装置，以下结构也起到与本发明的实施方式所涉及的半导体装置同样的效果：与置位侧电平移位器71、73、75电连接的第一布线8u1、8v1、8w1同与复位侧电平移位器72、74、76电连接的第二布线8u2、8v2、8w2彼此分离，且将U相、V相、W相的高电位侧电路区域10u、10v、10w的第一布线8u1、8v1、8w1彼此电连接的第一连接布线81a、84a与将U相、V相、W相的高电位侧电路区域10u、10v、10w的第二布线8u2、8v2、8w2彼此电连接的第二连接布线81b、84b彼此分离。
＜第六变形例＞
本发明的实施方式的第六变形例所涉及的半导体装置与图25所示的本发明的实施方式的第五变形例所涉及的半导体装置的共同点在于，如图26所示，与U相、V相、W相的高电位侧电路区域10u、10v、10w的置位侧电平移位器71、73、75电连接的第一布线8u1、8v1、8w1同与复位侧电平移位器72、74、76电连接的第二布线8u2、8v2、8w2彼此分离。
但是，本发明的实施方式的第六变形例所涉及的半导体装置与图25所示的本发明的实施方式的第五变形例所涉及的半导体装置的不同点在于，将彼此相同的高电位侧电路区域10u、10v、10w的第一布线8u1、8v1、8w1电连接的第一连接布线与将彼此相同的高电位侧电路区域10u、10v、10w的第二布线8u2、8v2、8w2电连接的第二连接布线被连接来构成连接布线81、84。
在图26中，与图25同样，也用虚线示意性地表示p型基极区14、VCC布线42、43、44正下方的n型半导体区18、18a、18b。VCC布线42、43、44经由接触孔(未图示)来与n型半导体区18、18a、18b电连接。本发明的实施方式的第六变形例所涉及的半导体装置的其它结构与本发明的实施方式的第五变形例所涉及的半导体装置同样，因此省略重复的说明。
根据本发明的实施方式的第六变形例所涉及的半导体装置，以下情况也起到与本发明的实施方式所涉及的半导体装置同样的效果：与置位侧电平移位器71、73、75电连接的第一布线8u1、8v1、8w1同与复位侧电平移位器72、74、76电连接的第二布线8u2、8v2、8w2彼此分离，并且，将彼此相同的高电位侧电路区域10u、10v、10w的第一布线8u1、8v1、8w1电连接的第一连接布线、与将彼此相同的高电位侧电路区域10u、10v、10w的第二布线8u2、8v2、8w2电连接的第二连接布线被连接来构成连接布线81、84。
(其它实施方式)
如上所述，通过实施方式及其变形例记载了本发明，但不应理解为构成本公开的一部分的论述以及附图用于限定本发明。根据本公开，本领域技术人员将明确各种替代实施方式、实施例以及应用技术。
例如，能够将本发明的实施方式及其变形例各自公开的结构在不发生矛盾的范围内适当组合。例如，在本发明的实施方式所涉及的半导体装置、本发明的实施方式的第一变形例～第四变形例所涉及的各个半导体装置中，也可以如本发明的实施方式的第五变形例和第六变形例所涉及的半导体装置那样具备彼此分离的第一布线8u1、8v1、8w1以及第二布线8u2、8v2、8w2，来代替环状布线8u、8v、8w。
另外，在本发明的实施方式中，如图1所示，例示了GND焊盘2配置于半导体基板1的右侧角部的情况，但对GND焊盘2的配置位置没有特别限定。例如，也可以是，GND焊盘2配置于半导体基板1的左侧角部，且是置位侧布线21的长度比复位侧布线22的长度长的构造。
另外，在本发明的实施方式中，例示了使用Si基板作为半导体基板1的情况，除了能够应用于使用Si的情况以外，还能够应用于使用碳化硅(SiC)、氮化镓(GaN)、金刚石或者氮化铝(AlN)等禁带宽度比Si的禁带宽度宽的半导体(宽带隙半导体)材料的情况。
另外，例示了本发明的实施方式所涉及的半导体装置为HVIC的情况，但是还能够应用于除HVIC以外的半导体装置。例如对于被施加几十V以上的高电压的半导体装置特别有效。
附图标记说明
1：半导体基板(半导体芯片)；2：GND焊盘；3u、3v、3w：输入焊盘；4：VCC焊盘；5：控制电路；6u、6v、6w：栅极驱动电路；8u、8v、8w：环状布线；8u1、8v1、8w1：第一布线；8u2、8v2、8w2：第二布线；9u、9v、9w：高耐压结终端区；10u、10v、10w：高电位侧电路区域；11、11a：n型阱区；12、12a：n-型耐压区；13：p型结隔离区(狭缝区)；14、14a：p型基极区；15、15a、16：拾取区；17、17a、19：接触区；18、18a、18b：n型半导体区；20：布线；21：置位侧布线；22：复位侧布线；23、24、26、28：接触孔；25、27：连接布线；41、42、43、44：VCC布线；42a、43a、44a：接触孔；61、62、63：电源；71、73、75：置位侧电平移位器；72、74、76：复位侧电平移位器；71d、72d、73d、74d、75d、76d：漏极区；71s、72s、73s、74s、75s、76s：源极区；81、84：连接布线；81a、84a：第一连接布线；81b、84b：第二连接布线；82、82a、82b、83、83a、83b、85、85a、85b、86、86a、86b：接触孔；101、102、103：绝缘膜；104：漏极电极；111：栅极电极；112、116、117：拾取电极；113：电平移位电阻；114：第一电极；115：第二电极；120：GND布线；121、122、123、124：接触孔。

Claims (16)

1.一种半导体装置，其特征在于，具备：
焊盘；
控制电路，其将施加于所述焊盘的第一电位作为基准电位；
多个高电位侧电路区域，所述多个高电位侧电路区域到所述焊盘的距离互不相同，所述多个高电位侧电路区域分别具有栅极驱动电路、置位侧电平移位器以及复位侧电平移位器，所述栅极驱动电路将是浮动电位的第二电位作为基准电位，所述置位侧电平移位器将以所述第一电位为基准电位的置位信号变换为以所述第二电位为基准的置位信号，所述复位侧电平移位器将以所述第一电位为基准电位的复位信号变换为以所述第二电位为基准的复位信号；
置位侧布线，其将所述焊盘与距所述焊盘最远的所述高电位侧电路区域的所述置位侧电平移位器电连接；以及
复位侧布线，其将所述焊盘与距所述焊盘最远的所述高电位侧电路区域的所述复位侧电平移位器电连接，
其中，位于相比于距所述焊盘最远的所述高电位侧电路区域而言距所述焊盘近的一侧的所述高电位侧电路区域的所述置位侧电平移位器经由所述置位侧布线来与所述焊盘电连接，
位于相比于距所述焊盘最远的所述高电位侧电路区域而言距所述焊盘近的一侧的所述高电位侧电路区域的所述复位侧电平移位器经由所述复位侧布线来与所述焊盘电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述置位侧布线的长度与所述复位侧布线的长度互不相同。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述多个高电位侧电路区域分别具备与所述置位侧电平移位器电连接的第一布线以及与所述复位侧电平移位器电连接的第二布线，
位于距所述焊盘近的一侧的所述高电位侧电路区域的第一布线经由位于距所述焊盘远的一侧的所述高电位侧电路区域的所述第一布线来与所述置位侧布线电连接，
位于距所述焊盘近的一侧的所述高电位侧电路区域的第二布线经由位于距所述焊盘远的一侧的所述高电位侧电路区域的所述第二布线来与所述复位侧布线电连接。
4.根据权利要求3所述的半导体装置，其特征在于，还具备：
第一连接布线，其将不同的所述高电位侧电路区域的所述第一布线彼此电连接；以及
第二连接布线，其将不同的所述高电位侧电路区域的所述第二布线彼此电连接。
5.根据权利要求3所述的半导体装置，其特征在于，还具备：
第一连接布线，其将相邻的所述高电位侧电路区域的所述第一布线彼此电连接；以及
第二连接布线，其将相邻的所述高电位侧电路区域的所述第二布线彼此电连接。
6.根据权利要求5所述的半导体装置，其特征在于，
将彼此相同的所述高电位侧电路区域的第一布线电连接的所述第一连接布线与将彼此相同的所述高电位侧电路区域的第二布线电连接的所述第二连接布线连接。
7.根据权利要求3～6中的任一项所述的半导体装置，其特征在于，
同一所述高电位侧电路区域内的所述第一布线与所述第二布线连接。
8.根据权利要求7所述的半导体装置，其特征在于，
所述连接的所述第一布线与所述第二布线是以包围所述栅极驱动电路的方式配置的环状布线。
9.根据权利要求4～8中的任一项所述的半导体装置，其特征在于，
所述第一连接布线和所述第二连接布线是比所述多个高电位侧电路区域各自的所述第一布线和第二布线靠上层的布线。
10.根据权利要求3～9中的任一项所述的半导体装置，其特征在于，
相邻的所述高电位侧电路区域的所述第一布线彼此分离，相邻的所述高电位侧电路区域的所述第二布线彼此分离。
11.根据权利要求4所述的半导体装置，其特征在于，
还具备VCC布线，所述VCC布线配置于所述第一连接布线和所述第二连接布线的下层且与所述控制电路的电源电连接。
12.根据权利要求3～8中的任一项所述的半导体装置，其特征在于，
相邻的所述高电位侧电路区域的所述第一布线直接连接，相邻的所述高电位侧电路区域的所述第二布线直接连接。
13.一种半导体装置，具备：
焊盘；
控制电路，其将施加于所述焊盘的第一电位作为基准电位；
多个高电位侧电路区域，所述多个高电位侧电路区域到所述焊盘的距离互不相同，所述多个高电位侧电路区域分别具有栅极驱动电路、置位侧电平移位器、复位侧电平移位器以及环状布线，所述栅极驱动电路将是浮动电位的第二电位作为基准电位，所述置位侧电平移位器将以所述第一电位为基准电位的置位信号变换为以所述第二电位为基准的置位信号，所述复位侧电平移位器将以所述第一电位为基准电位的复位信号变换为以所述第二电位为基准的复位信号，所述环状布线与所述置位侧电平移位器及所述复位侧电平移位器连接；
置位侧布线，其将所述焊盘与所述多个高电位侧电路区域的各个高电位侧电路区域的所述置位侧电平移位器电连接；以及
复位侧布线，其将所述焊盘与所述多个高电位侧电路区域的各个高电位侧电路区域的所述复位侧电平移位器电连接，
其中，位于距所述焊盘近的一侧的所述高电位侧电路区域的所述环状布线经由位于距所述焊盘远的一侧的所述高电位侧电路区域的所述环状布线来与所述置位侧布线及所述复位侧布线电连接。
14.根据权利要求13所述的半导体装置，其特征在于，
所述置位侧布线和所述复位侧布线配置于比所述多个高电位侧电路区域各自的所述环状布线靠上层的位置，通过接触孔来与位于距所述焊盘远的一侧的所述高电位侧电路区域的所述环状布线连接。
15.根据权利要求13所述的半导体装置，其特征在于，
所述置位侧布线及所述复位侧布线与所述多个高电位侧电路区域各自的所述环状布线配置在同一层，
所述半导体装置还具备连接布线，所述连接布线配置于比所述置位侧布线和所述复位侧布线靠上层的位置，所述连接布线将所述置位侧布线及所述复位侧布线与位于距所述焊盘远的一侧的所述高电位侧电路区域的所述环状布线电连接。
16.根据权利要求13所述的半导体装置，其特征在于，
所述置位侧布线及所述复位侧布线与所述多个高电位侧电路区域各自的所述环状布线配置在同一层，所述置位侧布线及所述复位侧布线与位于距所述焊盘远的一侧的所述高电位侧电路区域的所述环状布线直接相接。
CN202111663842.1A 2021-02-02 2021-12-31 半导体装置 Pending CN114843259A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-014822 2021-02-02
JP2021014822A JP2022118366A (ja) 2021-02-02 2021-02-02 半導体装置

Publications (1)

Publication Number Publication Date
CN114843259A true CN114843259A (zh) 2022-08-02

Family

ID=82562352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111663842.1A Pending CN114843259A (zh) 2021-02-02 2021-12-31 半导体装置

Country Status (3)

Country Link
US (1) US11626878B2 (zh)
JP (1) JP2022118366A (zh)
CN (1) CN114843259A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801418A (en) 1996-02-12 1998-09-01 International Rectifier Corporation High voltage power integrated circuit with level shift operation and without metal crossover
JP2014138091A (ja) 2013-01-17 2014-07-28 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP6848183B2 (ja) * 2016-02-16 2021-03-24 富士電機株式会社 電流検出装置および半導体装置
JP6798377B2 (ja) * 2017-03-17 2020-12-09 富士電機株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
US11626878B2 (en) 2023-04-11
US20220247410A1 (en) 2022-08-04
JP2022118366A (ja) 2022-08-15

Similar Documents

Publication Publication Date Title
JP5503897B2 (ja) 半導体装置
CN107534017B (zh) 半导体装置
US10547304B2 (en) Semiconductor integrated circuit for driving switching device with integrated negative voltage clamp diode
JP5733416B2 (ja) 高耐圧半導体装置
US20210143148A1 (en) Semiconductor device
US11257806B2 (en) Semiconductor integrated circuit
JP3384399B2 (ja) 高耐圧ｉｃの高耐圧レベルシフト回路
US10868530B2 (en) Semiconductor device and method for controlling semiconductor device
US9893065B2 (en) Semiconductor integrated circuit
US10217765B2 (en) Semiconductor integrated circuit
KR100659384B1 (ko) 전력용 igbt소자 및 igbt의 구동회로
US6448587B1 (en) Circuit incorporated IGBT and power conversion device using the same
CN114843259A (zh) 半导体装置
JP7472522B2 (ja) 半導体集積回路
US20230187437A1 (en) Semiconductor device
US11562995B2 (en) Semiconductor integrated circuit
CN116247052A (zh) 半导体装置
JP2022094896A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination