CN114839904A - 基于fpga的多通道dac控制系统和方法 - Google Patents
基于fpga的多通道dac控制系统和方法 Download PDFInfo
- Publication number
- CN114839904A CN114839904A CN202210380091.0A CN202210380091A CN114839904A CN 114839904 A CN114839904 A CN 114839904A CN 202210380091 A CN202210380091 A CN 202210380091A CN 114839904 A CN114839904 A CN 114839904A
- Authority
- CN
- China
- Prior art keywords
- channel
- fpga
- output
- signals
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 229920005994 diacetyl cellulose Polymers 0.000 claims abstract description 36
- 230000000737 periodic effect Effects 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000003491 array Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25257—Microcontroller
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种基于FPGA的多通道DAC控制系统和方法,包括:MCU、多个FPGA、一晶振、多个多通道DAC和多个模拟开关,MCU向多个FPGA发送模拟开关信号、输出电平信号和周期信号,FPGA将输出电平信号配置给多通道DAC的各个输出通道,多通道DAC的各个通道同时转换输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关根据FPGA发送的模拟开关信号选择输出通道,实现高精度高速输出,能根据需要拓展更多的输出通道,采用多通道DAC比采用单通道DAC需要更少的芯片数量,在达到同样精度和速度的情况下,其硬件成本大大降低,多个FPGA共用同一晶振,同步性好。
Description
技术领域
本发明涉及DAC控制技术领域,具体的涉及一种基于FPGA的多通道DAC控制系统和方法。
背景技术
DAC,又称D/A转换器,它是把数字量转变成模拟量的器件。常规的多路DAC控制输出技术通过MCU控制多个单通道DAC输出,这种技术在输出通道数量上有所限制,要实现成十上百的输出通道同时输出,需要较多数量的单通道DAC,其同步性较差,而高精度的单通道DAC往往输出速度较慢,需要逐个电平转换输出,无法实现高速输出,满足高精度高速输出要求的单通道DAC价格较高。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明提出一种基于FPGA的多通道DAC控制系统和方法,能够解决多路DAC控制系统输出速度较慢,同步性较差,硬件成本高的问题。
根据本发明第一方面实施例的一种基于FPGA的多通道DAC控制系统,包括:MCU;多个FPGA,MCU的输出端连接多个FPGA的输入端以用于发送模拟开关信号、输出电平信号和周期信号;一晶振,多个FPGA连接晶振以用于保持时钟频率一致;多个多通道DAC,每个FPGA的输出端连接多个多通道DAC的输入端,FPGA将一个周期内的各个输出电平信号一次性分别配置给多通道DAC的各个输出通道,多通道DAC将输出电平信号存储在内部寄存器,暂不转换输出,待各个多通道DAC上一个周期运行完毕后所有输出通道同时输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号;多个模拟开关,每个多通道DAC的输出端连接多个模拟开关的输入端,每个FPGA的输出端连接与其连接的多通道DAC所连接的多个模拟开关的输入端,模拟开关根据FPGA发送的模拟开关信号选择输出通道。
根据本发明第一方面实施例的基于FPGA的多通道DAC控制系统,至少具有如下技术效果:本发明实施方式通过MCU向多个FPGA发送模拟开关信号、输出电平信号和周期信号,FPGA将一个周期内的各个输出电平信号一次性分别配置给多通道DAC的各个输出通道,多通道DAC将各个输出电平信号分别通过各个通道同时转换输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关根据FPGA发送的模拟开关信号选择输出通道,输出相应的模拟信号,无需将一个周期内的输出电平信号逐个转换输出,在高精度输出的同时实现了高速输出,利用多个FPGA增加输出通道接口,能连接多个多通道DAC,能根据需要拓展更多的输出通道,在搭建相同数量输出通道的情况下,采用多通道DAC比采用单通道DAC需要更少的芯片数量,在达到同样精度和速度的情况下,采用多通道DAC相较于采用高精度高速的单通道DAC,其硬件成本大大降低,多个FPGA共用同一晶振,其内部的时钟频率一致,能控制多通道DAC同步输出,同步性好。
根据本发明的一些实施例,MCU的型号为STM32F429IGT6。
根据本发明的一些实施例,多通道DAC的型号为SGM5348-12。
根据本发明的一些实施例,模拟开关的型号为DG306B。
根据本发明的一些实施例,FPGA的型号为EP4CE30F23I7N。
根据本发明的一些实施例,FPGA的数量为两个。
根据本发明第二方面实施例的一种基于FPGA的多通道DAC控制方法,包括以下步骤:
S100、MCU将模拟开关信号、输出电平信号和周期信号发送给多个连接同一晶振的FPGA;
S200、FPGA例化每个多通道DAC的输入接口;
S300、FPGA将一个周期内的各个输出电平信号一次性分别配置给多通道DAC的各个输出通道,多通道DAC将输出电平信号存储在内部寄存器,暂不转换输出;
S400、待各个多通道DAC上一个周期运行完毕后,各个多通道DAC的所有输出通道同时输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关根据FPGA发送的模拟开关信号选择输出通道。
根据本发明第二方面实施例的基于FPGA的多通道DAC控制方法,至少具有如下技术效果:本发明实施方式通过MCU向多个FPGA发送模拟开关信号、输出电平信号和周期信号,FPGA将一个周期内的各个输出电平信号一次性分别配置给多通道DAC的各个输出通道,多通道DAC将各个输出电平信号分别通过各个通道同时转换输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关根据FPGA发送的模拟开关信号选择输出通道,输出相应的模拟信号,无需将一个周期内的输出电平信号逐个转换输出,在高精度输出的同时实现了高速输出,利用多个FPGA增加输出通道接口,能连接多个多通道DAC,能根据需要拓展更多的输出通道,在搭建相同数量输出通道的情况下,采用多通道DAC比采用单通道DAC需要更少的芯片数量,在达到同样精度和速度的情况下,采用多通道DAC相较于采用高精度高速的单通道DAC,其硬件成本大大降低,多个FPGA共用同一晶振,其内部的时钟频率一致,能控制多通道DAC同步输出,同步性好。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明的硬件构架原理图;
图2为本发明的MCU的电路图;
图3为本发明的第一FPGA的电路图;
图4为本发明的第二FPGA的电路图;
图5为本发明的晶振的电路图;
图6为本发明的第一多通道DAC的电路图;
图7为本发明的第二多通道DAC的电路图。
附图标记:
MCU100、
第一FPGA200、第二FPGA210、
晶振300、
第一多通道DAC400、第二多通道DAC410、第三多通道DAC420、第四多通道DAC430、
模拟开关500。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在发明的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在发明的描述中,若干的含义是一个或者多个,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
下面参考图1至图7描述根据本发明第一方面实施例的一种基于FPGA的多通道DAC控制系统。
如图1所示,一种基于FPGA的多通道DAC控制系统,包括:MCU100、多个FPGA、一晶振300、多个多通道DAC和多个模拟开关500。MCU100可以根据需要连接任意数量的FPGA,每一个FPGA连接两个多通道DAC,每一个多通道DAC连接两个模拟开关500,所有的FPGA连接同一晶振300,能根据需要拓展相应数量的输出通道,最多可拓展144路输出通道。下面以MCU100连接两个FPGA为例进行说明。
一种基于FPGA的多通道DAC控制系统,包括:MCU100、第一FPGA200、第二FPGA210、一晶振300,第一多通道DAC400、第二多通道DAC410、第三多通道DAC420、第四多通道DAC430和八个模拟开关500。如图2至图4所示,MCU100(芯片U5A)的引脚10、11、12、13、14、15、50、53、54、55、56、57、87、88、89、90、80、81分别连接第一FPGA200(芯片U1A)的引脚K1、J1、J2、J3、H1、H2、J4、K7、J7、K8、L8、H5、F1、F2、E1、E2、J6、H6和第二FPGA210(芯片U10A)的引脚K1、J1、J2、J3、H1、H2、J4、K7、J7、K8、L8、H5、F1、F2、E1、E2、J6、H6,MCU100发送模拟开关信号、输出电平信号和周期信号给第一FPGA200和第二FPGA210,如图5所示,第一FPGA200和第二FPGA210连接晶振300(X2),如图6所示,第一FPGA200的引脚BI、B2、G3、G4分别连接第一多通道DAC400(芯片U2)的引脚16、15、2、1,如图7所示,第一FPGA200的引脚C2、E3、E4、G5分别连接第二多通道DAC410(芯片U6)的引脚16、15、2、1,第二FPGA210和第三多通道DAC420、第四多通道DAC430的引脚连接关系与第一FPGA200和第一多通道DAC400、第二多通道DAC410的引脚连接关系相同。
如图6所示,第一多通道DAC400的引脚12、5、13、4分别连接模拟开关500(芯片U3)的引脚7、6、5、4,第一多通道DAC400的引脚10、7、11、6分别连接模拟开关500(芯片U4)的引脚7、6、5、4,第二多通道DAC410、第三多通道DAC420、第四多通道DAC430与其各自的两个模拟开关500的引脚连接关系与第一多通道DAC400和模拟开关500(芯片U3)、模拟开关500(芯片U4)的引脚连接关系相同。第一FPGA200的引脚D1、D2分别连接模拟开关500(芯片U3)的引脚1、16,第一FPGA200或第二FPGA210和其他的模拟开关的连接关系与第一FPGA200和模拟开关500(芯片U3)的引脚连接关系相同,每个FPGA连接与其连接的多通道DAC所连接的多个模拟开关500,即每个FPGA连接四个模拟开关500,模拟开关500根据FPGA发送的模拟开关信号选择输出通道,MCU100的型号为STM32F429IGT6,FPGA的型号为EP4CE30F23I7N,多通道DAC采用8通道12位DAC,型号为SGM5348-12,模拟开关500的型号为DG306B,上述芯片还可以采用其他型号。
第一FPGA200和第二FPGA210将一个周期内的各个输出电平信号一次性分别配置给第一多通道DAC400、第二多通道DAC410、第三多通道DAC420和第四多通道DAC430的各个输出通道,第一多通道DAC400、第二多通道DAC410、第三多通道DAC420和第四多通道DAC430将输出电平信号存储在内部寄存器,暂不转换输出,待第一多通道DAC400、第二多通道DAC410、第三多通道DAC420和第四多通道DAC430的上一个周期运行完毕后所有输出通道同时输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关500根据接收的模拟开关信号选择输出通道。
MCU100存储用户配置的各路输出通道的输出信号,用户选择哪组信号输出时,MCU100通过FSMC技术与FPGA进行通信传输,MCU100向多个FPGA发送模拟开关信号、输出电平信号和周期信号,FPGA将一个周期内的各个输出电平信号一次性分别配置给多通道DAC的各个输出通道,多通道DAC将各个输出电平信号分别通过各个通道同时转换输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关500根据FPGA发送的模拟开关信号选择输出通道,输出相应的模拟信号,无需将一个周期内的输出电平信号逐个转换输出,在高精度输出的同时实现了高速输出,利用多个FPGA增加输出通道接口,能连接多个多通道DAC,能根据需要拓展更多的输出通道,在搭建相同数量输出通道的情况下,采用多通道DAC比采用单通道DAC需要更少的芯片数量,在达到同样精度和速度的情况下,采用多通道DAC相较于采用高精度高速的单通道DAC,其硬件成本大大降低,多个FPGA共用同一晶振300,其内部的时钟频率一致,能控制多通道DAC同步输出,同步性好。
下面描述根据本发明第二方面实施例的一种基于FPGA的多通道DAC控制方法。
根据本发明第二方面实施例的一种基于FPGA的多通道DAC控制方法,包括以下步骤:
S100、MCU将模拟开关信号、输出电平信号和周期信号发送给多个连接同一晶振的FPGA;
S200、FPGA例化每个多通道DAC的输入接口;
S300、FPGA将输出电平信号配置给多通道DAC,多通道DAC将输出电平信号存储在内部寄存器,暂不转换输出;
S400、待各个多通道DAC上一个周期运行完毕后,各个多通道DAC的所有输出通道同时输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关根据FPGA发送的模拟开关信号选择输出通道。
MCU100向多个FPGA发送模拟开关信号、输出电平信号和周期信号,FPGA将一个周期内的各个输出电平信号一次性分别配置给多通道DAC的各个输出通道,多通道DAC将各个输出电平信号分别通过各个通道同时转换输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关500根据FPGA发送的模拟开关信号选择输出通道,输出相应的模拟信号,无需将一个周期内的输出电平信号逐个转换输出,在高精度输出的同时实现了高速输出,利用多个FPGA增加输出通道接口,能连接多个多通道DAC,能根据需要拓展更多的输出通道,在搭建相同数量输出通道的情况下,采用多通道DAC比采用单通道DAC需要更少的芯片数量,在达到同样精度和速度的情况下,采用多通道DAC相较于采用高精度高速的单通道DAC,其硬件成本大大降低,多个FPGA共用同一晶振300,其内部的时钟频率一致,能控制多通道DAC同步输出,同步性好。
综上所述,本发明提供的一种基于FPGA的多通道DAC控制系统和方法,通过MCU100向多个FPGA发送模拟开关信号、输出电平信号和周期信号,FPGA将一个周期内的各个输出电平信号一次性分别配置给多通道DAC的各个输出通道,多通道DAC将各个输出电平信号分别通过各个通道同时转换输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关500根据FPGA发送的模拟开关信号选择输出通道,输出相应的模拟信号,无需将一个周期内的输出电平信号逐个转换输出,在高精度输出的同时实现了高速输出,利用多个FPGA增加输出通道接口,能连接多个多通道DAC,能根据需要拓展更多的输出通道,在搭建相同数量输出通道的情况下,采用多通道DAC比采用单通道DAC需要更少的芯片数量,在达到同样精度和速度的情况下,采用多通道DAC相较于采用高精度高速的单通道DAC,其硬件成本大大降低,多个FPGA共用同一晶振300,其内部的时钟频率一致,能控制多通道DAC同步输出,同步性好。
上面结合附图对本发明实施例作了详细说明,但是本发明不限于上述实施例,在所述技术领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (7)
1.一种基于FPGA的多通道DAC控制系统,其特征在于,包括:
MCU(100);
多个FPGA,所述MCU(100)的输出端连接多个所述FPGA的输入端以用于发送模拟开关信号、输出电平信号和周期信号;
一晶振(300),多个所述FPGA连接所述晶振(300)以用于保持时钟频率一致;
多个多通道DAC,每个所述FPGA的输出端连接多个所述多通道DAC的输入端,FPGA将一个周期内的各个输出电平信号一次性分别配置给多通道DAC的各个输出通道,多通道DAC将输出电平信号存储在内部寄存器,暂不转换输出,待各个多通道DAC上一个周期运行完毕后所有输出通道同时输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号;
多个模拟开关(500),每个所述多通道DAC的输出端连接多个所述模拟开关(500)的输入端,每个所述FPGA的输出端连接与其连接的所述多通道DAC所连接的多个所述模拟开关(500)的输入端,模拟开关(500)根据FPGA发送的模拟开关信号选择输出通道。
2.根据权利要求1所述的基于FPGA的多通道DAC控制系统,其特征在于:所述MCU(100)的型号为STM32F429IGT6。
3.根据权利要求1所述的基于FPGA的多通道DAC控制系统,其特征在于:所述多通道DAC的型号为SGM5348-12。
4.根据权利要求1所述的基于FPGA的多通道DAC控制系统,其特征在于:所述模拟开关(500)的型号为DG306B。
5.根据权利要求1所述的基于FPGA的多通道DAC控制系统,其特征在于:所述FPGA的型号为EP4CE30F23I7N。
6.根据权利要求1所述的基于FPGA的多通道DAC控制系统,其特征在于:所述FPGA的数量为两个。
7.一种基于FPGA的多通道DAC控制方法,其特征在于,包括以下步骤:
S100、MCU(100)将模拟开关信号、输出电平信号和周期信号发送给多个连接同一晶振(300)的FPGA;
S200、FPGA例化每个多通道DAC的输入接口;
S300、FPGA将一个周期内的各个输出电平信号一次性分别配置给多通道DAC的各个输出通道,多通道DAC将整个周期的输出电平信号存储在内部寄存器,暂不转换输出;
S400、待各个多通道DAC上一个周期运行完毕后,各个多通道DAC的所有输出通道同时输出模拟信号,同时FPGA按照新配置的周期信号输出和切换模拟开关信号,模拟开关(500)根据FPGA发送的模拟开关信号选择输出通道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210380091.0A CN114839904A (zh) | 2022-04-12 | 2022-04-12 | 基于fpga的多通道dac控制系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210380091.0A CN114839904A (zh) | 2022-04-12 | 2022-04-12 | 基于fpga的多通道dac控制系统和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114839904A true CN114839904A (zh) | 2022-08-02 |
Family
ID=82564700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210380091.0A Pending CN114839904A (zh) | 2022-04-12 | 2022-04-12 | 基于fpga的多通道dac控制系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114839904A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101098442A (zh) * | 2007-07-13 | 2008-01-02 | 上海大学 | 一种基于fpga的视频格式转换器 |
CN101321051A (zh) * | 2008-05-28 | 2008-12-10 | 京信通信系统(中国)有限公司 | 射频拉远单元的时钟同步装置及其方法 |
CN102882673A (zh) * | 2012-09-12 | 2013-01-16 | 清华大学 | 多通道高速dac同步实现方法 |
CN104950770A (zh) * | 2015-06-24 | 2015-09-30 | 中国船舶重工集团公司第七二六研究所 | 可控的高速多通道信号采集控制电路系统及其控制方法 |
CN204883707U (zh) * | 2015-09-08 | 2015-12-16 | 四川鸿创电子科技有限公司 | 一种基于fpga控制的新型多路高速dac同步电路 |
CN106357270A (zh) * | 2016-08-31 | 2017-01-25 | 南京长峰航天电子科技有限公司 | 一种基于3Gsps信号处理板多DAC同步输出的系统及方法 |
CN214177298U (zh) * | 2021-01-28 | 2021-09-10 | 深圳市明微电子股份有限公司 | Dac多通道控制电路及驱动装置 |
CN215067805U (zh) * | 2021-06-02 | 2021-12-07 | 成都菲斯洛克电子技术有限公司 | 一种数字信号采集处理与输出系统 |
-
2022
- 2022-04-12 CN CN202210380091.0A patent/CN114839904A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101098442A (zh) * | 2007-07-13 | 2008-01-02 | 上海大学 | 一种基于fpga的视频格式转换器 |
CN101321051A (zh) * | 2008-05-28 | 2008-12-10 | 京信通信系统(中国)有限公司 | 射频拉远单元的时钟同步装置及其方法 |
CN102882673A (zh) * | 2012-09-12 | 2013-01-16 | 清华大学 | 多通道高速dac同步实现方法 |
CN104950770A (zh) * | 2015-06-24 | 2015-09-30 | 中国船舶重工集团公司第七二六研究所 | 可控的高速多通道信号采集控制电路系统及其控制方法 |
CN204883707U (zh) * | 2015-09-08 | 2015-12-16 | 四川鸿创电子科技有限公司 | 一种基于fpga控制的新型多路高速dac同步电路 |
CN106357270A (zh) * | 2016-08-31 | 2017-01-25 | 南京长峰航天电子科技有限公司 | 一种基于3Gsps信号处理板多DAC同步输出的系统及方法 |
CN214177298U (zh) * | 2021-01-28 | 2021-09-10 | 深圳市明微电子股份有限公司 | Dac多通道控制电路及驱动装置 |
CN215067805U (zh) * | 2021-06-02 | 2021-12-07 | 成都菲斯洛克电子技术有限公司 | 一种数字信号采集处理与输出系统 |
Non-Patent Citations (2)
Title |
---|
卫冠荣等: "基于FPGA的多通道高精度信号源设计", 《单片机与嵌入式系统应用》, pages 83 - 87 * |
牛磊磊: "液晶微镜电扫驱控系统", 《中国优秀硕士论文全文数据库工程科技Ⅱ辑》, pages 61 - 81 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4032893A (en) | Reconfigurable data bus | |
US20050259058A1 (en) | Liquid crystal display driver device and liquid crystal display system | |
US5079451A (en) | Programmable logic device with global and local product terms | |
US20050265269A1 (en) | Signal transmission apparatus | |
US7199732B1 (en) | Data converter with reduced component count for padded-protocol interface | |
US7656187B2 (en) | Multi-channel communication circuitry for programmable logic device integrated circuits and the like | |
US11754695B2 (en) | Ultrasound imaging device | |
WO2017011621A1 (en) | Spi interface with less-than-8-bit bytes and variable packet size | |
CN114839904A (zh) | 基于fpga的多通道dac控制系统和方法 | |
CN209517099U (zh) | 多通道模数转换系统 | |
US9083339B2 (en) | Programmable logic unit | |
WO2003073641A2 (en) | Channel bonding control logic architecture | |
CN201450583U (zh) | 多路输入音频混合交换装置 | |
TWI746358B (zh) | 可配置輸入/輸出裝置及其操作方法 | |
JPH08307269A (ja) | アナログ・ディジタル変換器 | |
CN115035866A (zh) | 分区背光控制模块及其控制方法、显示装置和电子设备 | |
CN110781103B (zh) | 一种pxi总线开关模块控制系统及方法 | |
US9170952B1 (en) | Configurable multi-standard device interface | |
CN113098513A (zh) | 多通道adc修调校准系统及方法 | |
CN111385510A (zh) | 可切换的i2s接口 | |
CN202713480U (zh) | 一种ccd信号处理电路 | |
US7519848B2 (en) | Data transfer apparatus | |
CN220087370U (zh) | 一种支持dvb-t/t2的混合式数字调制装置 | |
US20050251585A1 (en) | Multi-interval data acquisition apparatus | |
JP2001024423A (ja) | フェイズドアレイアンテナ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220802 |