CN114827488B - 像素结构单元、像素结构阵列及其操作方法、图像传感器 - Google Patents

像素结构单元、像素结构阵列及其操作方法、图像传感器 Download PDF

Info

Publication number
CN114827488B
CN114827488B CN202210447721.1A CN202210447721A CN114827488B CN 114827488 B CN114827488 B CN 114827488B CN 202210447721 A CN202210447721 A CN 202210447721A CN 114827488 B CN114827488 B CN 114827488B
Authority
CN
China
Prior art keywords
unit
pixel structure
output
structure unit
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210447721.1A
Other languages
English (en)
Other versions
CN114827488A (zh
Inventor
周正
于贵海
刘晓彦
康晋锋
黄鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202210447721.1A priority Critical patent/CN114827488B/zh
Publication of CN114827488A publication Critical patent/CN114827488A/zh
Application granted granted Critical
Publication of CN114827488B publication Critical patent/CN114827488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本公开提供了一种像素结构单元、像素结构阵列及其操作方法、图像传感器，其中，该像素结构单元包括上拉结构单元、感光输出单元和输出控制单元。感光输出单元与所述上拉结构单元相连；输出控制单元与所述感光输出单元相连；其中，在所述感光输出单元和所述输出控制单元同时处于光照条件下，且上拉结构单元被控制开启，以对所述感光输出单元充电，并使得所述输出控制单元工作以对所述感光输出单元放电。因此，从而能够使得像素结构单元根据入射光强自适应调节感光灵敏度，相对于传统CIS像素元，仅凭像素结构单元本身即可满足高对比度成像的要求，使得图像传感器在各种应用场景下都能呈现良好的成像质量。

Description

像素结构单元、像素结构阵列及其操作方法、图像传感器
技术领域
本公开涉及半导体器件技术领域以及集成电路技术领域，具体涉及一种像素结构单元、像素结构阵列及其操作方法、图像传感器。
背景技术
图像传感器是当今信息化时代的重要基础之一。传统的CMOS图像传感器(CMOSimage sensor，简称CIS)为当代市场主流，其像素结构单元基本结构如图1所示，由复位管101、光电二极管102、源跟随管103和选通管104构成。CIS像素元基本工作原理为光电二极管102在曝光(即光照)时，通过供电端向该像素结构单元施加电源电压V01，在此基础上通过字线端向该像素结构单元的复位管101的栅极施加输入电压V02，给源跟随管103的栅极放电，源跟随管103的输出电流发生相应的变化，当选通管104选通时，在输出端S输出对应的感光信号，其中光电二极管102的正极接地G。但是，在现有的CIS像素结构单元中，作为感光单元的光电二极管102的感光灵敏度在不同光强时近乎不变，其在环境光强变化较大的应用场景，入射光强较大的像素元容易过曝，光强较小的像素元则容易欠曝，导致其对应的阵列输出的原始图像对比度小，成像质量差。
发明内容
(一)要解决的技术问题
针对上述所提及的传统CIS像素元在不具有复杂的辅助结构基础上，感光灵敏度在不同光强时近乎不变，导致在环境变化较大的场景下造成的成像质量较差的技术问题，本公开提供了一种能够自适应调节感光灵敏度的像素结构单元、像素结构阵列及其操作方法、图像传感器，从而能够使得像素结构单元根据入射光强自适应调节感光灵敏度，以使得图像传感器在各种应用场景下都能呈现良好的成像质量。
(二)技术方案
本公开的一个方面提供了一种像素结构单元，其中，包括上拉结构单元、感光输出单元和输出控制单元。感光输出单元与所述上拉结构单元相连；输出控制单元与所述感光输出单元相连；其中，在所述感光输出单元和所述输出控制单元同时处于光照条件下，且上拉结构单元被控制开启，以对所述感光输出单元充电，并使得所述输出控制单元工作以对所述感光输出单元放电。
根据本公开的实施例，所述像素结构单元还包括下拉结构单元，下拉结构单元与所述输出控制单元相互并联。
根据本公开的实施例，所述上拉结构单元的栅端与所述像素结构单元的输入端相连；所述下拉结构单元的栅端与所述上拉结构单元的栅端对应，并与所述像素结构单元的输入端相连。
根据本公开的实施例，所述上拉结构单元的源端与所述像素结构单元的电源端相连；所述感光输出单元的漏端与所述上拉结构单元的源端对应，并与所述像素结构单元的电源端相连。
根据本公开的实施例，所述上拉结构单元的漏端与所述下拉结构单元的漏端相连；所述感光输出单元的栅端与所述上拉结构单元的漏端和所述下拉结构单元的漏端对应相连；所述输出控制单元的第一输出端与所述感光输出单元的栅端、所述上拉结构单元的漏端和所述下拉结构单元的漏端对应相连。
根据本公开的实施例，所述下拉结构单元的源端与所述像素结构单元的接地端相连，所述输出控制单元的第二输出端与所述像素结构单元的接地端对应，并与所述下拉结构单元的源端相连。
根据本公开的实施例，所述感光输出单元的源端与所述像素结构单元的输出端相连；所述感光输出单元的衬底与所述像素结构单元的控制端相连。
本公开的另一个方面提供了一种上述的像素结构单元的操作方法，其中，包括：在所述像素结构单元的电源端施加一电源电压，并对所述像素结构单元施加光照；在施加了所述电源电压的所述像素结构单元的输入端的施加第一输入电压，以控制开启所述像素结构单元的上拉结构单元、关断所述像素结构单元的下拉结构单元、开启所述像素结构单元的输出控制单元，从而开启所述像素结构单元的感光输出单元，以在所述感光输出单元对应的所述像素结构单元的输出端输出感光信号。
根据本公开的实施例，在所述像素结构单元的电源端施加一电源电压，并对所述像素结构单元施加光照之后，还包括：在施加了所述电源电压的所述像素结构单元的输入端施加一第二输入电压，以控制开启所述下拉结构单元、关断所述上拉结构单元，并控制所述感光输出单元的衬底控制电位发生改变，且停止所述输出控制单元，从而切换所述感光输出单元对应的所述像素结构单元的控制端的衬底控制电位为积分控制电位，完成所述像素结构单元的光积分过程。
根据本公开的实施例，其中，在所述像素结构单元的电源端施加一电源电压，并对所述像素结构单元施加光照之后，还包括：在施加了所述电源电压的所述像素结构单元的输入端施加一第三输入电压，以控制开启所述下拉结构单元、关断所述上拉结构单元，并控制所述感光输出单元的控制电位发生改变，且停止所述输出控制单元，从而恢复所述感光输出单元对应的所述像素结构单元的控制端的积分控制电位为衬底控制电位，完成所述像素结构单元的复位过程。
本公开的另一方面还提供了一种像素结构阵列，包括多个上述的像素结构单元，其中，所述多个像素结构单元按照行和列的布局均匀分布在所述像素结构阵列中，所述像素结构阵列还包括电源线、控制线、多个输入线和多个输出线。所述像素结构阵列中的每个像素结构单元的电源端均连接至所述电源线；所述像素结构阵列中的每个像素结构单元的控制端均连接至所述控制线；所述像素结构阵列的每个行中的每个像素结构单元的输入端连接至所述多个输入线中的对应一个输入线；所述像素结构阵列的每个列中的每个像素结构单元的输出端连接至所述多个输出线中的对应一个输出线。
本公开的另一方面还提供了一种上述像素结构阵列的操作方法，其中，包括：在所述像素结构阵列的电源线上施加一电源电压，并对所述像素结构阵列施加光照；在所述多个输入线的一个输入线上依次施加第二输入电压、第一输入电压和第三输入电压，以控制对应的所述像素结构阵列的所述输入线对应行中的每个像素结构单元的光积分过程、感光输出过程、复位过程。
本公开的另一方面还提供了一种图像传感器，包括上述的像素结构阵列。
(三)有益效果
本公开的一个方面提供了一种像素结构单元，其中，包括上拉结构单元、感光输出单元和输出控制单元。感光输出单元与所述上拉结构单元相连；输出控制单元与所述输出控制单元相连；其中，在所述感光输出单元和所述输出控制单元同时处于光照条件下，且上拉结构单元被控制开启，以对所述感光输出单元充电，并使得所述输出控制单元工作以对所述感光输出单元放电。由于所述感光输出单元具有感光灵敏度随栅压增大而增大的关键特性，可以使得在所述像素结构单元接收的光照光强越大的情况下，感光输出单元的栅极电压越小，感光输出单元的感光灵敏度就越小，，即可实现随光强自适应调节感光灵敏度，相对于传统CIS像素元，仅凭像素结构单元本身即可满足高对比度成像的要求。
附图说明
图1为现有技术中CIS像素结构单元的结构组成连接示意图；
图2示意性示出了根据本公开实施例的像素结构单元的结构组成连接示意图；
图3示意性示出了根据本公开实施例的像素结构单元的感光输出单元随栅压变化的感光灵敏度变化曲线示意图；
图4示意性示出了根据本公开实施例的像素结构单元的操作方法的流程图；
图5示意性示出了根据本公开实施例的像素结构单元的操作方法的时序图；
图6示意性示出了根据本公开实施例的像素结构阵列的结构组成连接示意图；
图7示意性示出了根据本公开实施例的像素结构阵列的操作方法的流程图；以及
图8示意性示出了根据本公开实施例的像素结构阵列的操作方法的时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把他们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把他们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的代替特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
对于传统的CIS像素结构单元而言，作为感光单元的光电二极管102的感光灵敏度在不同光强时近乎不变，其在环境光强变化较大的应用场景，入射光强较大的像素元容易过曝，光强较小的像素元则容易欠曝，导致其对应的阵列输出的原始图像对比度小，成像质量差。然而，对比度是评价图像传感器成像质量的重要指标。因此，为加强CIS像素元的成像质量，一般还需要进一步提供其他配合结构对该CIS像素元结构作为补充，这就往往造成传统CIS像素元结构无法单独实现相应的自适应感光调节效果，必须依赖较为复杂的配合结构实现，使得整个CIS传统技术对器件整体的尺寸要求较大，同时还需要涉及更多更复杂的电路配合。
针对上述所提及的传统CIS像素元在不具有复杂的辅助结构基础上，感光灵敏度在不同光强时近乎不变，导致在环境变化较大的场景下造成的成像质量较差的技术问题，本公开提供了一种能够自适应调节感光灵敏度的像素结构单元、像素结构阵列及其操作方法、图像传感器，从而能够使得像素结构单元根据入射光强自适应调节感光灵敏度，以使得图像传感器在各种应用场景下都能呈现良好的成像质量。
如图2所示，本公开的一个方面提供了一种像素结构单元200，其中，包括上拉结构单元M1、感光输出单元PM和输出控制单元PD。
感光输出单元PM与所述上拉结构单元M1相连；
输出控制单元PD与所述感光输出单元PM相连；
其中，在所述感光输出单元PM和所述输出控制单元PD同时处于光照条件下，且上拉结构单元M1被控制开启，以对所述感光输出单元PM充电，并使得所述输出控制单元工作PD以对所述感光输出单元PM放电。
本公开实施例的像素结构单元(即像素元)，每个像素元至少可以由一个上拉结构单元M1、一个感光输出单元PM和一个输出控制单元PD所构成，其中上拉结构单元M1可以为感光输出单元PM充电。其中，上拉结构单元M1可以是一上拉晶体管，具体可以是一NMOS或PMOS管；感光输出单元PM则可以是一可利用光照改变阈值电压特性的晶体管器件，具体可以为一栅控感光晶体管，如UTBB感光晶体管；输出控制单元PD则可以是一光电二极管。因此，本公开实施例的像素结构单元200结构相对于传统CIS结构单元极为简单，其中，输出控制单元PD和上拉结构单元M1可根据入射光强大小改变感光输出单元PM的栅压，从而可实现感光输出单元PM输出的感光灵敏度随光强变化进行自适应的调节，从而使得以该像素元为基础构成的阵列即可输出高对比度的原始图像，改善成像质量。换言之，输出控制单元PD主要用于根据光强控制感光输出单元PM的输出能力。可见，本公开实施例的该像素元根本不需要任何其他辅助成像的外部结构或者电路，即自身完成对感光输出单元PM的充电，使得输出控制单元PD工作并通过感光输出单元PM放电，从而输出感光信号。
具体地，可以基于上述如图2所示结构，对该像素元相应的感光信号输出的技术原理作进一步的说明如下：首先，对如图2所示像素元进行光照并施加电源电压，以对该像素元进行供电；之后，对该像素元施加输入电压，使得在感光输出单元PM和输出控制单元PD同时处于光照条件下时，开启上拉结构单元M1，从而对感光输出单元PM的栅极进行充电，当感光输出单元PM的栅极电位大于一设定阈值时，输出控制单元PD可以正常工作，并对感光输出单元PM的栅极放电。当光照强度变化时，光强越大，输出控制单元PD放电电流越大，最终平衡状态的感光输出单元PM的栅极电位越低，光强越小，输出控制单元PD放电电流越小，最终平衡状态的感光输出单元PM的栅极电位越高。因此，在该栅极电位较高的情况下，感光输出单元PM的栅极电压(即栅压)稳定在一大于0的值，从而能够开启该感光输出单元PM，输出感光信号。
其中，如图3所示对应图2所示感光输出单元PM的感光灵敏度随栅压变化关系的示意图，其中，该感光输出单元PM可以为一在曝光时间内感光并将环境光强转化为电信号输出的半导体器件，可以为一上述的UTBB感光晶体管PM。该栅控感光晶体管一般可以至少为三端器件，分别为栅极、漏极和源极。栅控感光晶体管的栅极电压大小可调控漏、源两极电流的大小，同时在各偏压不变条件下，光照可以改变漏极电流的大小。其中，该栅控感光晶体管的感光灵敏度S满足：
Figure BDA0003616058350000081
其中，ΔIds为该栅控感光晶体管的漏极电流变化量，ΔIopt为该栅控感光晶体管的对应入射光强的变化量。如图3所示，可见上述公式(1)中的栅控感光晶体管的关键特性感光灵敏度S随其栅压增大而增大。
因此，如图2所示的像素元结构中，入射光强越大，感光输出单元PM的栅极电压越小，感光输出单元PM的感光灵敏度就越小，因此入射光强较大的像素结构单元输出信号不容易发生过曝，且入射光强较小的像素元的感光输出信号也不容易欠曝，即曝光程度随光强的变化可以适应性调整，可实现随光强自适应调节感光灵敏度，仅仅凭像素单元本身就可满足高对比度成像的要求。其中，可充当本公开实施例中像素单元结构中感光输出单元PM的典型器件如P阱UTBB感光单元和二硫化钼光电晶体管中之一。
因此，由于所述感光输出单元具有感光灵敏度随栅压增大而增大的关键特性，可以使得在所述像素结构单元接收的光照光强越大的情况下，感光输出单元的栅极电压越小，感光输出单元的感光灵敏度就越小，因此入射光强较大的像素结构单元输出信号不容易发生过曝，且入射光强较小的像素元的感光输出信号也不容易欠曝，相对于传统CIS像素元，仅凭像素结构单元本身即可满足高对比度成像的要求。可见，本公开实施例的上述像素结构单元能够使得像素结构单元根据入射光强自适应调节感光灵敏度，以使得图像传感器在各种应用场景下都能呈现良好的成像质量。
如图2所示，根据本公开的实施例，所述像素结构单元200还包括下拉结构单元M2，下拉结构单元M2与所述输出控制单元PD相互并联。
本公开实施例中，每个像素元在上述一个上拉结构单元M1、一个感光输出单元PM和一个输出控制单元PD的基础上，还可以进一步具有一个下拉结构单元M2，该下拉结构单元M2可以为一下拉晶体管，具体可以与上拉结构单元M1不同，为一PMOS管或NMOS管。在上述感光输出单元PM被控制放电以输出感光信号的过程中，该下拉结构单元M2可以因像素元所施加的输入电压而被控制关断。
具体地，结合图2所示像素结构单元，对本公开实施例的感光信号的输出技术原理作进一步的说明如下，首先，对如图2所示像素元进行光照并施加电源电压，以对该像素元进行供电；之后，对该像素元施加输入电压，使得在感光输出单元PM和输出控制单元PD同时处于光照条件下时，开启上拉结构单元M1，并关断下拉结构单元M2，从而对感光输出单元PM的栅极进行充电，当感光输出单元PM的栅极电位大于一设定阈值时，输出控制单元PD可以正常工作，并对感光输出单元PM的栅极放电。当光照强度变化时，光强越大，输出控制单元PD放电电流越大，最终平衡状态的感光输出单元PM的栅极电位越低，光强越小，输出控制单元PD放电电流越小，最终平衡状态的感光输出单元PM的栅极电位越高。因此，在该栅极电位较高的情况下，感光输出单元PM的栅极电压(即栅压)稳定在一大于0的值，从而能够开启该感光输出单元PM，输出感光信号。
其中，相对于上拉结构单元M1主要用于对该感光输出单元PM的栅极进行充电，下拉结构单元M2主要用于对该感光输出单元PM的栅极进行放电，拉结构单元M1和下拉结构单元M2对应相连。此外，输出控制单元PD与上拉结构单元M1共同根据光强调节感光输出单元PM栅极电压。
如图2所示，根据本公开的实施例，所述上拉结构单元M1的栅端与所述像素结构单元200的输入端201相连；所述下拉结构单元M2的栅端与所述上拉结构单元M1的栅端对应，并与所述像素结构单元200的输入端201相连。
上拉结构单元M1的栅端、下拉结构单元M2的栅端以及像素结构单元200的输入端201三者相连，即上拉结构单元M1的栅端、下拉结构单元M2的栅端均连接至像素结构单元200的输入端201，使得通过输入端201所施加的输入电压VWL，能够控制上拉结构单元M1和下拉结构单元M2各自的关断和开启，从而在关断下拉结构单元M2的同时，开启该上拉结构单元M1对该感光输出单元PM的栅极进行充电，或者在关断上拉结构单元M1的同时，开启该下拉结构单元M2对该感光输出单元PM的栅极进行放电。
其中，该像素结构单元200的输入端201可以连接到字线WL上，并通过字线WL对该像素单元200的输入端201施加上述输入电压VWL，以对上拉结构单元M1和下拉结构单元M2各自的关断和开启进行控制。其中，在同一输入电压VWL下，上拉结构单元M1和下拉结构单元M2一般不能同时关断或者同时开启。其中，该输入电压VWL用作该字线WL的字线控制信号，以选通该输入端201。
如图2所示，根据本公开的实施例，所述上拉结构单元M1的源端与所述像素结构单元200的电源端相连；所述感光输出单元PM的漏端与所述上拉结构单元M1的源端对应，并与所述像素结构单元200的电源端相连。
上拉结构单元M1的源端、感光输出单元PM的漏端以及像素结构单元200的电源端202三者相连，即上拉结构单元M1的源端、感光输出单元PM的漏端均连接至像素结构单元200的电源端202，使得通过该电源端202所施加的电源电压VDD，能够利用与上拉结构单元M1、感光输出单元PM对该像素元进行供电，从而实现上述输入电压VWL施加到输入端201时，能够实现控制上拉结构单元M1和下拉结构单元M2各自的关断和开启。
其中，该像素结构单元200的电源端202可以连接到电源线EL上，其中电源线EL可以是能够与电源相连的类似字线WL的结构导线。通过该电源线EL可以对该电源端202施加上述电源电压VDD，从而能够为该像素结构单元200进行供电。
如图2所示，根据本公开的实施例，所述上拉结构单元M1的漏端与所述下拉结构单元M2的漏端相连；所述感光输出单元PM的栅端与所述上拉结构单元M1的漏端和所述下拉结构单元M2的漏端对应相连；所述输出控制单元PD的第一输出端与所述感光输出单元PM的栅端、所述上拉结构单元M1的漏端和所述下拉结构单元M2的漏端对应相连。
上拉结构单元M1的漏端、下拉结构单元M2的漏端、输出控制单元PD的第一输出端和感光输出单元PM的栅端四者相连，使得在满足输出控制单元PD和感光输出单元PM同时接受光照条件下，且电源端202施加电源电压VDD，以及输入端201施加输入电压VWL的情况下，开启上拉结构单元M1，并关断下拉结构单元M2，从而对感光输出单元PM的栅极进行充电，当感光输出单元PM的栅极电位大于一设定阈值时，输出控制单元PD可以正常工作，并对感光输出单元PM的栅极放电，以实现该感光输出单元PM的感光电信号的输出，其中，该电源电压VDD＞0，且该输入电压VWL＝0，此时该输入端201未选通。或者，在保持上述电源电压VDD＞0时，且该输入电压VWL＞0情况下，该输入端201未选通，从而关断上拉结构单元M1，开启下拉结构单元M2，以对感光输出单元PM的栅极进行放电，直至感光输出单元PM的栅极电位被复位至0，输出控制单元PD将停止工作，从而如可以实现感光输出单元PM的光积分过程或者复位过程。其中，在该两个过程中，像素结构单元200的感光输出单元PM并不输出感光信号。
如图2所示，根据本公开的实施例，所述下拉结构单元M2的源端与所述像素结构单元200的接地端203相连，所述输出控制单元PD的第二输出端与所述像素结构单元200的接地端203对应，并与所述下拉结构单元M2的源端相连。
下拉结构单元M2的源端、输出控制单元PD的第二输出端以及像素结构单元200的接地端203三者相连，即下拉结构单元M2的源端、输出控制单元PD的第二输出端均连至像素结构单元200的接地端203。因此，下拉结构单元M2与该输出控制单元PD二者之间构成并联关系。如此，便可以实现上述的感光信号输出(即读出)、光积分过程以及复位过程，具体可以参见下述的该像素结构单元200的操作方法和操作时序图，如图4和图5所示。
其中，该输出控制单元PD可以随着光强的变化对感光输出单元PM的栅极电压进行控制，具体可以为一光电二极管，该光电二极管可以具有一负极输出端作为上述的第一输出端和一与该负极输出端对应的正极输出端作为上述的第二输出端。其中，该光电二极管的负极输出端可以与感光输出单元PM的栅端相连。
如图2所示，根据本公开的实施例，所述感光输出单元PM的源端与所述像素结构单元200的输出端205相连；所述感光输出单元PM的衬底与所述像素结构单元200的控制端204相连。
对于本公开实施例的感光输出单元PM而言，其相应的源端可以理解为该像素结构单元200的输出端205，相应的其衬底的输出端可以作为该像素结构单元200的控制端204。
其中，对于本公开实施例的上述像素结构单元而言，其相应的每个运行周期可以分为光积分期、读出期和复位期，该运行周期可以依次运行并完成该光积分期、读出期和复位期。其中，在光积分期、读出期和复位期中的所有周期内该像素结构单元200均保持电源端202的电源电压VDD＞0，且尤其在读出期过程中保持相应的光照条件。
其中，在光积分期内，保持该像素结构单元的输入端201的输入电压VWL＞0，响应于该输入端201的输入电压VWL，开启下拉结构单元M2，关断上拉结构单元M1，使得感光输出单元PM的栅极电位被拉低至0电位，从而使得输出控制单元PD停止工作，感光输出单元PM的衬底控制电位VB自初始控制电位切换为一积分控制电位VB1，因而感光输出单元PM开启进行光积分过程，期间并不会输出感光信号。可见，该像素结构单元200的控制端204可以在上述光积分中，对该感光输出单元PM的衬底控制电位VB进行切换。
完成上述光积分期之后，在相应的读出期中，使得该像素结构单元的输入电压VWL由大于0转变为等于0，从而关断下拉结构单元M2，开启上拉结构单元M1，进而使得输出控制单元PD能够正常工作运行，使得感光输出单元PM的栅极电压稳定在一大于0的电压值，以开启该感光输出单元PM，使得该感光输出单元PM的源端能够通过该输出端205输出感光信号Id，即可以完成相应的感光读出。
完成上述的读出期之后，在相应的在复位期内，使得该像素结构单元的输入电压VWL保持大于0，从而开启下拉结构单元M2，关断上拉结构单元M1，进而使得感光输出单元PM的栅极电位被拉低至0电位，且停止输出控制单元PD的正常工作，使得感光输出单元PM的衬底控制电位VB自前述光积分期中的积分控制电位VB1切换为另一积分控制电位VB2，其中，积分控制电位VB2与积分控制电位VB1的极性相反，具体极性可以依感光输出单元PM的器件类型确定(如图5所示以VB2＞0、VB1＜0为例)，此时感光输出单元PM进行复位，期间也不会输出感光信号。
因此，对于本公开实施例如图2所示的像素结构单元200而言，其上拉结构单元M1和下拉结构单元M2的栅极均连接至同一字线控制信号VWL，且上拉结构单元M1和下拉结构单元M2的漏极也相互连接，同时上拉结构单元M1的源端接电源端202的电源电压VDD，下拉结构单元M2的源端连接至接地端203以实现接地。此外，输出控制单元PD与上拉结构单元M1共同根据光强调节感光输出单元PM栅极电压，输出控制单元PD与下拉结构单元M2并联，即输出控制单元PD正极输出端连接下拉结构单元M2源极，负极输出端连接下拉结构单元M2漏极。而且，感光输出单元PM负责感光及输出感光信号，该感光输出单元PM的漏极接电源端202的电源电压VDD，其栅极接上拉结构单元M1的漏极，其源端用作为该像素结构单元200的信号输出端205。
因此，由于所述感光输出单元PM具有感光灵敏度随栅压增大而增大的关键特性，可以使得在所述像素结构单元200接收的光照光强越大的情况下，感光输出单元PM的栅极电压越小，感光输出单元PM的感光灵敏度就越小，因此入射光强较大的像素结构单元输出信号不容易发生过曝，且入射光强较小的像素元的感光输出信号也不容易欠曝，相对于传统CIS像素元，仅凭像素结构单元本身即可满足高对比度成像的要求。
如图2-图5所示，本公开的另一个方面提供了一种上述的像素结构单元200的操作方法，其中，包括：
步骤S401：在所述像素结构单元的电源端施加一电源电压，并对所述像素结构单元施加光照；
步骤S402：在施加了所述电源电压的所述像素结构单元的输入端的施加第一输入电压，以控制开启所述像素结构单元的上拉结构单元、关断所述像素结构单元的下拉结构单元、开启所述像素结构单元的输出控制单元，从而开启所述像素结构单元的感光输出单元，以在所述感光输出单元对应的所述像素结构单元的输出端输出感光信号。
如图5和图2所示，对于本公开实施例的上述像素结构单元而言，其相应的每个运行周期可以分为光积分期、读出期和复位期，该运行周期可以依次运行并完成该光积分期、读出期和复位期。其中，在光积分期、读出期和复位期中的所有周期内该像素结构单元200均保持电源端202的电源电压VDD＞0，且尤其在读出期过程中保持相应的光照条件。
读出期一般在光积分期完成之后进行，在读出期中，可以使得该像素结构单元200的输入电压VWL由大于0转变为等于0，从而关断下拉结构单元M2，开启上拉结构单元M1，进而使得输出控制单元PD能够正常工作运行，使得感光输出单元PM的栅极电压稳定在一大于0的电压值，以开启该感光输出单元PM，使得该感光输出单元PM的源端能够通过该输出端205输出感光信号Id，即可以完成相应的感光读出。
具体地，首先，对如图2所示像素元进行光照并施加电源电压VDD＞0，以对该像素元进行供电；之后，控制施加到输入端201的输入电压VWL由大于0转变为等于0，使得在感光输出单元PM和输出控制单元PD同时处于光照条件下时，开启上拉结构单元M1，关断下拉结构单元M2，从而对感光输出单元PM的栅极进行充电，当感光输出单元PM的栅极电位大于一设定阈值时，输出控制单元PD可以正常工作，并对感光输出单元PM的栅极放电。当光照强度变化时，光强越大，输出控制单元PD放电电流越大，最终平衡状态的感光输出单元PM的栅极电位越低，光强越小，输出控制单元PD放电电流越小，最终平衡状态的感光输出单元PM的栅极电位越高。因此，在该栅极电位较高的情况下，感光输出单元PM的栅极电压(即栅压)稳定在一大于0的值，从而能够开启该感光输出单元PM，输出感光信号。
可见，由于所述感光输出单元具有感光灵敏度随栅压增大而增大的关键特性，可以使得在所述像素结构单元接收的光照光强越大的情况下，感光输出单元的栅极电压越小，感光输出单元的感光灵敏度就越小，因此入射光强较大的像素结构单元输出信号不容易发生过曝，且入射光强较小的像素元的感光输出信号也不容易欠曝，相对于传统CIS像素元，仅凭像素结构单元本身即可满足高对比度成像的要求。可见，本公开实施例的上述像素结构单元能够使得像素结构单元根据入射光强自适应调节感光灵敏度，以使得图像传感器在各种应用场景下都能呈现良好的成像质量。
如图2-图5所示，根据本公开的实施例，在步骤S401所述在所述像素结构单元的电源端施加一电源电压，并对所述像素结构单元施加光照之后，还包括：在施加了所述电源电压的所述像素结构单元的输入端施加一第二输入电压，以控制开启所述下拉结构单元、关断所述上拉结构单元，并控制所述感光输出单元的衬底控制电位发生改变，且停止所述输出控制单元，从而切换所述感光输出单元对应的所述像素结构单元的控制端的衬底控制电位为第一积分控制电位，完成所述像素结构单元的光积分过程。
在光积分期一般在读出期进行之前完成，具体地，保持该像素结构单元的输入端201的输入电压VWL＞0，响应于该输入端201的输入电压VWL，保持VWL＞0，从而开启下拉结构单元M2，关断上拉结构单元M1，同时控制感光输出单元PM的栅极电位发生改变(如栅极电位被控制拉低至0电位)，从而使得输出控制单元PD停止工作，且感光输出单元PM的衬底控制电位VB自初始控制电位切换为一第一积分控制电位VB1，因而感光输出单元PM开启进行光积分过程，期间并不会输出感光信号。可见，该像素结构单元200的控制端204可以在上述光积分中，对该感光输出单元PM的衬底控制电位VB进行切换。其中，感光输出单元PM的衬底控制电位VB的切换主要可以由感光输出单元PM的栅极电位被拉低至0电位所控制。
如图2-图5所示，根据本公开的实施例，其中，在所述像素结构单元的电源端施加一电源电压，并对所述像素结构单元施加光照之后，还包括：在施加了所述电源电压的所述像素结构单元的输入端施加一第三输入电压，以控制开启所述下拉结构单元、关断所述上拉结构单元，并控制所述感光输出单元的控制电位发生改变，且停止所述输出控制单元，从而恢复所述感光输出单元对应的所述像素结构单元的控制端的第一积分控制电位为第二积分控制电位，完成所述像素结构单元的复位过程。
依次完成上述的光积分期和读出期之后，在相应的在复位期内，使得该像素结构单元的输入电压VWL保持大于0，从而开启下拉结构单元M2，关断上拉结构单元M1，同时控制感光输出单元PM的栅极电位发生改变(如栅极电位被控制拉低至0电位)，且停止输出控制单元PD的正常工作，使得感光输出单元PM的衬底控制电位VB自前述光积分期中的第一积分控制电位VB1切换为第二积分控制电位VB2，其中，第二积分控制电位VB2与第一积分控制电位VB1的极性相反，可以作为复位控制电压，具体极性可以依感光输出单元PM的器件类型确定(如图5所示以VB2＞0、VB1＜0为例)，此时感光输出单元PM进行复位，期间也不会输出感光信号。
其中，在光积分期、读出期和复位期中的所有周期内该像素结构单元200均保持电源端202的电源电压VDD＞0，且尤其在读出期过程中保持相应的光照条件。其中，感光输出单元PM的第一积分控制电位VB1的切换主要可以由感光输出单元PM的栅极电位被拉低至0电位所控制。
因此，本公开实施例的上述像素结构单元能够使得像素结构单元根据入射光强自适应调节感光灵敏度，以使得图像传感器在各种应用场景下都能呈现良好的成像质量。
如图2-图6所示，本公开的另一方面还提供了一种像素结构阵列600，包括多个上述的像素结构单元611-6mn，其中，所述多个像素结构单元611-6mn按照行和列的布局均匀分布在所述像素结构阵列600中，所述像素结构阵列600还包括电源线EL0、控制线CL0、多个输入线WL1-WLm和多个输出线BL1-BLn。
所述像素结构阵列600中的每个像素结构单元的电源端均连接至所述电源线EL0；
所述像素结构阵列600中的每个像素结构单元的控制端均连接至所述控制线CL0；
所述像素结构阵列600的每个行中的每个像素结构单元的输入端连接至所述多个输入线WL1-WLm中的对应一个输入线；
所述像素结构阵列的每个列中的每个像素结构单元的输出端连接至所述多个输出线BL1-BLn中的对应一个输出线。
如图6所示，该像素结构阵列600可以同时包括有611-6mn共计m×n个如图2所示像素结构单元200。这些像素结构单元按照X方向所定义的列，和Y方向所定义的行进行均匀排布，形成该像素结构阵列600。
电源线EL0主要用于将该像素结构阵列600中所有的像素结构单元的电源端进行连通，使得对该电源线EL0施加电源电压VDD时，可以同时对该该像素结构阵列600中所有的像素结构单元同时进行供电。
控制线CL0主要用于将该像素结构阵列600中所有的像素结构单元的感光输出单元的衬底控制端进行连通，使得该像素结构阵列600中的每行的每个像素结构单元都能够在未被选通时(对应输入端的输入电压VWL大于0)进行光积分过程。
输入线WL1-WLm按照Y方向排布，并将与各个输入线相连的多个像素结构单元沿Y方向分布为该像素结构阵列600的行。如对于n个像素结构单元611-61n的所有输入端与该像素结构单元611-61n所形成的行的输入线WL1连通。因此，当对某一输入线施加相应的输入电压时，将可以对该输入线对应的行的所有像素结构单元的感光信号进行控制输出。其中，输入线可以是控制选通用字线等。
输出线BL1-BLn按照X方向排布，并将与各个输出线相连的多个像素结构单元沿X方向分布为该像素结构阵列600的列。如对于m个像素结构单元611-6m1的所有输出端与该像素结构单元611-6ml所形成的列的输出线BL1连通。因此，使得当一输出线中某一行对应的一个像素结构单元被施加相应输入电压时，该输出线可以用于输出该像素结构单元的感光信号。其中，输出线可以是控制输出用位线等。
因此，该像素结构阵列中每个像素结构单元的电源端均连接至电源线EL0，并通过电源线向像素结构阵列施加电源电压VDD，其中，对于像素结构单元的对应感光输出单元的衬底控制电压可以均连接至同一控制线CL0，并通过该控制线CL0实现同一控制电压VB。此外，该像素结构阵列中每一行的像素结构单元的对应上拉结构单元M1的栅极的输入端连接至同一条字线构成的输入线上，每一列像素结构单元中的对应感光输出单元的源端的输出端连接至同一条位线构成的输出线上。
基于前述针对像素结构单元的描述，可见，本公开实施例的上述像素结构单元所构成像素结构阵列能够根据像素结构单元依据入射光强自适应调节感光灵敏度的特性，以使得该像素结构阵列在各种应用场景下都能呈现良好的光照成像质量。
如图2-图8所示，本公开的另一方面还提供了一种上述像素结构阵列的操作方法，其中，包括：
步骤S701：在所述像素结构阵列的电源线上施加一电源电压，并对所述像素结构阵列施加光照；
步骤S702：在所述多个输入线的一个输入线上依次施加第二输入电压、第一输入电压和第三输入电压，以控制对应的所述像素结构阵列的所述输入线对应行中的每个像素结构单元的光积分过程、感光输出过程、复位过程。
如图8所示，对于本公开实施例的上述像素结构单元所构成像素结构阵列而言，对其进行上述操作的运行周期可以按照输入线所在行分为多个运行周期，每个运行周期对应该所在行的多个像素结构单元的运行操作具体可分为三个子周期，依次为光积分期、读出期和复位期，所有周期(即光积分期、读出期和复位期)内均保持电源电压VDD＞0；其中，该所在行的多个像素结构单元的每个像素结构单元的控制端对应的衬底控制电压VB在光积分期和读出期均可以被控制为积分控制电位VB1，而在复位期则可以被控制为复位控制电位VB2；此外，在各输入线的输入控制电压VWLi(即输入电压)在光积分期和复位期均保持大于0，在读出期则可以依序变为0，从而可以对该像素结构阵列各像素结构单元的感光信号按行输出，即当某条输入线选通时，该行的像素结构单元感光信号在不同的输出线上可以同时输出。因此，在遍历选通不同的输入线时，即可输出整个像素结构阵列中的所有像素结构单元的感光信号。
具体地，如图2、图6和图8所示，该像素结构阵列中每个像素结构单元的电源端均通过电源线连接至电源电压VDD；每一行的像素结构单元的M1管栅极连接至同一条字线，每一列像素结构单元中的感光输出单元PM的源端对应该像素结构单元输出端连接至同一条输出线。每个运行周期分为光积分期、读出期和复位期，所有周期内均保持上述电源电压VDD＞0。各输入线控制电压VWLi(即输入电压，其中i为1-m中的正整数)仅在读出期选通，即由VWL＞0变为VWL＝0，此时对应输入线所在行的每个像素结构单元的结构中的下拉结构单元M2关断，上拉结构单元M1开启，输出控制单元PD正常工作，使得对应像素结构单元的感光输出单元PM的栅压在不同光强下稳定在不同的栅压值并开启该感光输出单元PM，读出该感光输出单元PM光电信号，并通过相应的感光输出单元PM的源端对应输出端通过该像素结构单元所在列的输出线执行输出；其余时间段VWLi均保持大于0，此时对应上拉结构单元M1关断，下拉结构单元M2开启，感光输出单元PM栅极电位则响应被复位至0，此时感光输出单元PM进行光积分或复位，并不输出光电信号。其中，该像素结构阵列中各字线控制电压VWLi在读出期内依次选通，各像素结构单元信号按行输出，即当某条输入线选通时，该行的像素结构单元的感光信号在不同的输出线上同时输出，遍历选通不同的输入线，则可输出整个像素结构阵列中的所有像素结构单元的感光信号。
本公开的另一方面还提供了一种图像传感器，包括上述的像素结构阵列。因此，本领域技术人员应当理解，本公开实施例的图像传感器可以作为传统CIS传感器的替代器件，无需任何复杂辅助成像结构或者电路，仅凭器件本身即可以实现相应的高质量成像。
至此，已经结合附图对本公开实施例进行了详细描述。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种像素结构单元，其中，包括：
上拉结构单元，
感光输出单元，与所述上拉结构单元相连；
输出控制单元，与所述感光输出单元相连；
下拉结构单元，与所述输出控制单元相互并联；
其中，在所述感光输出单元和所述输出控制单元同时处于光照条件下，且上拉结构单元被控制开启，以对所述感光输出单元充电，并使得所述输出控制单元工作以对所述感光输出单元放电；其中，下拉结构单元用于对所述感光输出单元的栅极进行放电；
所述上拉结构单元的栅端与所述像素结构单元的输入端相连；
所述下拉结构单元的栅端与所述上拉结构单元的栅端对应，并与所述像素结构单元的输入端相连；
所述上拉结构单元的源端与所述像素结构单元的电源端相连；
所述感光输出单元的漏端与所述上拉结构单元的源端对应，并与所述像素结构单元的电源端相连；
所述上拉结构单元的漏端与所述下拉结构单元的漏端相连；
所述感光输出单元的栅端与所述上拉结构单元的漏端和所述下拉结构单元的漏端对应相连；
所述输出控制单元的第一输出端与所述感光输出单元的栅端、所述上拉结构单元的漏端和所述下拉结构单元的漏端对应相连；
所述下拉结构单元的源端与所述像素结构单元的接地端相连，
所述输出控制单元的第二输出端与所述像素结构单元的接地端对应，并与所述下拉结构单元的源端相连；
所述感光输出单元的源端与所述像素结构单元的输出端相连；
所述感光输出单元的衬底与所述像素结构单元的控制端相连。
2.一种权利要求1所述的像素结构单元的操作方法，其中，包括：
在所述像素结构单元的电源端施加一电源电压，并对所述像素结构单元施加光照；
在施加了所述电源电压的所述像素结构单元的输入端的施加第一输入电压，以控制开启所述像素结构单元的上拉结构单元、关断所述像素结构单元的下拉结构单元、开启所述像素结构单元的输出控制单元，从而开启所述像素结构单元的感光输出单元，以在所述感光输出单元对应的所述像素结构单元的输出端输出感光信号。
3.根据权利要求2所述的像素结构单元的操作方法，其中，在所述像素结构单元的电源端施加一电源电压，并对所述像素结构单元施加光照之后，还包括：
在施加了所述电源电压的所述像素结构单元的输入端施加一第二输入电压，以控制开启所述下拉结构单元、关断所述上拉结构单元，并控制所述感光输出单元的衬底控制电位发生改变，且停止所述输出控制单元，从而切换所述感光输出单元对应的所述像素结构单元的控制端的衬底控制电位为第一积分控制电位，完成所述像素结构单元的光积分过程。
4.根据权利要求2所述的像素结构单元的操作方法，其中，在所述像素结构单元的电源端施加一电源电压，并对所述像素结构单元施加光照之后，还包括：
在施加了所述电源电压的所述像素结构单元的输入端施加一第三输入电压，以控制开启所述下拉结构单元、关断所述上拉结构单元，并控制所述感光输出单元的控制电位发生改变，且停止所述输出控制单元，从而恢复所述感光输出单元对应的所述像素结构单元的控制端的第一积分控制电位为第二积分控制电位，完成所述像素结构单元的复位过程。
5.一种像素结构阵列，包括多个权利要求1所述的像素结构单元，其中，所述多个像素结构单元按照行和列的布局均匀分布在所述像素结构阵列中，所述像素结构阵列还包括：
电源线，所述像素结构阵列中的每个像素结构单元的电源端均连接至所述电源线；
控制线，所述像素结构阵列中的每个像素结构单元的控制端均连接至所述控制线；
多个输入线，所述像素结构阵列的每个行中的每个像素结构单元的输入端连接至所述多个输入线中的对应一个输入线；
多个输出线，所述像素结构阵列的每个列中的每个像素结构单元的输出端连接至所述多个输出线中的对应一个输出线。
6.一种权利要求5所述的像素结构阵列的操作方法，其中，包括：
在所述像素结构阵列的电源线上施加一电源电压，并对所述像素结构阵列施加光照；
在所述多个输入线的一个输入线上依次施加第二输入电压、第一输入电压和第三输入电压，以控制对应的所述像素结构阵列的所述输入线对应行中的每个像素结构单元的光积分过程、感光输出过程、复位过程。
7.一种图像传感器，包括权利要求5所述的像素结构阵列。
CN202210447721.1A 2022-04-26 2022-04-26 像素结构单元、像素结构阵列及其操作方法、图像传感器 Active CN114827488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210447721.1A CN114827488B (zh) 2022-04-26 2022-04-26 像素结构单元、像素结构阵列及其操作方法、图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210447721.1A CN114827488B (zh) 2022-04-26 2022-04-26 像素结构单元、像素结构阵列及其操作方法、图像传感器

Publications (2)

Publication Number Publication Date
CN114827488A CN114827488A (zh) 2022-07-29
CN114827488B true CN114827488B (zh) 2023-02-17

Family

ID=82507408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210447721.1A Active CN114827488B (zh) 2022-04-26 2022-04-26 像素结构单元、像素结构阵列及其操作方法、图像传感器

Country Status (1)

Country Link
CN (1) CN114827488B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206638A (zh) * 2016-08-31 2016-12-07 中国科学院上海高等研究院 单光子雪崩二极管像素结构及像素阵列结构
CN108419030A (zh) * 2018-03-01 2018-08-17 上海晔芯电子科技有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像系统
CN111510650A (zh) * 2020-04-26 2020-08-07 上海芯仑光电科技有限公司 一种图像传感器
CN113014837A (zh) * 2021-02-20 2021-06-22 北京大学深圳研究生院 一种光电式的传感像素电路
CN213586014U (zh) * 2020-07-01 2021-06-29 厦门永陞科技有限公司 像素感应电路及触摸屏
CN113489923A (zh) * 2020-03-17 2021-10-08 夏普株式会社 使用tft像素电路的光学有源像素传感器
CN113540155A (zh) * 2020-04-10 2021-10-22 华为技术有限公司 一种显示屏和电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10313612B2 (en) * 2015-12-18 2019-06-04 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Image sensor, control method, and electronic device
CN105611122B (zh) * 2015-12-18 2019-03-01 Oppo广东移动通信有限公司 图像传感器及输出方法、相位对焦方法、成像装置和终端

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206638A (zh) * 2016-08-31 2016-12-07 中国科学院上海高等研究院 单光子雪崩二极管像素结构及像素阵列结构
CN108419030A (zh) * 2018-03-01 2018-08-17 上海晔芯电子科技有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像系统
CN113489923A (zh) * 2020-03-17 2021-10-08 夏普株式会社 使用tft像素电路的光学有源像素传感器
CN113540155A (zh) * 2020-04-10 2021-10-22 华为技术有限公司 一种显示屏和电子设备
CN111510650A (zh) * 2020-04-26 2020-08-07 上海芯仑光电科技有限公司 一种图像传感器
CN213586014U (zh) * 2020-07-01 2021-06-29 厦门永陞科技有限公司 像素感应电路及触摸屏
CN113014837A (zh) * 2021-02-20 2021-06-22 北京大学深圳研究生院 一种光电式的传感像素电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Test results of various CMOS image sensor pixels》;Li,D.C.-Y. Etal;《2005 Canadian Conference on Electrical and Computer Engineering》;20050504;全文 *
大动态范围CMOS图像传感器像素单元的设计;高静等;《南开大学学报(自然科学版)》;20081215(第06期);全文 *

Also Published As

Publication number Publication date
CN114827488A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US10608101B2 (en) Detection circuit for photo sensor with stacked substrates
US10825854B2 (en) Stacked photo sensor assembly with pixel level interconnect
CN207321395U (zh) 一种具有列比较器的成像像素
JP4455874B2 (ja) クランプ回路を有するイメージセンサ
CN110651468B (zh) 摄像装置及电子设备
US7675015B2 (en) CMOS image sensor with boosted voltage signal and related method of operation
WO2019036238A1 (en) VARIATION OF THE EXPOSURE TIME OF PIXELS IN AN OPTICAL SENSOR USING MOTION PREDICTION
CN107180844B (zh) 一种复合介质栅电容耦合变增益光敏探测器及其工作方法
CN103038666B (zh) 具有增益范围选择的电磁辐射检测器
US7427790B2 (en) Image sensor with gain control
TW201434317A (zh) 具有複數個放大器電晶體之高動態範圍像素
CN103067676A (zh) 高动态图像传感器及其有源像素
JP2007013953A (ja) 一つ以上の浮遊ゲート素子を用いるイメージ・センサ・アーキテクチャ
TW201929531A (zh) 快速穩定輸出線電路及方法與快速穩定成像系統
US10757354B2 (en) Pixel sensing circuit and driving method thereof, image sensor and electronic device
KR100809680B1 (ko) Ｃｍｏｓ 이미지 센서의 클램프 회로
CN114827488B (zh) 像素结构单元、像素结构阵列及其操作方法、图像传感器
WO2020093841A1 (zh) 探测电路及其驱动方法、探测基板、探测装置
EP3445037A1 (en) Varying exposure time of pixels in photo sensor using motion prediction
CN103873791B (zh) 像素单元读出电路及其方法、像素阵列读出电路及其方法
CN117294969A (zh) 具减少金属-绝缘体-金属横向溢出集成电容器延迟的高动态范围cmos图像传感器像素
JP2996642B2 (ja) アクティブピクセルイメージセンサ
CN110634902B (zh) 一种超高速快门半导体影像传感器
CN113422918B (zh) 提高动态范围的像素单元、阵列与阵列驱动方法
CN217307779U (zh) 飞行时间图像传感器像素电路及图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant