CN114826254A - 一种锁相环电路、本地振荡器及电子设备 - Google Patents

一种锁相环电路、本地振荡器及电子设备 Download PDF

Info

Publication number
CN114826254A
CN114826254A CN202210738750.3A CN202210738750A CN114826254A CN 114826254 A CN114826254 A CN 114826254A CN 202210738750 A CN202210738750 A CN 202210738750A CN 114826254 A CN114826254 A CN 114826254A
Authority
CN
China
Prior art keywords
phase
loop
fast
frequency
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210738750.3A
Other languages
English (en)
Other versions
CN114826254B (zh
Inventor
黄胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Geoforcechip Technology Co Ltd
Original Assignee
Zhejiang Geoforcechip Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Geoforcechip Technology Co Ltd filed Critical Zhejiang Geoforcechip Technology Co Ltd
Priority to CN202210738750.3A priority Critical patent/CN114826254B/zh
Publication of CN114826254A publication Critical patent/CN114826254A/zh
Application granted granted Critical
Publication of CN114826254B publication Critical patent/CN114826254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了一种缩减锁相环锁定时间的方法、锁相环电路、本地振荡器及电子设备，其中锁相环电路包括：初始锁相环路、相位快锁环路和频率快锁环路。初始锁相环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器；相位快锁环路的第一输入端连接于鉴频鉴相器的参考时钟输入端，其第二输入端用于接收外部输入的相位快锁控制信号，其输出端连接于压控振荡器的相位快锁端；频率快锁环路的输入端用于接收外部输入的频率段设定参数，其输出端连接于环路滤波器的频率快锁端。本申请中，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。

Description

一种锁相环电路、本地振荡器及电子设备
技术领域
本申请属于电子电路技术领域，尤其涉及一种缩减锁相环锁定时间的方法、锁相环电路、本地振荡器及电子设备。
背景技术
锁相环电路常用于本地时钟产生环路，它产生数倍于时钟的频率，传统的锁相环电路架构如图1所示，包含鉴频鉴相器（PFD）、电荷泵（CP）、环路滤波器（LF）、反馈分频器（DIV）和压控振荡器（VCO）。然而，实际锁相环从鉴频到鉴相整个过程中，会消耗太多的时间，别的模块还需要留出锁相环锁定时间。因此，如何缩减锁相环的锁定时间，是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此，本申请实施例提供了一种缩减锁相环锁定时间的方法、锁相环电路、本地振荡器及电子设备，以解决现有技术中锁相环锁定时间过长的问题。
第一方面，本申请实施例提供一种锁相环电路，包括：
初始锁相环路、相位快锁环路和频率快锁环路；
所述初始锁相环路包括依次连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LF、压控振荡器VCO和反馈分频器DIV；
所述相位快锁环路的第一输入端连接于鉴频鉴相器PFD的参考时钟输入端，所述相位快锁环路的第二输入端用于接收外部输入的相位快锁控制信号；所述相位快锁环路的输出端连接于压控振荡器VCO的相位快锁端；
所述频率快锁环路的输入端用于接收外部输入的频率段设定参数；所述频率快锁环路的输出端连接于环路滤波器LF的频率快锁端。
一种可能的实现方式中，所述相位快锁环路包括：延迟单元、第一与门和第二与门；
所述延迟单元的输入端为所述相位快锁环路的第一输入端，所述延迟单元的输出端连接于所述第一与门的第一输入端；
所述第一与门的第二输入端连接于所述延迟单元的输入端，所述第一与门的输出端连接于所述第二与门的第一输入端；
所述第二与门的第二输入端为所述相位快锁环路的第二输入端，所述第二与门的输出端为所述相位快锁环路的输出端。
一种可能的实现方式中，所述频率快锁环路包括：数模转换器DAC和输出缓冲器Buffer；
所述数模转换器DAC的输入端为所述频率快锁环路的输入端，所述数模转换器DAC的输出端连接于所述输出缓冲器Buffer的正输入端；
所述输出缓冲器Buffer的负输入端与其输出端连接，所述输出缓冲器Buffer的输出端为所述频率快锁环路的输出端。
本申请第一方面实施例的锁相环电路，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
第二方面，本申请实施例提供一种缩减锁相环锁定时间的方法，应用第一方面所述的锁相环电路，所述方法包括：
频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器LF的连接；
相位快锁环路在初始锁相环路锁定在相应的频率段之后，根据外部输入的相位快锁控制信号进入相位快锁阶段；在相位快锁阶段中，相位快锁环路将参考时钟的上升边沿注入到压控振荡器VCO，使得初始锁相环路快速进行相位锁定。
一种可能的实现方式中，所述频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，包括：
所述数模转换器DAC根据外部输入的频率段设定参数将自身设定在相应的频率段，以使初始锁相环路在启动过程中快速锁定相应的频率段。
一种可能的实现方式中，所述在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器LF的连接，包括：
在初始锁相环路锁定在相应的频率段之后，输出缓冲器Buffer设为高电阻状态，使得频率快锁环路断开与环路滤波器LF的连接。
第三方面，本申请实施例提供一种本地振荡器，该本地振荡器包括第一方面的锁相环电路。
一种可能的实现方式中，该本地振荡器还包括依次连接的第一控制开关、分频器和第二控制开关；所述第二控制开关的输出端连接于所述锁相环电路的参考信号输入端；
所述第一控制开关，用于切换接入的外部片内振荡器或片外时钟；
所述第二控制开关，用于控制所述第一控制开关过来的时钟信号是通过分频器还是直通所述锁相环电路。
一种可能的实现方式中，所述分频器采用二分频器。
本申请第三方面实施例的本地振荡器，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
第四方面，本申请实施例提供一种电子设备，该电子设备包括第三方面的本地振荡器。
本申请第四方面实施例的电子设备，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1示出了现有的一种锁相环路的示意图；
附图2示出了本申请的一种锁相环电路的示意图；
附图3示出了本申请的一种电荷泵CP、环路滤波器LF和压控振荡器VCO的电路图；
附图4示出了本申请的一种缩减锁相环锁定时间的方法的流程图；
附图5示出了本申请的一种本地振荡器的示意图；
附图6示出了本申请的一种片内振荡器的电路图。
具体实施方式
下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
如图2所示，本申请实施例提供的一种锁相环电路10，包括：初始锁相环路、相位快锁环路100和频率快锁环路200。
具体的，初始锁相环路包括依次连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LF、压控振荡器VCO和反馈分频器DIV。
初始锁相环路与图1所示现有的锁相环路相同，本申请是在初始锁相环路上增加了相位快锁环路100和频率快锁环路200，下面进行详细介绍。
相位快锁环路100的第一输入端101连接于鉴频鉴相器PFD的参考时钟输入端，相位快锁环路100的第二输入端102用于接收外部输入的相位快锁控制信号LK，该相位快锁控制信号LK可以控制相位快锁环路100根据实际需求工作或者不工作，工作时可以使初始锁相环路进行快速相位锁定阶段，不工作时与初始锁相环路断开。相位快锁环路100的输出端103连接于压控振荡器VCO的相位快锁端PL。相位快锁环路100可以通过该相位快锁端PL，利用注入锁定的方式，将参考时钟的上升边沿入到压控振荡器VCO，使得初始锁相环路快速进行相位锁定。
频率快锁环路200的输入端201用于接收外部输入的频率段设定参数。频率快锁环路200的输出端202连接于环路滤波器LF的频率快锁端FL。
值得一提的是，可以预先根据实际需求将压控振荡器VCO的电压频率转换曲线按照频率范围分为2至4个等分，或者更多等分，每个等分为一个频率段，这样可以设置频率快锁环路200的频率锁定范围，从而有利于快速锁定频率。例如，参考时钟的频率为100Hz，若将频率快锁环路200频率锁定范围预先设置为90-110 Hz，则频率快锁环路200可以通过频率快锁端FL帮助初始锁相环路快速将频率锁定在100Hz。
本申请的提供的上述锁相环电路，具体工作过程如下：
频率快锁环路200接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，在初始锁相环路锁定在相应的频率段之后，频率快锁环路200断开与环路滤波器LF的连接。
相位快锁环路100在初始锁相环路锁定在相应的频率段之后，根据外部输入的相位快锁控制信号LK进入相位快锁阶段。在相位快锁阶段中，相位快锁环路100将参考时钟的上升边沿注入到压控振荡器VCO，使得初始锁相环路快速进行相位锁定。
请参考图3，其示出了本申请一些实施方式提供的电荷泵CP、环路滤波器LF和压控振荡器VCO的电路图。如图3所示，本申请中将电荷泵CP、环路滤波器LF和压控振荡器VCO整体设计成一个模块，使得电路设计方面更容易实现。
具体的，如图2和图3中，电荷泵CP的电流导通时间受鉴频鉴相器PFD输出的DP和DN控制，而电荷泵CP的电流是镜像电流阵列产生的Icp，可以通过修改Icp而实现修改电荷泵CP的电流。相位快锁端PL是相位快锁环路100接入的位置，而频率快锁端FL是频率快琐环路200接入的位置。
根据本申请的一些实施方式中，如图2所示，相位快锁环路100可以包括：延迟单元110、第一与门120和第二与门130。
延迟单元110的输入端为相位快锁环路的第一输入端101，延迟单元110的输出端连接于第一与门120的第一输入端。
第一与门120的第二输入端连接于延迟单元110的输入端，第一与门120的输出端连接于第二与门130的第一输入端。
第二与门130的第二输入端为相位快锁环路的第二输入端102，第二与门130的输出端为相位快锁环路的输出端103。
具体的，参考时钟一路进入延迟单元110使其产生一定的延迟后进入第一与门120，参考时钟的另一路直接进入第一与门120，经过延迟的参考时钟与未经过延迟的参考时钟相与后进入第二与门130，在第二与门130与相位快锁控制信号LK相与后通过相位快锁端PL，利用注入锁定的方式，将参考时钟的上升边沿入到压控振荡器VCO。
根据本申请的一些实施方式中，如图2所示，频率快锁环路200可以包括：数模转换器DAC 210和输出缓冲器Buffer 220；
数模转换器210的输入端为频率快锁环路200的输入端201，数模转换器210的输出端连接于输出缓冲器220的正输入端；
输出缓冲器220的负输入端与其输出端连接，输出缓冲器220的输出端为频率快锁环路200的输出端202。
具体的，数模转换器210可以采用4bit的数模转换器DAC，数模转换器210根据外部输入的频率段设定参数将自身设定在相应的频率段，以使初始锁相环路在启动过程中快速锁定相应的频率段。在初始锁相环路锁定在相应的频率段之后，输出缓冲器220设为高电阻状态，使得频率快锁环路200断开与环路滤波器LF的连接。
本申请实施例的锁相环电路，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁相环路的锁定时间。
基于上述实施例的锁相环电路，本申请实施例还提供一种缩减锁相环锁定时间的方法，如图4所示，该方法包括以下步骤：
S101、频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器LF的连接；
S102、相位快锁环路在初始锁相环路锁定在相应的频率段之后，根据外部输入的相位快锁控制信号进入相位快锁阶段；在相位快锁阶段中，相位快锁环路将参考时钟的上升边沿注入到压控振荡器VCO，使得初始锁相环路快速进行相位锁定。
一种可能的实现方式中，步骤S101中，频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，具体包括：
数模转换器DAC根据外部输入的频率段设定参数将自身设定在相应的频率段，以使初始锁相环路在启动过程中快速锁定相应的频率段。
一种可能的实现方式中，步骤S101中，在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器LF的连接，具体包括：
在初始锁相环路锁定在相应的频率段之后，输出缓冲器Buffer设为高电阻状态，使得频率快锁环路断开与环路滤波器LF的连接。
本申请实施例的缩减锁相环锁定时间的方法，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁相环路的锁定时间。
本申请实施例提供一种本地振荡器，该本地振荡器包括上述实施例的锁相环电路10。可见，本申请基于锁相环电路10还设计了一个完整本地振荡产生环路，也就是该本地振荡器。
根据本申请的一些实现方式中，如图5所示，该本地振荡器还包括依次连接的第一控制开关20、分频器30和第二控制开关40；所述第二控制开关40的输出端连接于所述锁相环电路10的参考信号输入端。
所述第一控制开关20，用于切换接入的外部片内振荡器或片外时钟，可以采用2路选通器MUX。
所述第二控制开关40，用于控制所述第一控制开关20过来的时钟信号是通过分频器30还是直通所述锁相环电路10，可以采用2路选通器MUX。
根据本申请的一些实现方式中，所述分频器采用二分频器。当然好可以是三分频器或四分频器，本申请对此不做限定。
如图6所示为一种片内振荡器的电路图，本申请的本地振荡产生环路中采用如图6所示的片内振荡器，该片内振荡器的偏置主要由图6中所示的器件M1、M2和R1决定。
由相关技术可以得知，图6中的电流I1和电阻R1呈倒平方关系，因此可以设置R1为可控制电阻阵列来实现电流I1的调节。片内振荡器的核心电路是由比较器形式的振荡器构成，该振荡器的频率Fre为：
Figure 57263DEST_PATH_IMAGE001
其中，Vref为参考电压，I为振荡器的核心电路的电流。Vref电压是比较器参考电压，该参考电压受R2的电阻阵列控制。
本申请实施例的本地振荡器，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
本申请实施例还提供一种电子设备，该电子设备包括上述实施例的本地振荡器。该电子设备可以为采用本地振荡器的任何电子设备，例如通信设备。
本申请实施例的电子设备，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
需要说明的是：
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本申请并帮助理解各个发明方面中的一个或多个，在上面对本申请的示例性实施例的描述中，本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本申请的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本申请的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器( DSP )来实现根据本申请实施例的虚拟机的创建装置中的一些或者全部部件的一些或者全部功能。本申请还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本申请的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种锁相环电路，其特征在于，包括：
初始锁相环路、相位快锁环路和频率快锁环路；
所述初始锁相环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器；
所述相位快锁环路的第一输入端连接于鉴频鉴相器的参考时钟输入端，所述相位快锁环路的第二输入端用于接收外部输入的相位快锁控制信号，所述相位快锁环路的输出端连接于压控振荡器的相位快锁端；
所述频率快锁环路的输入端用于接收外部输入的频率段设定参数，所述频率快锁环路的输出端连接于环路滤波器的频率快锁端。
2.根据权利要求1所述的锁相环电路，其特征在于，所述相位快锁环路包括：延迟单元、第一与门和第二与门；
所述延迟单元的输入端为所述相位快锁环路的第一输入端，所述延迟单元的输出端连接于所述第一与门的第一输入端；
所述第一与门的第二输入端连接于所述延迟单元的输入端，所述第一与门的输出端连接于所述第二与门的第一输入端；
所述第二与门的第二输入端为所述相位快锁环路的第二输入端，所述第二与门的输出端为所述相位快锁环路的输出端。
3.根据权利要求1或2所述的锁相环电路，其特征在于，所述频率快锁环路包括：数模转换器和输出缓冲器；
所述数模转换器的输入端为所述频率快锁环路的输入端，所述数模转换器的输出端连接于所述输出缓冲器的正输入端；
所述输出缓冲器的负输入端与其输出端连接，所述输出缓冲器Buffer的输出端为所述频率快锁环路的输出端。
4.一种缩减锁相环锁定时间的方法，其特征在于，应用权利要求3所述的锁相环电路，所述方法包括：
频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中锁定相应的频率段，在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器的连接；
相位快锁环路在初始锁相环路锁定在相应的频率段之后，根据外部输入的相位快锁控制信号进入相位快锁阶段；在相位快锁阶段中，相位快锁环路将参考时钟的上升边沿注入到压控振荡器，使得初始锁相环路快速进行相位锁定。
5.根据权利要求4所述的方法，其特征在于，所述频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中锁定相应的频率段，包括：
所述数模转换器根据外部输入的频率段设定参数将自身设定在相应的频率段，以使初始锁相环路在启动过程中锁定相应的频率段。
6.根据权利要求5所述的方法，其特征在于，所述在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器的连接，包括：
在初始锁相环路锁定在相应的频率段之后，输出缓冲器设为高电阻状态，使得频率快锁环路断开与环路滤波器的连接。
7.一种本地振荡器，其特征在于，包括权利要求1至3中任一项所述的锁相环电路。
8.根据权利要求7所述的本地振荡器，其特征在于，还包括依次连接的第一控制开关、分频器和第二控制开关；所述第二控制开关的输出端连接于所述锁相环电路的参考信号输入端；
所述第一控制开关，用于切换接入的外部片内振荡器或片外时钟；
所述第二控制开关，用于控制所述第一控制开关过来的时钟信号是通过分频器还是直通所述锁相环电路。
9.根据权利要求8所述的本地振荡器，其特征在于，所述分频器采用二分频器。
10.一种电子设备，其特征在于，包括权利要求7至9中任一项所述的本地振荡器。
CN202210738750.3A 2022-06-28 2022-06-28 一种锁相环电路、本地振荡器及电子设备 Active CN114826254B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210738750.3A CN114826254B (zh) 2022-06-28 2022-06-28 一种锁相环电路、本地振荡器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210738750.3A CN114826254B (zh) 2022-06-28 2022-06-28 一种锁相环电路、本地振荡器及电子设备

Publications (2)

Publication Number Publication Date
CN114826254A true CN114826254A (zh) 2022-07-29
CN114826254B CN114826254B (zh) 2022-09-20

Family

ID=82523475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210738750.3A Active CN114826254B (zh) 2022-06-28 2022-06-28 一种锁相环电路、本地振荡器及电子设备

Country Status (1)

Country Link
CN (1) CN114826254B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002748A (ko) * 1999-06-17 2001-01-15 윤종용 온도변화에 의한 위상 지연을 보상하는 위상 동기 루프를 이용한 클럭신호 발생기
JP2002164781A (ja) * 2000-11-28 2002-06-07 Seiko Epson Corp 位相同期ループを用いた発振回路
US20070120612A1 (en) * 2005-11-29 2007-05-31 Semiconductor Manufacturing International (Shanghai) Corporation Phase lock loop indicator
CN101159433A (zh) * 2006-10-08 2008-04-09 北京大学深圳研究生院 一种快速锁定的锁相环电路
CN103051333A (zh) * 2013-01-15 2013-04-17 苏州磐启微电子有限公司 一种快速锁定的锁相环
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN108111165A (zh) * 2018-01-31 2018-06-01 成都泰格微电子研究所有限责任公司 一种快速跳频锁定锁相源
CN108616271A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 锁相环快速锁定电路
CN110474634A (zh) * 2019-08-30 2019-11-19 浙江大学 一种避免周跳的快速锁定锁相环电路
CN113949381A (zh) * 2020-07-16 2022-01-18 华邦电子股份有限公司 延迟锁相回路及其相位锁定方法
CN114499529A (zh) * 2022-04-01 2022-05-13 浙江地芯引力科技有限公司 模拟数字转换器电路、模拟数字转换器及电子设备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002748A (ko) * 1999-06-17 2001-01-15 윤종용 온도변화에 의한 위상 지연을 보상하는 위상 동기 루프를 이용한 클럭신호 발생기
JP2002164781A (ja) * 2000-11-28 2002-06-07 Seiko Epson Corp 位相同期ループを用いた発振回路
US20070120612A1 (en) * 2005-11-29 2007-05-31 Semiconductor Manufacturing International (Shanghai) Corporation Phase lock loop indicator
CN101159433A (zh) * 2006-10-08 2008-04-09 北京大学深圳研究生院 一种快速锁定的锁相环电路
CN103051333A (zh) * 2013-01-15 2013-04-17 苏州磐启微电子有限公司 一种快速锁定的锁相环
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN108616271A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 锁相环快速锁定电路
CN108111165A (zh) * 2018-01-31 2018-06-01 成都泰格微电子研究所有限责任公司 一种快速跳频锁定锁相源
CN110474634A (zh) * 2019-08-30 2019-11-19 浙江大学 一种避免周跳的快速锁定锁相环电路
CN113949381A (zh) * 2020-07-16 2022-01-18 华邦电子股份有限公司 延迟锁相回路及其相位锁定方法
CN114499529A (zh) * 2022-04-01 2022-05-13 浙江地芯引力科技有限公司 模拟数字转换器电路、模拟数字转换器及电子设备

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ABDUL MAJEED K.K: "CMOS current starved voltage controlled oscillator circuit for a fast locking PLL", 《2015 ANNUAL IEEE INDIA CONFERENCE (INDICON)》 *
HAN-IL LEE: "A Sigma-Delta fractional-N frequency synthesizer using a wideband integrated VCO and a fast AFC technique for GSM/GPRS/WCDMA applications", 《ESSCIRC 2004-29TH EUROPEAN SOLID-STATE CIRCUITS CONFERENCE》 *
张治国: "导航接收机中鉴频鉴相器的设计", 《导航定位学报》 *
徐江等: "宽范围快锁定CMOS电荷泵锁相环的设计", 《电子元器件应用》 *

Also Published As

Publication number Publication date
CN114826254B (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US5789947A (en) Phase comparator
US7558311B2 (en) Spread spectrum clock generator and method for generating a spread spectrum clock signal
US7907022B2 (en) Phase-locked loop and method for operating the same
US7184503B2 (en) Multi-loop circuit capable of providing a delayed clock in phase locked loops
JP2003517757A (ja) 位相同期ループの固定化時間を改善するスリップ検出器および検出方法
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
US9859903B2 (en) Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot
US8248104B2 (en) Phase comparator and phase-locked loop
EP1246369B1 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
US8174327B2 (en) Method and system for configuration of a phase-locked loop circuit
JP2006174459A (ja) デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法
US6842056B1 (en) Cascaded phase-locked loops
CN114826254B (zh) 一种锁相环电路、本地振荡器及电子设备
CN217486475U (zh) 一种锁相环电路、本地振荡器及电子设备
US7199624B2 (en) Phase locked loop system capable of deskewing
US7362185B1 (en) Analog based, state machine controlled, frequency smooth switching method for frequency timing generators
JPH0993125A (ja) Ｐｌｌシンセサイザ回路
JP2811994B2 (ja) 位相同期回路
JPH0758636A (ja) 周波数シンセサイザ
JP2000252817A (ja) Ｐｌｌ回路
JP3781725B2 (ja) 位相同期ループ回路
US10886905B1 (en) Signal generator with coherent phase output
JP3473413B2 (ja) 位相同期回路
JP2002290234A (ja) Ｐｌｌ回路
JP3008938B1 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant