CN114826170A - 偏置电路 - Google Patents

Abstract

本发明公开了一种偏置电路，该偏置电路包括偏置电源端、第一偏置晶体管和保护电路；第一偏置晶体管的第一节点耦合至偏置电源端，被配置为接收偏置电源端输出的第一偏置信号，第一偏置晶体管的第二节点，被配置为输出第二偏置信号至功率放大器，第一偏置晶体管的第三节点耦合至第一供电电源端；保护电路，与偏置电源端相连，被配置为阻隔交流信号流向至偏置电源端中。本发明通过在偏置电源端接入保护电路，该保护电路能够在不影响偏置电源端输出第一偏置信号至第一偏置晶体管的前提下，阻隔偏置电路中回流的交流信号流向偏置电源端中，避免交流信号对偏置电源端造成影响，进而提高偏置电路的线性度，从而提高整个射频电路的线性度。

Description

偏置电路

技术领域

本发明涉及射频技术领域，尤其涉及一种偏置电路。

背景技术

随着无线通信系统的快速发展，业内对无线通信系统的性能的需求越来越高。在无线通信系统中，功率放大器是无线通信系统中的发射机的核心组件，为了使得功率放大器能够处于正常工作状态，通常需要设计相应的偏置电路为功率放大器中的晶体管提供偏置信号。

目前，现有的偏置电路中存在着线性度不高的问题，进而导致整个射频电路的线性度不高。

发明内容

本发明实施例提供一种偏置电路，以解决现有偏置电路中存在线性度不高的问题。

一种偏置电路，包括偏置电源端、第一偏置晶体管和保护电路；

所述第一偏置晶体管的第一节点耦合至所述偏置电源端，被配置为接收所述偏置电源端输出的第一偏置信号，所述第一偏置晶体管的第二节点，被配置为输出第二偏置信号至功率放大器，所述第一偏置晶体管的第三节点耦合至第一供电电源端；

所述保护电路，与所述偏置电源端相连，被配置为阻隔交流信号流向至所述偏置电源端中。

进一步地，所述保护电路包括第一电容；所述第一电容的第一端与所述偏置电源端相连，所述第一电容的第二端接地。

进一步地，所述保护电路包括第一电感和第一电容，所述第一电感的第一端与所述偏置电源端相连，所述第一电感的第二端耦合至所述第一偏置晶体管的第一节点，所述第一电容的第一端与所述偏置电源端相连，所述第一电容的第二端接地。

进一步地，所述保护电路包括第一电感；所第一电感的第一端与所述偏置电源端相连，所述第一电感的第二端耦合至所述第一偏置晶体管的第一节点。

进一步地，所述保护电路还包括第一电阻；所述第一电阻的第一端与所述偏置电源端相连，所述第一电阻的第二端耦合至所述第一偏置晶体管的第一节点。

进一步地，所述保护电路还包括第一电阻，所述第一电阻与所述第一电感串联或并联。

进一步地，所述偏置电路还包括第二偏置晶体管，所述第二偏置晶体管的第一节点耦合至所述偏置电源端，被配置为接收所述偏置电源端输出的所述第一偏置信号，所述第二偏置晶体管的第二节点，被配置为输出第三偏置信号至所述功率放大器，所述第二偏置晶体管的第三节点耦合至第二供电电源端。

进一步地，所述偏置电路还包括分压电路；

所述分压电路的第一端与所述第一偏置晶体管的第一节点和所述保护电路相连，所述分压电路的第二端接地。

进一步地，所述偏置电源端，被配置为与第一芯片相连；所述第一芯片包括偏置信号源，所述偏置信号源被配置为输出所述第一偏置信号至所述偏置电源端。

进一步地，所述保护电路集成在所述第一芯片，其中，所述第一芯片为CMOS芯片。

上述偏置电路，包括偏置电源端、第一偏置晶体管和保护电路。第一偏置晶体管的第一节点耦合至偏置电源端，被配置为接收偏置电源端输出的第一偏置信号，第一偏置晶体管的第二节点，被配置为输出第二偏置信号至功率放大器，第一偏置晶体管的第三节点耦合至第一供电电源端；保护电路，与偏置电源端相连，被配置为阻隔交流信号流向至偏置电源端中；通过在偏置电源端接入保护电路，该保护电路能够在不影响偏置电源端输出第一偏置信号至第一偏置晶体管的前提下，阻隔偏置电路中回流的交流信号流向偏置电源端中，避免交流信号对偏置电源端造成影响，进而提高了偏置电路的线性度，进而提高了整个射频电路的线性度和稳定性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中偏置电路的一电路示意图；

图2是本发明一实施例中功率放大电路的一电路示意图；

图3是本发明一实施例中功率放大电路的另一电路示意图；

图4是本发明一实施例中功率放大电路的另一电路示意图；

图5是本发明一实施例中功率放大电路的另一电路示意图；

图6是本发明一实施例中功率放大电路的另一电路示意图；

图7是本发明一实施例中功率放大电路的另一电路示意图；

图8是本发明一实施例中功率放大电路的另一电路示意图；

图9是本发明一实施例中功率放大电路的另一电路示意图；

图10是本发明一实施例中功率放大电路的另一电路示意图；

图11是本发明一实施例中功率放大电路的另一电路示意图；

图12是本发明一实施例中功率放大电路的另一电路示意图。

图中：10、功率放大电路；11、偏置电路；111、保护电路；112、分压电路；12、功率放大器；20、第一芯片。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本实施例提供一种偏置电路11，如图1所示，包括偏置电源端Re、第一偏置晶体管Q11和保护电路111；第一偏置晶体管Q11的第一节点耦合至偏置电源端Re，被配置为接收偏置电源端Re输出的第一偏置信号，第一偏置晶体管Q11的第二节点，被配置为输出第二偏置信号至功率放大器12，第一偏置晶体管Q11的第三节点耦合至第一供电电源端VCC1。保护电路111，与偏置电源端Re相连，被配置为阻隔交流信号流向至偏置电源端Re中。

其中，第一偏置信号和第二偏置信号均为直流信号。

其中，本实施例中的偏置电路11可应用于功率放大电路10中。可选地，该功率放大电路10可以是单端的功率放大电路10，也可以是差分功率放大电路10或者多尔蒂功率放大电路10等。

在一具体实施例中，该单端的功率放大电路10可以是包括一个功率放大器12的功率放大电路10，也可以是包括多个功率放大器12，且该多个功率放大器12可以为级联(串联)结构的功率放大电路10。例如图2所示，单端的功率放大电路10可以是包括一个功率放大器12的功率放大电路10，本申请以单端的功率放大电路10进行举例说明。

在一具体实施例中，该功率放大电路10可以是推挽功率放大电路10或者多尔蒂功率放大电路10。作为一示例，推挽功率放大电路10包括第一放大支路和第二放大支路。第一放大支路和第二放大支路分别可以包括一个功率放大器12，也可以包括多个级联结构的功率放大器12。

可选地，上述实施例中的功率放大器12包括一个或者多个功率放大晶体管。可选地，该功率放大晶体管可以是BJT晶体管或场效应晶体管。

在一具体实施例中，如图1所示，偏置电路11包括偏置电源端Re。该偏置电源端Re配置为接收第一偏置信号。其中，该第一偏置信号是指偏置信号源Iref输出的信号。该偏置信号源Iref可以是集成在第一芯片20中。偏置信号源Iref输出第一偏置信号至偏置电源端Re，可选地，偏置信号源Iref可以是电流源也可以是电压源，第一偏置信号可以是第一偏置电流也可以是第一偏置电压。可选地，该第一芯片20可以是CMOS芯片、SOI芯片、GaN芯片或者工艺形成的芯片等。

在一具体实施例中，如图1所示，偏置电路11还包括第一偏置晶体管Q11和保护电路111。该第一偏置晶体管Q11的第一节点耦合至偏置电源端Re，被配置为接收偏置电源端Re输出的第一偏置信号，第一偏置晶体管Q11的第二节点，被配置为输出第二偏置信号至功率放大器12，第一偏置晶体管Q11的第三节点耦合至第一供电电源端VCC1。在本实施例中，第二偏置信号是指第一偏置晶体管Q11对第一偏置信号进行放大处理后，输出至功率放大器12中的偏置信号。可选地。该功率放大器12可以是上述实施例中的单端的功率放大电路10中的功率放大器12，也可以是差分的功率放大电路10中的功率放大器12。该第一供电电源端VCC1被配置为与第一供电电源相连。该第一供电电源被配置为向第一偏置晶体管Q11供电，以保证第一偏置晶体管Q11的正常工作。

作为一示例，该第一偏置晶体管Q11优选为BJT晶体管，第一偏置晶体管Q11的第一节点为基极，第一偏置晶体管Q11的第二节点为发射极，第一偏置晶体管Q11的第三节点为集电极。

作为一示例，如图2所示，本示例以功率放大器12应用在单端的功率放大电路10中为例进行说明。该单端的功率放大电路10包括一个功率放大器12，该功率放大器12包括一个或者多个BJT晶体管，该功率放大器12的第一节点为基极，该功率放大器12的第二节点为发射极，该功率放大器12的第三节点为集电极。该功率放大器12的第一节点耦合至第一偏置晶体管Q11的第二节点和信号输入端RFin，被配置为接收第一偏置晶体管Q11输出的第二偏置信号，以及接收从信号输入端RFin输入的射频输入信号，该功率放大器12的第二节点接地，该功率放大器12的第三节点耦合至第三供电电源端VCC3和信号输出端RFout相连，被配置为输出射频放大信号。其中，射频放大信号为功率放大器12对射频输入信号进行放大处理后的信号。该第三供电电源端VCC3被配置为与第二供电电源相连。该第二供电电源被配置为向功率放大器12供电，保证功率放大器12正常工作。

在一具体实施例中，如图12所示，功率放大电路10还包括隔直电容C1、驱动电阻R1和馈电电感L1。隔直电容C1的第一端与所述信号输入端RFin相连，隔直电容C1的第二端与功率放大器12的基极相连。驱动电阻R1的第一端与第一偏置晶体管Q11的发射极相连，驱动电阻R1的第二端与功率放大器的基极相连。馈电电感L1的第一端与第三供电电源端VCC3相连，馈电电感L1的第二端与功率放大器12的集电极相连。

在一具体实施例中，如图2所示，偏置电路11还包括保护电路111，该保护电路111与偏置电源端Re相连，被配置为阻隔交流信号流向偏置电源端Re中。可选地，该交流信号可以从功率放大器12中回流至偏置电路中的射频输入信号，或者从其他电路中流出的交流信号。

作为一示例，在功率放大器12的第一节点接收信号输入端RFin输入的射频输入信号的过程中，由于功率放大器12的第一节点还耦合至偏置电路11中的第一偏置晶体管Q11的第二节点，从而使部分的射频输入信号通过第一偏置晶体管Q11回流至偏置电路11的偏置电源端Re，对与偏置电源端Re相连的偏置信号源Iref或第一芯片20造成影响，进而影响偏置电路11的线性度。在本实施例中，通过将保护电路111与偏置电源端Re相连，使保护电路111能够阻隔交流信号流向偏置电源端Re中，能够避免该交流信号对偏置信号源Iref或第一芯片20的性能造成影响，从而提高偏置电路11的线性度。

需要说明的是，无论功率放大器12是上述实施例中的单端的功率放大电路10中的功率放大器12，还是差分的功率放大电路10中的功率放大器12，通过将偏置电路11中的第一偏置晶体管Q11中的第一节点耦合至偏置电源端Re，并将第一偏置晶体管Q11的第二节点耦合至功率放大器12，并将保护电路111，与偏置电源端Re相连，便能够实现阻隔交流信号流向偏置电源端Re中。

在本实施例中，偏置电路11包括偏置电源端Re、第一偏置晶体管Q11和保护电路111。第一偏置晶体管Q11的第一节点耦合至偏置电源端Re，被配置为接收偏置电源端Re输出的第一偏置信号，第一偏置晶体管Q11的第二节点，被配置为输出第二偏置信号至功率放大器12，第一偏置晶体管Q11的第三节点耦合至第一供电电源端VCC1，以通过第一供电电源端VCC1向第一偏置晶体管Q11供电。保护电路111，与偏置电源端Re相连，被配置为阻隔交流信号流向至偏置电源端Re中；通过在偏置电源端Re接入保护电路111，该保护电路111能够在不影响偏置电源端Re输出第一偏置信号至第一偏置晶体管Q11的前提下，阻隔偏置电路11中回流的交流信号流向偏置电源端Re中，避免交流信号对偏置电源端Re造成影响，提高偏置电路11的线性度和稳定性，进而提高了整个射频电路的线性度和稳定性。

在一实施例中，如图3所示，保护电路111包括第一电容C101；第一电容C101的第一端与偏置电源端Re相连，第一电容C101的第二端接地。

在一具体实施例中，保护电路111可以包括第一电容C101。可选地，该第一电容C101可以是电容值固定的电容，也可以是电容值可调的电容。

需要说明的是，第一电容C101的电容值越大，其对交流信号的阻隔效果越好，但相应的占用面积也会越大，在实际应用过程中可根据实际情况衡量考虑。

作为一示例，第一电容C101的第一端与偏置电源端Re相连，第一电容C101的第二端接地。在本示例中，由于第一电容C101能够允许通过交流信号，阻隔直流信号，而第一偏置信号和第二偏置信号均为直流信号，因此，第一电容C101能够将流向偏置电源端Re的交流信号释放到地，使交流信号无法回流至偏置电源端Re，且不影响从偏置电源端Re输出的直流信号，从而阻隔交流信号流向偏置电源端Re中，并且不会对第一偏置信号和第二偏置信号造成影响。

在本实施例中，通过将第一电容C101的第一端与偏置电源端Re相连，第一电容C101的第二端接地，便能够将流向偏置电源端Re的交流信号释放到地，使交流信号无法流向至偏置电源端Re，从而阻隔交流信号流向偏置电源端Re中。

在一实施例中，如图4所示，保护电路111还包括第一电感L101，第一电感L101的第一端与偏置电源端Re相连，第一电感L101的第二端耦合至第一偏置晶体管Q11的第一节点。

在一具体实施例中，保护电路111包括第一电感L101和第一电容C101。第一电感L101的第一端与偏置电源端Re相连，第一电感L101的第二端耦合至第一偏置晶体管Q11的第一节点，并且第一电容C101的第一端与偏置电源端Re相连，第一电容C101的第二端接地。在本实施例中，由于第一电容C101允许通过交流信号，阻隔直流信号，第二电感允许通过直流信号，阻隔交流信号，因此，通过在偏置电源端Re并联一个到地的第一电容C101，并在偏置电源端Re串联一个第一电感L101，通过第一电感L101能够阻隔第一偏置晶体管Q11的第一节点回流的交流信号流向偏置电源端Re中，且第一电容C101便能够将流向偏置电源端Re的交流信号释放到地，使交流信号无法流向偏置电源端Re，从而通过第一电感L101和第一电容C101对偏置电源端Re进行双重保护，以防止交流信号流向偏置电源端Re。

在一实施例中，如图5所示，保护电路111包括第一电感L101；所第一电感L101的第一端与偏置电源端Re相连，第一电感L101的第二端耦合至第一偏置晶体管Q11的第一节点。

在本实施例中，通过将第一电感L101的第一端与偏置电源端Re相连，第一电感L101的第二端耦合至第一偏置晶体管Q11的第一节点，即在偏置电源端Re串联一个第一电感L101，同样能够阻隔第一偏置晶体管Q11的第一节点回流的交流信号流向偏置电源端Re，从而提高偏置电路11的线性度。

在一实施例中，如图6和图7所示，保护电路111还包括第一电阻R101；第一电阻R101的第一端与偏置电源端Re相连，第一电阻R101的第二端耦合至第一偏置晶体管Q11的第一节点。

在一具体实施例中，如图6所示，保护电路111包括第一电阻R101和第一电容C101。第一电阻R101的第一端与偏置电源端Re相连，第一电阻R101的第二端耦合至第一偏置晶体管Q11的第一节点，并且第一电容C101的第一端与偏置电源端Re相连，第一电容C101的第二端接地。在本实施例中，通过将第一电阻R101的第一端与偏置电源端Re相连，第一电阻R101的第二端耦合至第一偏置晶体管Q11的第一节点，从而可以根据实际的应用需求，通过调整第一电阻R101的电阻值来调整输入至第一偏置晶体管Q11的第一偏置信号的信号大小，并将第一电容C101的第一端与偏置电源端Re相连，第一电容C101的第二端接地，将流向偏置电源端Re的交流信号释放到地，使交流信号无法流向至偏置电源端Re，从而阻隔交流信号流向偏置电源端Re中。

需要说明的是，在具体实施例中，还可以在如图6所示的基础上，给第一电阻R101并联或者串联一个电感，也可以达到本实施例的技术效果。

在一具体实施例中，如图7所示，保护电路111包括第一电阻R101和第一电感L101。第一电阻R101的第一端与偏置电源端Re相连，第一电阻R101的第二端耦合至第一偏置晶体管Q11的第一节点，并且第一电感L101的第一端与偏置电源端Re相连，第一电感L101的第二端耦合至第一偏置晶体管Q11的第一节点，即第一电阻R101和第一电感L101并联连接。在本实施例中，通过将第一电阻R101的第一端与偏置电源端Re相连，第一电阻R101的第二端耦合至第一偏置晶体管Q11的第一节点，从而可以根据实际的应用需求，通过调整第一电阻R101的电阻值来调整输入至第一偏置晶体管Q11的第一偏置信号的信号大小，并将第一电阻R101和第一电感L101并联连接，使第一电感L101能够通过第一偏置信号，并阻隔第一偏置晶体管Q11回流的交流信号，使交流信号无法流向偏置电源端Re，从而阻隔交流信号流向偏置电源端Re中。

需要说明的是，如图7所展示的情况为第一电阻R101与第一电感L101并联的情形，但是本实施例不限于第一电阻R101与第一电感L101并联的情形，也可以采用第一电阻R101与第一电感L101串联的方案，也能够达到本实施例的技术效果。

在一实施例中，如图8所示，偏置电路11还包括第二偏置晶体管Q12，第二偏置晶体管Q12的第一节点耦合至偏置电源端Re，被配置为接收偏置电源端Re输出的第一偏置信号，第二偏置晶体管Q12的第二节点，被配置为输出第三偏置信号至功率放大器12，第二偏置晶体管Q12的第三节点耦合至第二供电电源端VCC2。

在一具体实施例中，偏置电路11还包括第二偏置晶体管Q12。可选地，该第二偏置晶体管Q12优选为BJT晶体管。第二偏置晶体管Q12的第一节点为基极，第二偏置晶体管Q12的第二节点为发射极，第二偏置晶体管Q12的第三节点为集电极。

在一具体实施例中，第二偏置晶体管Q12的第一节点耦合至偏置电源端Re，被配置为接收偏置电源端Re输出的第一偏置信号，第二偏置晶体管Q12的第二节点，被配置为输出第三偏置信号至功率放大器12，第二偏置晶体管Q12的第三节点耦合至第二供电电源端VCC2。在本实施例中，第三偏置信号是指第二偏置晶体管Q12输出的偏置信号。

在本实施例中，当功率放大器12需要多个偏置晶体管时，例如本实施例中的第一偏置晶体管Q11和第二偏置晶体管Q12，通过将第一偏置晶体管Q11的第一节点耦合至偏置电源端Re，将第一偏置晶体管Q11的第二节点耦合至功率放大器12，并将第二偏置晶体管Q12的第一节点耦合至偏置电源端Re，将第二偏置晶体管Q12的第二节点耦合至至功率放大器12，能够防止交流信号通过第一偏置晶体管Q11和第二偏置晶体管Q12流向偏置电源端Re，即使交流信号无法流向偏置电源端Re，提高偏置电路11的线性度和稳定性。

在一实施例中，偏置电路11还包括分压电路112；分压电路112的第一端与第一偏置晶体管Q11的第一节点和保护电路111相连，分压电路112的第二端接地。

在一具体实施例中，偏置电路11还包括分压电路112；分压电路112的第一端与第一偏置晶体管Q11的第一节点和保护电路111相连，分压电路112的第二端接地，被配置为稳定第一偏置晶体管Q11的静态工作点。可选地，分压电路112包括串联在第一偏置晶体管Q11的第一节点与接地端之间的第一二极管D121和第二二极管D122。

在本实施例中，通过将分压电路112的第一端与第一偏置晶体管Q11的第一节点和保护电路111相连，并将分压电路112的第二端接地，以稳定第一偏置晶体管Q11的静态工作点。

在一实施例中，偏置电源端Re，被配置为与第一芯片20相连；第一芯片20包括偏置信号源Iref，偏置信号源Iref被配置为输出第一偏置信号至偏置电源端Re。

在一具体实施例中，偏置电源端Re与第一芯片20相连。在本实施例中，由于第一芯片20包括偏置信号源Iref，因此，第一芯片20能够控制偏置信号源Iref输出第一偏置信号至偏置电源端Re。可选地，该第一芯片20可以是CMOS芯片、SOI芯片、GaN芯片或者其制作工艺形成的芯片等。本实施例中，第一芯片20优选为CMOS芯片。

在一实施例中，保护电路111集成在第一芯片20。

在本实施例中，通过将保护电路111集成在第一芯片20中，从而不但能够不增加偏置电路中的元器件以节省偏置电路的占用面积，且还能提高偏置电路的线性度和稳定性，进而优化整个射频电路的性能。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种偏置电路，其特征在于，包括偏置电源端、第一偏置晶体管和保护电路；

所述第一偏置晶体管的第一节点耦合至所述偏置电源端，被配置为接收所述偏置电源端输出的第一偏置信号，所述第一偏置晶体管的第二节点，被配置为输出第二偏置信号至功率放大器，所述第一偏置晶体管的第三节点耦合至第一供电电源端；

所述保护电路，与所述偏置电源端相连，被配置为阻隔交流信号流向至所述偏置电源端中。

2.如权利要求1所述的偏置电路，其特征在于，所述保护电路包括第一电容；所述第一电容的第一端与所述偏置电源端相连，所述第一电容的第二端接地。

3.如权利要求1所述的偏置电路，其特征在于，所述保护电路包括第一电感和第一电容，所述第一电感的第一端与所述偏置电源端相连，所述第一电感的第二端耦合至所述第一偏置晶体管的第一节点，所述第一电容的第一端与所述偏置电源端相连，所述第一电容的第二端接地。

4.如权利要求1所述的偏置电路，其特征在于，所述保护电路包括第一电感；所第一电感的第一端与所述偏置电源端相连，所述第一电感的第二端耦合至所述第一偏置晶体管的第一节点。

5.如权利要求2所述的偏置电路，其特征在于，所述保护电路还包括第一电阻；所述第一电阻的第一端与所述偏置电源端相连，所述第一电阻的第二端耦合至所述第一偏置晶体管的第一节点。

6.如权利要求3或4所述的偏置电路，其特征在于，所述保护电路还包括第一电阻，所述第一电阻与所述第一电感串联或并联。

7.如权利要求1所述的偏置电路，其特征在于，所述偏置电路还包括第二偏置晶体管，所述第二偏置晶体管的第一节点耦合至所述偏置电源端，被配置为接收所述偏置电源端输出的所述第一偏置信号，所述第二偏置晶体管的第二节点，被配置为输出第三偏置信号至所述功率放大器，所述第二偏置晶体管的第三节点耦合至第二供电电源端。

8.如权利要求1所述的偏置电路，其特征在于，所述偏置电路还包括分压电路；

所述分压电路的第一端与所述第一偏置晶体管的第一节点和所述保护电路相连，所述分压电路的第二端接地。

9.如权利要求1所述的偏置电路，其特征在于，所述偏置电源端，被配置为与第一芯片相连；所述第一芯片包括偏置信号源，所述偏置信号源被配置为输出所述第一偏置信号至所述偏置电源端。

10.如权利要求9所述的偏置电路，其特征在于，所述保护电路集成在所述第一芯片，其中，所述第一芯片为CMOS芯片。

Images