CN114825876B - 一种复用延时单元的快速瞬态响应多输出降压转换器 - Google Patents
一种复用延时单元的快速瞬态响应多输出降压转换器 Download PDFInfo
- Publication number
- CN114825876B CN114825876B CN202210548052.7A CN202210548052A CN114825876B CN 114825876 B CN114825876 B CN 114825876B CN 202210548052 A CN202210548052 A CN 202210548052A CN 114825876 B CN114825876 B CN 114825876B
- Authority
- CN
- China
- Prior art keywords
- output
- input
- circuit
- adaptive
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 20
- 230000004044 response Effects 0.000 title claims abstract description 18
- 230000003044 adaptive effect Effects 0.000 claims abstract description 32
- 241001168730 Simo Species 0.000 claims abstract 8
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims description 9
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims description 9
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims description 7
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 12
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 12
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 12
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 12
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 8
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 7
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 7
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 5
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 5
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 5
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 101100310497 Arabidopsis thaliana SMT2 gene Proteins 0.000 description 4
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 4
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101150107557 SMT-1 gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 101150070189 CIN3 gene Proteins 0.000 description 2
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
一种复用延时单元的快速瞬态响应SIMO降压转换器，包括：动态比较器，自适应导通时间产生电路，自适应频率调制电路，时钟产生电路，延时单元复用型零电流切换电路以及功率开关控制单元与驱动电路；动态比较器，控制所述自适应导通时间产生电路和自适应频率调制电路；自适应导通时间控制延时单元复用型零电流切换电路；自适应频率调制电路，控制三相时钟产生电路；三相时钟产生电路，输出对应频率的三相时钟信号，作为动态比较器的时钟信号；延时单元复用型零电流切换电路，用于控制功率开关控制单元与驱动电路。本发明通过采用延时单元复用型零点流切换电路，可以在片内避免大规模电阻电容阵列的使用，进而减小芯片核心面积，有利于SoC的集成。
Description
技术领域
本发明涉及模拟与混合信号集成电路领域，具体涉及一种复用延时单元的快速瞬态响应多输出降压转换器。
背景技术
随着物联网(Internet of Things，IoT)技术和芯片产业的发展，越来越多的功能模块集成在同一物联网传感节点中，最终形成了系统级芯片(System on Chip,SoC)。由于不同模块对电源电压及供电需求不同，比如对于模拟信号调理模块需要较高电压，较小纹波来保证调理信号质量，对于数字信号处理模块则需要低电压供电来实现超低功耗设计需求，而发射接收模块则需要较大功耗来满足发射接收的数据质量。因此，为不同模块进行多电压域设计，在低功耗物联网传感节点的大规模应用下显得尤为重要。
传统的为SoC供电方案通常采用多个降压转换器将电池电压转换至各个模块所需电压，因此则需要多个片外功率电感，带来额外的成本和面积开销。近年来，采用单电感多输出(Single-Inductor Multi-Output,SIMO)降压转换器的方案成为SoC供电方案的主流。然而，SIMO降压转换器虽然能减少片外元件的数量，但其芯片内部核心面积会随输出通道数量增多而成比例增大，这将不利于SoC的集成；此外，在物联网等超低功耗应用场景下，由于节点工作模式在睡眠模式和唤醒模式下的切换，负载会产生大的瞬态变化。由于转换器静态功耗低，导致控制电路无法对负载的瞬态变化做出快速响应，进而导致输出电压产生较大纹波，这将对后级电路的性能产生较大影响。
发明内容
本发明为减小现有SIMO降压转换器芯片核心面积，提高SoC集成度，并且解决低功耗场景下SIMO降压转换器存在的瞬态响应慢，输出纹波较大的问题，提出一种复用延时单元的快速瞬态响应SIMO降压转换器，适用于大规模物联网传感节点的应用。
本发明的技术解决方案如下：
一种复用延时单元的快速瞬态响应SIMO降压转换器，其特点在于，包括：多个动态比较器，自适应导通时间产生电路，自适应频率调制电路，时钟产生电路，延时单元复用型零电流切换电路以及功率开关控制单元与驱动电路；
所述多个动态比较器，用于接收输出电压，并与相对应的参考电压比较，在各自时钟的上升沿输出使能信号，以控制所述自适应导通时间产生电路和自适应频率调制电路；
所述自适应导通时间产生电路，用于接收各自多个动态比较器输出的使能信号，并且接收输出电压和片外电源电压，并根据使能信号的状态、输出电压和片外电源电压的大小，输出自适应的导通时间信号，以控制所述功率开关控制单元与驱动电路，同时输出延时时钟信号，以控制所述延时单元复用型零电流切换电路；
所述自适应频率调制电路，用于接收各自多个动态比较器输出的使能信号，根据使能信号的状态，输出频率选择信号，以控制所述时钟产生电路；
所述时钟产生电路，用于接收所述频率选择信号，并根据频率选择信号的逻辑值，输出对应频率的时钟信号，作为多个动态比较器的时钟信号；
所述延时单元复用型零电流切换电路，用于接收自适应导通时间产生电路输出的延时时钟信号、功率开关控制单元与驱动电路输出的功率管栅极信号，以及片外功率电感的节点电压VX，并根据信号状态，输出相应的零电流切换信号，以控制功率开关控制单元与驱动电路。
所述功率开关控制单元与驱动电路，用于接收自适应导通时间产生电路输出的导通时间信号，以及延时单元复用型零电流切换电路输出的零电流切换信号，并根据信号状态进行逻辑运算，输出功率管栅极信号，以控制对应的功率管导通或关断。
所述多个动态比较器，自适应导通时间产生电路和时钟产生电路的数量相适配。
优选的，所述多个动态比较器和自适应导通时间产生电路均为三个，所述时钟产生电路为三相时钟产生电路。
所述的自适应导通时间产生电路包括输入侧控制电路，输出侧控制电路和二维导通时间产生电路。
所述的输入侧控制电路包括分压电阻，电平转换电路，电压基准源，多个动态比较器和3位加减计数器，用于接收片外电源电压VBAT，VBAT经分压电阻分压后输入多个动态比较器的反相输入端，电压基准源的输出电压接入多个动态比较器的正相输入端，多个动态比较器的输出VOUTP和VOUTN接3位加减计数器的UP和DN端，3位加减计数器输出三位控制字CSEL[2:0]，控制二维导通时间产生电路；
所述的输出侧控制电路包括分压电阻，电压基准源，多个动态比较器和2位加减计数器，用于接收输出电压VOUT(VOUT1，VOUT2，VOUT3)，VOUT经分压电阻分压后输入多个动态比较器的反相输入端，电压基准源的输出电压接入多个动态比较器的正相输入端，多个动态比较器的输出VOUTP和VOUTN接2位加减计数器的UP和DN端，2位加减计数器输出两位控制字RSEL[1:0]，控制二维导通时间产生电路；
所述的二维导通时间产生电路接收控制字CSEL[2:0]和RSEL[1:0]，输出对应的导通时间信号PULSE_ON(PULSE_ON1,PULSE_ON2，PULSE_ON3)和延时时钟信号CLKD(CLKD1,CLKD2，CLKD3)。
所述的自适应频率调制电路包括一个三输入或门和三个级联的D触发器。三输入或门的输入为三个多个动态比较器输出的使能信号EN1，EN2和EN3。三输入或门的输出接第一D触发器的D端，第一D触发器的Q端输出FS2信号，接第二D触发器的D端，第二D触发器的Q端输出FS1信号，接第三D触发器的D端，第三D触发器的Q端输出FS0信号，三个D触发器的Q端FS[2:0]控制三相时钟产生电路，它们的时钟信号由三相时钟产生电路输出的OSC信号提供。
所述的三相时钟产生电路包括超低功耗振荡器，一个两输入或非门和三个级联的D触发器。超低功耗振荡器输出信号OSC的频率由自适应频率调制电路的输出FS[2:0]控制，三个D触发器的RESET端接OSC信号，第一D触发器的输入接两输入或非门的输出，Q端输出CLK1信号，同时接第二D触发器的D端和两输入或非门的输入端，第二D触发器的Q端输出CLK2信号，同时接第三D触发器的D端和两输入或非门的输入端，第三D触发器的Q端输出CLK3信号。
所述的延时单元复用型零点流切换电路包括三个多个动态比较器，三个七位加减计数器，七个三输入复用器，一个复用延时单元，一个三输入或门和三个两输入与门。三个多个动态比较器的输入都为地电压VSS和片外功率电感的节点电压VX，输出分别接各自七位加减计数器的UP端和DN端；三个七位加减计数器的输出接七个三输入复用器的输入；
所述的复用延时单元的输入接七个三输入复用器的输出CAPSEL[7:0]，时钟信号由三输入或门的输出提供，三输入或门的输入接自适应导通时间电路输出的延时时钟信号CLKD1，CLKD2和CLKD3。复用延时单元的输出为PULSE_OFF接入三个两输入与门，对应的输出即为零电流切换信号PULSE_OFF1，PULSE_OFF2和PULSE_OFF3，控制功率开关控制单元与驱动电路。
本发明与现有技术相比有以下有益效果：
1、通过采用延时单元复用型零点流切换电路，可以在片内避免大规模电阻电容阵列的使用，进而减小芯片核心面积，有利于SoC的集成。
2、通过采用自适应频率调制电路，当任意一路输出电压低于参考电平时可以直接将超低功耗振荡器最高有效位调至高电平，加快时钟频率；又当所有输出电压高于参考电平时，可以直接将最高有效位调至低电平，维持低功耗状态，进而实现在低功耗设计下，输出瞬态响应的加速建立过程。
附图说明
图1是本发明的总体结构框架示意图；
图2是自适应导通时间产生电路中输出侧控制电路和输入侧控制电路示意图；
图3是自适应导通时间产生电路中二维导通时间产生电路示意图；
图4是自适应频率调制电路和三相时钟产生电路组合电路示意图；
图5是延时单元复用型零点流切换电路示意图；
图6是功率开关控制单元与驱动电路示意图；
具体实施方式
下面结合实施例并参照附图对本发明进一步描述。
请先参阅图1，图1是复用延时单元的快速瞬态响应多输出降压转换器的总体框架示意图。如图1所示，一种复用延时单元的快速瞬态响应多输出降压转换器，包括三个多个动态比较器11、12、13，三个自适应导通时间产生电路21、22、23，自适应频率调制电路3，三相时钟产生电路4，延时单元复用型零电流切换电路5和功率开关控制单元与驱动电路6。
所述的三个多个动态比较器，用于接收三路的输出电压VOUT1，VOUT2和VOUT3，并与相对应的参考电压VREF1，VREF2和VREF3比较，在各自时钟CLK1，CLK2，CLK3的上升沿输出使能信号EN1，EN2和EN3控制三个自适应导通时间产生电路和自适应频率调制电路。
所述的三个自适应导通时间产生电路，用于接收各自多个动态比较器输出的使能信号EN1，EN2和EN3，并且接收三路输出电压VOUT1，VOUT2和VOUT3和片外电源电压VBAT，根据使能信号的状态和VOUT1，VOUT2，VOUT3，VBAT的大小，输出自适应的导通时间信号PULSE_ON1，PULSE_ON2和PULSE_ON3控制功率开关控制单元与驱动电路，并输出延时时钟信号CLKD1，CLKD2和CLKD3控制延时单元复用型零电流切换电路。
所述的自适应频率调制电路，用于接收三个多个动态比较器的输出使能信号EN1，EN2和EN3，根据使能信号的状态，输出频率选择信号FS[2:0]控制三相时钟产生电路。
所述的三相时钟产生电路，用于接收自适应频率调制电路输出的频率选择信号FS[2:0]，根据FS[2:0]的逻辑值，输出对应频率的三相时钟信号CLK1，CLK2和CLK3，作为三个多个动态比较器的时钟信号。
所述的延时单元复用型零电流切换电路，用于接收三个自适应导通时间产生电路输出的延时时钟信号CLKD1，CLKD2和CLKD3和功率开关控制单元与驱动电路输出的功率管栅极信号VMN1，VMN2和VMN3，以及片外功率电感的节点电压VX，根据信号状态，输出相应的零电流切换信号PULSE_OFF1，PULSE_OFF2和PULSE_OFF3，控制功率开关控制单元与驱动电路。
所述的功率开关控制单元与驱动电路，用于接收自适应导通时间产生电路输出的导通时间信号PULSE_ON1，PULSE_ON2和PULSE_ON3，以及延时单元复用型零电流切换电路输出的零电流切换信号PULSE_OFF1，PULSE_OFF2和PULSE_OFF3，根据信号状态进行逻辑运算，输出功率管栅极信号VMP，VMN，VMN1，VMN2和VMN3，控制对应的功率管导通或关断。
图2是自适应导通时间产生电路中输出侧控制电路和输入侧控制电路示意图。如图2所示，所述的自适应导通时间产生电路包括输入侧控制电路，输出侧控制电路和二维导通时间产生电路。所述的输入侧控制电路包括分压电阻，电平转换电路，电压基准源，多个动态比较器和3位加减计数器，用于接收片外电源电压VBAT，VBAT经分压电阻分压后输入多个动态比较器的反相输入端，电压基准源的输出电压接入多个动态比较器的正相输入端，多个动态比较器的输出VOUTP和VOUTN接3位加减计数器的UP和DN端，3位加减计数器输出三位控制字CSEL[2:0]，控制二维导通时间产生电路；
所述的输出侧控制电路包括分压电阻，电压基准源，多个动态比较器和2位加减计数器，用于接收输出电压VOUT(VOUT1，VOUT2，VOUT3)，VOUT经分压电阻分压后输入多个动态比较器的反相输入端，电压基准源的输出电压接入多个动态比较器的正相输入端，多个动态比较器的输出VOUTP和VOUTN接2位加减计数器的UP和DN端，2位加减计数器输出两位控制字RSEL[1:0]，控制二维导通时间产生电路；所述的二维导通时间产生电路接收控制字CSEL[2:0]和RSEL[1:0]，输出对应的导通时间信号PULSE_ON(PULSE_ON1,PULSE_ON2，PULSE_ON3)和延时时钟信号CLKD(CLKD1,CLKD2，CLKD3)。
本实施例中，在输出侧控制电路方面，使用二极管方式连接的P型金属氧化物晶体管MP1-MP6作为的分压电阻，输出电压VOUT(VOUT1，VOUT2或VOUT3)经过分压电阻分压后在MP6的源极输出电压VIDV1，接入多个动态比较器CMP1的正相输入端，电压基准源1输出300mV的参考电压VREF1接入CMP1的反相输入端，多个动态比较器的输出分别接2位加减计数器的UP和DN端，2位加减计数器输出2位控制字RSEL1和RSEL0，控制二维导通时间产生电路和反相器INV1，INV2。CMP1的时钟由多个动态比较器(11、12、13)的输出EN(EN1，EN2，EN3)提供，2位加减计数器的时钟为其反信号。其工作方式如下：当VOUT升高时，经分压电阻分压后的输出电压VDIV1相应升高，CMP1的输出控制2位加减计数器加1，经INV2关断MN2，或经INV1关断MN1，或都关断，与此同时VDIV1下降，若仍大于VREF1(300mV)，则重复上述步骤，直到RSEL1和RSEL0变为全1为止；当VOUT降低时，经分压电阻分压后的输出电压VDIV1相应降低，则CMP1的输出控制2位加减计数器减1，经INV2导通MN2，或经INV1导通MN1，或都导通，与此同时VDIV1上升，若仍小于300mV，则重复上述步骤，直到RSEL1和RSEL0变为全0为止。通过以上描述，可以得到VOUT在不同电压值下的控制字编码方式，即VOUT为900mV对应RSEL[1:0]＝“OO”，1.2V对应RSEL[1:0]＝“O1”，1.5V对应RSEL[1:0]＝“10”，1.8V对应RSEL[1:0]＝“11”。在输入侧控制电路方面，因其电路原理与输出侧控制电路类似，故不再赘述，其片外电源VBAT在不同电压值下的控制字编码方式为：VBAT为2.1V对应CSEL[2:0]＝“111”，2.4V对应CSEL[2:0]＝“110”，2.7V对应CSEL[2:0]＝“101”，3.0V对应CSEL[2:0]＝“100”，3.3V对应CSEL[2:0]＝“011”，3.6V对应CSEL[2:0]＝“010”，3.9V对应CSEL[2:0]＝“001”,4.2V对应CSEL[2:0]＝“000”。输入侧控制电路和输出侧控制电路输出的控制字RSEL[1:0]和CSEL[2:0]联合控制二维导通时间产生电路。
图3是自适应导通时间产生电路中二维导通时间产生电路示意图。如图3所示，EN(EN1，EN2，EN3)为多个动态比较器(11、12、13)的输出，反相器INV1输出其反信号ENB，另一路经过施密特触发器SMT1和电阻R1,R0,R2组成的延时电路后输入施密特触发器SMT2，或非门NOR1的输入分别为ENB和SMT2的输出，当EN的电平从低变高时，ENB瞬间由高变低，SMT2的输出会经过延时电路延缓变高电平，这段时间NOR1的输出为高电平脉冲，即产生的导通时间PULSE_ON(PULSE_ON1，PULSE_ON2，PULSE_ON3)，NOR2的输出为延时时钟信号CLKD(CLKD1，CLKD2，CLKD3)。延时电路受控制字RSEL[1:0]和CSEL[2:0]控制，RSEL0和RSEL1控制MP1和MP0，若RSEL0和RSEL1为高电平，则使2倍阻值电阻R1和1倍阻值电阻R0接入电路中，若RSEL0和RSEL1为低电平，则短路R1和R0；同理，8倍容值电容C2，4倍电容容值C1和一倍电容容值C0受CSEL[2:0]的控制接入或断开。结合输入侧控制电路和输出侧控制电路，可以实现当VBAT升高时或VOUT降低时，产生的导通时间PULSE_ON变短，当VBAT降低时或VOUT升高时，产生的导通时间PULSE_ON变长的目的，从而调节输出电压的纹波。
图4是自适应频率调制电路和三相时钟产生电路组合电路示意图。如图4所示，自适应频率调制电路包括一个三输入或门和三个级联的D触发器。三输入或门的输入为三个多个动态比较器输出的使能信号EN1，EN2和EN3。三输入或门的输出接第一D触发器的D端，第一D触发器的Q端输出FS2信号，接第二D触发器的D端，第二D触发器的Q端输出FS1信号，接第三D触发器的D端，第三D触发器的Q端输出FS0信号，三个D触发器的Q端FS[2:0]控制三相时钟产生电路，它们的时钟信号由三相时钟产生电路输出的OSC信号提供。三相时钟产生电路包括超低功耗振荡器，一个两输入或非门和三个级联的D触发器。超低功耗振荡器输出信号OSC的频率由自适应频率调制电路的输出FS[2:0]控制，三个D触发器的RESET端接OSC信号，第一D触发器的输入接两输入或非门的输出，Q端输出CLK1信号，同时接第二D触发器的D端和两输入或非门的输入端，第二D触发器的Q端输出CLK2信号，同时接第三D触发器的D端和两输入或非门的输入端，第三D触发器的Q端输出CLK3信号。
本实施例中，EN1，EN2，EN3为多个动态比较器11、12、13的输出接入或门OR1，OR1的输出接三个级联的D触发器组成的移位寄存器。D触发器DFF1的输出Q端接D触发器DFF2的D端，同时接三相时钟产生电路中低功耗振荡器ULPOSC的FS2端；DFF2的输出Q端接D触发器DFF3的D端，同时接三相时钟产生电路中ULPOSC的FS1端；DFF3的输出Q端接ULPOSC的FS0端。DFF1，DFF2，DFF3的时钟信号由ULPOSC的输出经过反相器INV1提供。当EN1，EN2，EN3出现任意高电平时，DFF1的输出变为高电平，若连续三个周期EN1，EN2，EN3出现高电平，则DFF1，DFF2，DFF3的输出均变为高电平；同理，当EN1，EN2，EN3连续三个周期均为低电平，则DFF1，DFF2，DFF3的输出变为低电平。此电路的设计目的为：当任意一路输出电压VOUT低于参考电压VREF，即EN1，EN2，EN3出现任意高电平时，ULPOSC的最高有效位直接变为高电平，加速调快时钟频率，当三路输出电压VOUT均高于参考电压VREF，即EN1，EN2，EN3均为低电平时，ULPOSC的最高有效位直接变为低电平，加速减慢时钟频率，以此既可以实现快速瞬态响应，又可以实现低功耗的目的。三相时钟产生电路中的ULPOSC输出的时钟信号OSC接三个级联的D触发器，D触发器DFF4的D端接或非门NOR1的输出，Q端输出CLK1信号，接NOR1的输入和D触发器DFF5的D端，DFF5的Q端输出CLK2信号，接NOR1的输入和D触发器DFF6的D端，DFF6的Q端输出CLK3信号。DFF4，DFF5，DFF6的时钟接ULPOSC输出的时钟信号OSC。该电路在初始状态时，NOR1输出高电平，当OSC高电平来临时，CLK1变为高电平，与此同时NOR1的输出变为低电平；当下一周期OSC高电平来临时，CLK1变为低电平而CLK2变为高电平，NOR1的输出仍为低电平；再下一周期OSC高电平来临时，CLK3变为高电平而CLK1，CLK2变为低电平，NOR1的输出变为高电平，等待下一周期OSC高电平的来临，以此可以把OSC信号分为三相时钟信号CLK1，CLK2和CLK3，作为多个动态比较器(11、12、13)的时钟信号。
图5是延时单元复用型零点流切换电路示意图。如图5所示，延时单元复用型零点流切换电路包括三个多个动态比较器，三个七位加减计数器，七个三输入复用器，一个复用延时单元，一个三输入或门和三个两输入与门。三个多个动态比较器的输入都为地电压VSS和片外功率电感的节点电压VX，输出分别接各自七位加减计数器的UP端和DN端；三个七位加减计数器的输出接七个三输入复用器的输入；所述的复用延时单元的输入接七个三输入复用器的输出CAPSEL[7:0]，时钟信号由三输入或门的输出提供，三输入或门的输入接自适应导通时间电路输出的延时时钟信号CLKD1，CLKD2和CLKD3。复用延时单元的输出为PULSE_OFF接入三个两输入与门，对应的输出即为零电流切换信号PULSE_OFF1，PULSE_OFF2和PULSE_OFF3，控制功率开关控制单元与驱动电路。
本实施例中，多个动态比较器CMP1，CMP2，CMP3的正相输入端均为地电压VSS，反相输入端均为片外功率电感的节点电压VX。CMP1(CMP2，CMP3)的时钟信号为功率管MN1(MN2，MN3)的栅极信号VMN1(VMN2，VMN3)经反相器INV1(INV2，INV3)产生，即当VMN1(VMN2，VMN3)的下降沿到来时，判断VSS和VX节点电压的大小，以此实现电感放电周期零点流的切换。CMP1，CMP2，CMP3的输出接各自7位加减计数器的UP和DN端，7位加减触发器的输出端分别接相应的三输入复用器，例如OUT01，OUT02，OUT03接入MUX0，OUT11，OUT12，OUT13接入MUX1……三输入复用器MUX0-MUX6分别输出控制信号CAPSEL0-CAPSEL6，控制复用延时单元的MN0-MN6。复用延时单元的输入为自适应导通时间产生电路输出的延时时钟信号CLKD1，CLKD2，CLKD3，OR1的输出分别接反相器INV4和施密特触发器SMT1，INV4输出反信号CLKB控制MN7，SMT1的输出经过电阻R1和电容阵列C0-C6组成的延时电路，输入至施密特触发器SMT2。当CLKD1，CLKD2，CLKD3出现任意高电平时，或非门NOR1会输出高电平脉冲PULSE_OFF，脉冲时间为延时电路产生的延时，PULSE_OFF分别输入与门AND1，AND2，AND3，分别产生零电流切换信号PULSE_OFF1，PULSE_OFF2，PULSE_OFF3，输出至功率开关控制单元与驱动电路。通过采用复用延时单元，将各自通道的零电流切换信号控制字(OUT01，OUT02……OUT62，OUT63)存储在各自7位加减计数器中，通过MUX进行选通，因此可以在片内避免大规模电阻电容阵列，解决通道数量和芯片核心面积的矛盾。
图6是功率开关控制单元与驱动电路示意图。如附图6所示，自适应导通时间产生电路输出的导通时间信号PULSE_ON1，PULSE_ON2和PULSE_ON3输入至三输入或非门NOR1，当有任意信号为高电平时，NOR1输出低电平，经电平转换电路1和驱动电路BUFFER1输出VMP，导通功率管MP；与此同时，若上升沿检测电路1检测到PULSE_ON1变高电平，则输出高电平脉冲至SR锁存器1使其Q端输出高电平，经电平转换电路3和驱动电路BUFFER3导通功率管MN1，进入片外电源经功率管MP，片外功率电感和功率管MN1向第一路输出充电周期；类似地，若PULSE_ON2或PULSE_ON3变高电平，则MN2或MN3导通。零电流切换信号PULSE_OFF1，PULSE_OFF2和PULSE_OFF3输入至三输入或门OR1，当有任意信号为高电平时，OR1输出高电平，经电平转换电路2后输入至两输入与门AND1，AND1的另一输入为VMP，以达到死区控制的效果，避免功率管MP和MN的同时导通,AND1的输出经驱动电路BUFFER2后输出VMN，导通功率管MN；与此同时，若下降沿检测电路1检测到PULSE_OFF1变低电平，则输出高电平脉冲至SR锁存器1使其的R端输出高电平，经电平转换电路3和驱动电路BUFFER3关断功率管MN1，进入片外功率电感经功率管MN1向第一路输出放电周期；类似地，若PULSE_OFF2或PULSE_OFF3变低电平，则MN2或MN3关断。
Claims (7)
1.一种复用延时单元的快速瞬态响应SIMO降压转换器，其特征在于，包括：多个动态比较器，多个自适应导通时间产生电路，自适应频率调制电路，三相时钟产生电路，延时单元复用型零电流切换电路以及功率开关控制单元与驱动电路；
所述多个动态比较器，用于接收输出电压，并与相对应的参考电压比较，在各自时钟的上升沿输出使能信号，以控制所述多个自适应导通时间产生电路和自适应频率调制电路；
所述多个自适应导通时间产生电路，用于接收各自多个动态比较器输出的使能信号，并且接收输出电压和片外电源电压，并根据使能信号的状态、输出电压和片外电源电压的大小，输出自适应的导通时间信号，以控制所述功率开关控制单元与驱动电路，同时输出延时时钟信号，以控制所述延时单元复用型零电流切换电路；
所述自适应频率调制电路，用于接收各自多个动态比较器输出的使能信号，根据使能信号的状态，输出频率选择信号，以控制所述三相时钟产生电路；
所述三相时钟产生电路，用于接收所述频率选择信号，并根据频率选择信号的逻辑值，输出对应频率的时钟信号，作为多个动态比较器的时钟信号；
所述延时单元复用型零电流切换电路，用于接收三个自适应导通时间产生电路输出的延时时钟信号、功率开关控制单元与驱动电路输出的功率管栅极信号，以及片外功率电感的节点电压VX，并根据信号状态，输出相应的零电流切换信号，以控制功率开关控制单元与驱动电路；
所述功率开关控制单元与驱动电路，用于接收多个自适应导通时间产生电路输出的导通时间信号，以及延时单元复用型零电流切换电路输出的零电流切换信号，并根据信号状态进行逻辑运算，输出功率管栅极信号，以控制对应的功率管导通或关断。
2.根据权利要求1所述的复用延时单元的快速瞬态响应SIMO降压转换器，其特征在于，所述多个动态比较器，多个自适应导通时间产生电路和三相时钟产生电路的数量相适配。
3.根据权利要求2所述的复用延时单元的快速瞬态响应SIMO降压转换器，其特征在于，所述多个动态比较器和多个自适应导通时间产生电路均为三个。
4.根据权利要求1-3任一所述的复用延时单元的快速瞬态响应SIMO降压转换器，其特征在于，所述多个自适应导通时间产生电路包括输入侧控制电路，输出侧控制电路和二维导通时间产生电路；
所述的输入侧控制电路包括分压电阻，电平转换电路，电压基准源，多个动态比较器和3位加减计数器，用于接收片外电源电压，片外电源电压经分压电阻分压后输入多个动态比较器的反相输入端，电压基准源的输出电压接入多个动态比较器的正相输入端，多个动态比较器的输出VOUTP和VOUTN接3位加减计数器的UP和DN端，3位加减计数器输出三位控制字CSEL[2:0]，控制二维导通时间产生电路；
所述的输出侧控制电路包括分压电阻，电压基准源，多个动态比较器和2位加减计数器，用于接收输出电压，输出电压经分压电阻分压后输入多个动态比较器的反相输入端，电压基准源的输出电压接入多个动态比较器的正相输入端，多个动态比较器的输出VOUTP和VOUTN接2位加减计数器的UP和DN端，2位加减计数器输出两位控制字RSEL[1:0]，控制二维导通时间产生电路；
所述的二维导通时间产生电路接收控制字CSEL[2:0]和RSEL[1:0]，输出对应的导通时间信号和延时时钟信号。
5.根据权利要求1-3任一所述的复用延时单元的快速瞬态响应SIMO降压转换器，其特征在于，所述的自适应频率调制电路包括一个三输入或门和三个级联的D触发器；三输入或门的输入为三个动态比较器输出的使能信号EN1，EN2和EN3；三输入或门的输出接第一D触发器的D端，第一D触发器的Q端输出FS2信号，接第二D触发器的D端，第二D触发器的Q端输出FS1信号，接第三D触发器的D端，第三D触发器的Q端输出FS0信号，三个D触发器的Q端FS[2:0]控制三相时钟产生电路，它们的时钟信号由三相时钟产生电路输出的OSC信号提供。
6.根据权利要求1-3任一所述的复用延时单元的快速瞬态响应SIMO降压转换器，其特征在于，所述的三相时钟产生电路包括超低功耗振荡器，一个两输入或非门和三个级联的D触发器；所述的超低功耗振荡器输出信号OSC的频率由自适应频率调制电路的输出FS[2:0]控制，三个D触发器的RESET端接OSC信号，第一D触发器的输入接两输入或非门的输出，Q端输出CLK1信号，同时接第二D触发器的D端和两输入或非门的输入端，第二D触发器的Q端输出CLK2信号，同时接第三D触发器的D端和两输入或非门的输入端，第三D触发器的Q端输出CLK3信号。
7.根据权利要求1-3任一所述的复用延时单元的快速瞬态响应SIMO降压转换器，其特征在于，所述的延时单元复用型零点流切换电路包括三个动态比较器，三个七位加减计数器，七个三输入复用器，一个复用延时单元，一个三输入或门和三个两输入与门；三个动态比较器的输入都为地电压VSS和片外功率电感的节点电压VX，输出分别接各自七位加减计数器的UP端和DN端；三个七位加减计数器的输出接七个三输入复用器的输入；所述的复用延时单元的输入接七个三输入复用器的输出CAPSEL[7:0]，时钟信号由三输入或门的输出提供，三输入或门的输入接自适应导通时间电路输出的延时时钟信号CLKD1，CLKD2和CLKD3；复用延时单元的输出为PULSE_OFF接入三个两输入与门，对应的输出即为零电流切换信号PULSE_OFF1，PULSE_OFF2和PULSE_OFF3，控制功率开关控制单元与驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210548052.7A CN114825876B (zh) | 2022-05-12 | 2022-05-12 | 一种复用延时单元的快速瞬态响应多输出降压转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210548052.7A CN114825876B (zh) | 2022-05-12 | 2022-05-12 | 一种复用延时单元的快速瞬态响应多输出降压转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114825876A CN114825876A (zh) | 2022-07-29 |
| CN114825876B true CN114825876B (zh) | 2024-05-31 |
Family
ID=82516126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210548052.7A Active CN114825876B (zh) | 2022-05-12 | 2022-05-12 | 一种复用延时单元的快速瞬态响应多输出降压转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114825876B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022640A (zh) * | 2013-02-21 | 2014-09-03 | 德州仪器公司 | 基于共振的单个电感器输出驱动的dc-dc转换器及方法 |
| CN104362851A (zh) * | 2014-10-15 | 2015-02-18 | 西安交通大学 | 一种dc-dc转换器控制系统 |
| KR20160069603A (ko) * | 2014-12-08 | 2016-06-17 | 고려대학교 산학협력단 | 디지털 제어 방식의 단일 인덕터 다중 출력 직류-직류 벅 변환기 및 그 제어 방법 |
| CN110875730A (zh) * | 2018-08-29 | 2020-03-10 | 三星电子株式会社 | 单电感多输出转换器及单电感多输出转换器的控制方法 |
| CN110932547A (zh) * | 2019-10-16 | 2020-03-27 | 重庆中易智芯科技有限责任公司 | 一种应用于高效率dc-dc转换器的自适应调制模式切换电路 |
| CN112865534A (zh) * | 2021-01-21 | 2021-05-28 | 西安电子科技大学 | 一种自适应导通时间控制的Buck变换器 |
| CN113904542A (zh) * | 2021-09-15 | 2022-01-07 | 上海交通大学 | 自适应控制的宽动态范围超低功耗降压转换器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10013007B2 (en) * | 2014-04-01 | 2018-07-03 | Virginia Tech Intellectual Properties, Inc. | Hybrid interleaving structure with adaptive phase locked loop for variable frequency controlled switching converter |
| EP3556002B1 (en) * | 2016-12-14 | 2021-11-17 | The University of Hong Kong | A single-stage single-inductor multiple-output (simo) inverter topology with precise and independent amplitude control for each ac output |
| US10790744B1 (en) * | 2019-03-19 | 2020-09-29 | Analog Devices International Unlimited Company | Single inductor multiple output adaptive loop control |
-
2022
- 2022-05-12 CN CN202210548052.7A patent/CN114825876B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022640A (zh) * | 2013-02-21 | 2014-09-03 | 德州仪器公司 | 基于共振的单个电感器输出驱动的dc-dc转换器及方法 |
| CN104362851A (zh) * | 2014-10-15 | 2015-02-18 | 西安交通大学 | 一种dc-dc转换器控制系统 |
| KR20160069603A (ko) * | 2014-12-08 | 2016-06-17 | 고려대학교 산학협력단 | 디지털 제어 방식의 단일 인덕터 다중 출력 직류-직류 벅 변환기 및 그 제어 방법 |
| CN110875730A (zh) * | 2018-08-29 | 2020-03-10 | 三星电子株式会社 | 单电感多输出转换器及单电感多输出转换器的控制方法 |
| CN110932547A (zh) * | 2019-10-16 | 2020-03-27 | 重庆中易智芯科技有限责任公司 | 一种应用于高效率dc-dc转换器的自适应调制模式切换电路 |
| CN112865534A (zh) * | 2021-01-21 | 2021-05-28 | 西安电子科技大学 | 一种自适应导通时间控制的Buck变换器 |
| CN113904542A (zh) * | 2021-09-15 | 2022-01-07 | 上海交通大学 | 自适应控制的宽动态范围超低功耗降压转换器 |
Non-Patent Citations (1)
| Title |
|---|
| Zhuo Gao,et al.A TM-APSM SIMO Buck Converter With Ultralow Quiescent Current and Fast-Transient Response for IoT Applications.《 IEEE Transactions on Power Electronics 》.2023,39(1),第78-82页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114825876A (zh) | 2022-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10027230B2 (en) | Converter with pulse width modulation and pulse frequency modulation operating modes | |
| US8334717B2 (en) | Dynamic comparator based comparison system | |
| CN108415502B (zh) | 一种无有限周期震荡的数字线性稳压电源及稳压方法 | |
| CN110333767B (zh) | 多相功率变换器 | |
| JP2010136497A (ja) | ヒステリシススイッチングレギュレータ及びその動作制御方法 | |
| US9812960B2 (en) | Methods and apparatus for a low standby current DC-DC power controller with improved transient response | |
| Cheng et al. | 4.4 A 10/30MHz Wide-duty-cycle-range buck converter with DDA-based Type-III compensator and fast reference-tracking responses for DVS applications | |
| CN113904542B (zh) | 自适应控制的宽动态范围超低功耗降压转换器 | |
| CN105790584A (zh) | 一种低功耗的电源供电系统及方法 | |
| US10164537B2 (en) | Switching regulator | |
| KR20150083763A (ko) | 듀얼 모드 스위칭 직류-직류 변환기 및 그 제어 방법 | |
| Li et al. | 14.6 A 745pA Hybrid Asynchronous Binary-Searching and Synchronous Linear-Searching Digital LDO with 3.8× 10 5 Dynamic Load Range, 99.99% Current Efficiency, and 2mV Output Voltage Ripple | |
| TWI660585B (zh) | 鎖存器電路 | |
| CN114825876B (zh) | 一种复用延时单元的快速瞬态响应多输出降压转换器 | |
| US8008964B1 (en) | Variable input voltage charge pump | |
| US10033355B2 (en) | Electric power supply device and semiconductor device | |
| US11876443B2 (en) | Hybrid switched-capacitor converter | |
| CN114977795B (zh) | 一种dc-dc变换器 | |
| TW201419766A (zh) | 連續近似式類比至數位轉換器 | |
| Ji et al. | A Fully-Digital LDO with Adaptive Clock and Double-Edge-Triggered Shift Register for Quick Response | |
| CN114629352A (zh) | 一种应用于降压转换器的功率管宽度切换电路及方法 | |
| Ma | Robust multiple-phase switched-capacitor DC-DC converter with digital interleaving regulation scheme | |
| US10101759B2 (en) | Electronic circuit, linear regulating circuit, and DC-DC converting circuit consuming less power according to control of logic circuit | |
| KR101649045B1 (ko) | 역류 검출기 회로 | |
| CN111817553B (zh) | 片内式电荷泵电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |