CN114823878A - 具有hkmg的mos晶体管及其制造方法 - Google Patents

具有hkmg的mos晶体管及其制造方法 Download PDF

Info

Publication number
CN114823878A
CN114823878A CN202210394297.9A CN202210394297A CN114823878A CN 114823878 A CN114823878 A CN 114823878A CN 202210394297 A CN202210394297 A CN 202210394297A CN 114823878 A CN114823878 A CN 114823878A
Authority
CN
China
Prior art keywords
layer
work function
type work
function metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210394297.9A
Other languages
English (en)
Inventor
胡书怀
张志诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210394297.9A priority Critical patent/CN114823878A/zh
Publication of CN114823878A publication Critical patent/CN114823878A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有HKMG的MOS晶体管，包括NMOS，NMOS的第一栅极结构，形成在第一栅极凹槽中，包括栅介质层、第一阻挡层、N型功函数金属层和金属导电材料层的叠加结构；第一阻挡层采用ALD‑TiAl组成，ALD‑TiAl中还含有C原子；N型功函数金属层采用PVD工艺生长形成。本发明还公开了一种具有HKMG的MOS晶体管的制造方法。本发明在满足阻挡金属导电材料层的金属向下扩散的条件下，能进一步减少N型功函数金属层的厚度，从而有利于金属导电材料层的填充并优化器件性能。

Description

具有HKMG的MOS晶体管及其制造方法
技术领域
本发明涉及半导体集成电路领域，特别涉及一种具有高介电常数金属栅(HKMG)的MOS晶体管。本发明还涉及一种具有高介电常数金属栅的MOS晶体管的制造方法。
背景技术
在现有半导体产业中，多晶硅广泛地应用于半导体元件如MOS晶体管中，一般被作为标准的栅极填充材料。然而，随着MOS晶体管尺寸减小，传统多晶硅栅极因硼穿透(boronpenetration)效应导致元件效能降低，及难以避免的空乏效应(depletion effect)等问题，使得等效栅极介电层厚度增加、栅极电容值下降，进而导致元件性能衰退等。因此，半导体业界便尝试以新的栅极填充材料，例如利用功函数(work function，WF)金属层来取代传统的多晶硅栅极，用以作为匹配高介电常数(High-K，HK)的栅介质层的控制电极即金属栅(MG)。HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG。
但随着半导体元件尺寸的进一步持续缩小，又在填入功函数金属层之后，还须再填入阻挡层等其他材料层，同时这种材料层必须有足够的厚度才能阻挡其上的铝向下扩散，因而占据了部分凹槽的体积及缩减了凹槽的开口尺寸，进而发生后续铝填洞困难的问题。再者，随着元件尺寸的减小，所填入铝所占的体积及所露出的表面积也日趋缩小，进而增加了接触插塞(CT)与铝的接触电阻。
如图1所示，是现有一种具有HKMG的PMOS的结构图；现有具有HKMG的PMOS的HKMG的栅极结构包括栅介质层和金属栅。
通常，HKMG是采用后栅极工艺形成，栅极结构形成于栅极凹槽中，栅极凹槽形成于半导体衬底101表面上的层间膜103中，栅极凹槽是通过去除伪栅极结构后形成。伪栅极结构用于自对准形成源漏区102。
所述栅介质层包括高介电常数层104。所述高介电常数层104的材料通常采用二氧化铪(HfO2)，也能采用氮化硅(Si3N4)，三氧化二铝(Al2O3)，五氧化二钽(Ta2O5)，氧化钇(Y2O3)，硅酸铪氧化合物(HfSiO4)，氧化镧(La2O3)，二氧化锆(ZrO2)，钛酸锶(SrTiO3)，硅酸锆氧化合物(ZrSiO4)等。
在所述高介电常数层104和半导体衬底101之间通常设置由界面层(未显示)。现有工艺中，所述高介电常数层104的材料通常采用HfO2，界面层通常采用SiO2。
在所述高介电常数层104的表面形成有P型功函数金属层105以及N型功函数金属层106。因为，通常在半导体衬底101上会同时集成NMOS和PMOS。NMOS的形成区域的P型功函数金属层105通常需要采用光刻刻蚀工艺去除，但是PMOS的形成区域的N型功函数金属层106会保留。
在N型功函数金属层106的顶部则会填充金属如Al形成金属导电材料层。金属栅则由P型功函数金属层105、N型功函数金属层106和金属导电材料层叠加而成。
N型功函数金属层106的材料通常为TiAl。P型功函数金属层105的材料通常为TiN。
如图1所示，随着器件尺寸的不断缩小，金属栅的各层厚度也会缩小，N型功函数金属层106顶部的Al原子容易向下扩散到P型功函数金属层105中或底部，特别是在如虚线107所示的栅极凹槽的角落处的膜层更薄，更加容易发生Al扩散。这会影响器件的性能，如PMOS的P型功函数金属层105的实际功函数会产生变化，从而是器件的阈值电压发生变化。
为了防止图1所示的Al扩散的缺陷，在一些产品中，会在N型功函数金属层106的底部引入阻挡层。阻挡层通常采用TaN。如图2所示，是现有另一种具有HKMG的PMOS的结构图；图2所示结构中，半导体衬底201、源漏区202、层间膜203、高介电常数层204都和图1所示的结果相同。和图1所示结构的区别之处为，图2中，在P型功函数金属层205和N型功函数金属层206之间还插入了阻挡层207。阻挡层207通常采用TaN，厚度约为
Figure BDA0003596752950000021
左右。本领域技术人员知道，随着工艺节点的不断缩小，如28nm以下工艺节点中，栅极凹槽的开口本来就很小，增加阻挡层207，会使得在填充金属导电材料层之前，栅极凹槽的剩余开口很小，使得金属导电材料层的填充变得困难，容易产生悬垂缺陷(overhang)，如图3的虚线圈208所示，虚线圈208中栅极凹槽的剩余开口很小，后续填充金属导电材料层时，栅极凹槽的顶部容易直接封闭，从而会在金属导电材料层内部产生空洞。
发明内容
本发明所要解决的技术问题是提供一种具有HKMG的MOS晶体管，在满足阻挡金属导电材料层的金属向下扩散的条件下，能进一步减少N型功函数金属层的厚度，从而有利于金属导电材料层的填充，有利于MOS晶体管的尺寸进一步缩小。为此，本发明还提供一种具有HKMG的MOS晶体管的制造方法。
为解决上述技术问题，本发明提供的具有HKMG的MOS晶体管包括NMOS，所述NMOS的栅极结构为第一栅极结构，所述第一栅极结构形成在位于NMOS的形成区域的第一栅极凹槽中。
所述第一栅极结构包括栅介质层、第一阻挡层、N型功函数金属层和金属导电材料层的叠加结构；所述栅介质层中包括高介电常数材料层。
所述第一阻挡层采用ALD-TiAl组成，所述ALD-TiAl表示采用ALD工艺生长形成的TiAl组成，所述ALD-TiAl中还含有C原子。
所述N型功函数金属层采用PVD工艺生长形成。
利用所述ALD-TiAl的平整性优于PVD工艺生长的所述N型功函数金属层的平整性以及所述ALD-TiAl中含有C原子的结构特性使所述第一阻挡层具有阻挡所述金属导电材料层的金属向下扩散的功能。
利用所述ALD-TiAl本身所具有的功函数特征，使所述第一阻挡层代替部分所述N型功函数金属层的厚度，使所述N型功函数金属层的厚度小于所需厚度，从而使所述N型功函数金属层的厚度降低，所述金属导电材料层在所述第一栅极凹槽中的填充区域增加，所述金属导电材料层的体积和填充工艺窗口增加。
进一步的改进是，所述N型功函数金属层由采用PVD工艺生长形成的TiAl组成。
进一步的改进是，所述金属导电材料层的材料包括Al。
进一步的改进是，MOS晶体管还包括PMOS，所述PMOS和所述NMOS集成在同一半导体衬底上。
所述PMOS的栅极结构为第二栅极结构，所述第二栅极结构形成在位于PMOS的形成区域的第二栅极凹槽中。
进一步的改进是，所述第二栅极结构包括所述栅介质层、P型功函数金属层、所述第一阻挡层、所述N型功函数金属层和所述金属导电材料层的叠加结构。
进一步的改进是，在所述NMOS的形成区域中，未形成所述P型功函数金属层或者所述P型功函数金属层在形成之后被去除，所述第一栅极结构中不包括所述P型功函数金属层。
进一步的改进是，所述P型功函数金属层的材料包括TiN。
进一步的改进是，所述第一阻挡层的厚度为
Figure BDA0003596752950000041
为解决上述技术问题，本发明提供的具有HKMG的MOS晶体管的制造方法中，MOS晶体管包括NMOS，所述NMOS的栅极结构为第一栅极结构，所述第一栅极结构的形成步骤包括：
步骤一、在NMOS的形成区域中形成第一栅极凹槽。
步骤二、形成栅介质层；所述栅介质层中包括高介电常数材料层。
步骤三、采用ALD工艺生长TiAl，所述ALD工艺生长形成的TiAl为ALD-TiAl，所述ALD-TiAl中还含有C原子，采用ALD-TiAl组成第一阻挡层。
步骤四、采用PVD工艺生长形成N型功函数金属层。
利用所述ALD-TiAl的平整性优于PVD工艺生长的所述N型功函数金属层的平整性以及所述ALD-TiAl中含有C原子的结构特性使所述第一阻挡层具有阻挡所述金属导电材料层的金属向下扩散的功能。
利用所述ALD-TiAl本身所具有的功函数特征，使所述第一阻挡层代替部分所述N型功函数金属层的厚度，使所述N型功函数金属层的厚度小于所需厚度，从而使所述N型功函数金属层的厚度降低。
所述第一栅介质层、所述第一阻挡层和所述N型功函数金属层都填充在所述第一栅极凹槽中且未将所述第一栅极凹槽完全填充并形成有金属导电材料层的填充区域。
步骤五、在所述金属导电材料层的填充区域中填充所述金属导电材料层。
步骤四中的所述N型功函数金属层的厚度越低，所述金属导电材料层的填充区域越大，所述金属导电材料层的体积和填充工艺窗口也越大。
由包括所述栅介质层、所述第一阻挡层、所述N型功函数金属层和所述金属导电材料层的叠加结构组成所述第一栅极结构。
进一步的改进是，步骤四中，所述N型功函数金属层的材料采用TiAl。
进一步的改进是，所述金属导电材料层的材料包括Al。
进一步的改进是，MOS晶体管还包括PMOS，所述PMOS和所述NMOS集成在同一半导体衬底上。
所述PMOS的栅极结构为第二栅极结构，所述第二栅极结构和所述第一栅极结构集成在一起制作，所述第二栅极结构的形成步骤包括：
在步骤一中同时在PMOS的形成区域中形成第二栅极凹槽。
步骤二中，所述栅介质层同时形成在所述PMOS的形成区域。
在步骤三之前，还包括在所述PMOS的形成区域形成P型功函数金属层，之后再进行步骤三、步骤四和步骤五，所述第一阻挡层、所述N型功函数金属层和所述金属导电材料层同时形成在所述PMOS的形成区域中。
由包括所述栅介质层、所述P型功函数金属层、所述第一阻挡层、所述N型功函数金属层和所述金属导电材料层的叠加结构组成所述第二栅极结构。
进一步的改进是，形成所述P型功函数金属层时，所述P型功函数金属层仅形成在所述PMOS的形成区域中。
或者所述P型功函数金属层同时形成在所述NMOS的形成区域中，之后采用刻蚀工艺去除所述NMOS的形成区域中的所述P型功函数金属层。
进一步的改进是，所述P型功函数金属层的材料包括TiN。
进一步的改进是，所述第一阻挡层的厚度为
Figure BDA0003596752950000051
和现有技术中采用TaN作为N型功函数金属层底部的阻挡层不同，本发明采用ALD-TiAl代替TaN作为N型功函数金属层底部的阻挡层即本发明的第一阻挡层，和PVD工艺生长的N型功函数金属层如TiAl即PVD-TiAl不同，ALD-TiAl的平整性和PVD-TiAl的平整性不同且在ALD-TiAl中会引入C原子，这两个特性使得ALD-TiAl对顶部的N型功函数金属层的金属扩散产生阻挡作用，故能替换现有技术中采用的TaN阻挡层。
同时，和TaN相比，ALD-TiAl的功函数偏向N型，所以，ALD-TiAl本身能替换部分厚度的N型功函数金属层，这样，就能减少N型功函数金属层的厚度，也即能使N型功函数金属层的厚度小于所需厚度。本领域技术人员指导，NMOS的N型功函数金属层是用于调节NMOS的阈值电压，N型功函数金属层的所需厚度是指将NMOS的阈值电压调节到要求值时对应的厚度。本发明中，由于ALD-TiAl本身能替换部分厚度的N型功函数金属层，故在N型功函数金属层的所需厚度确定的条件下，N型功函数金属层的实际厚度会减小，减小的部分的功函数将会由ALD-TiAl补偿，使得NMOS的阈值电压依然满足要求。N型功函数金属层的厚度减小，使得金属导电材料层在第一栅极凹槽中的填充区域增加，这能增加金属导电材料层的填充工艺窗口，使得金属导电材料层的填充工艺的控制更加简单且能避免产生填充悬垂缺陷，从而能避免悬垂缺陷在第一栅极凹槽的顶部提前封口而产生填充空洞的缺陷，最后能提高产品质量；金属导电材料层在第一栅极凹槽中的填充区域增加还能增加金属导电材料层的体积，金属导电材料层的体积越大，栅极电阻的越低，故本发明还能降低栅极电阻。
NMOS通常和PMOS集成在一起，采用ALD-TiAl替换TaN作为阻挡层除了能取得前面描述的技术效果外，在PMOS中，ALD-TiAl的功函数偏N型，还能降低PMOS的阈值电压，防止由TaN作为P型功函数金属层顶部的阻挡层时使PMOS的阈值电压升高的缺陷，从而使得PMOS的性能也能同时得到优化。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有一种具有HKMG的PMOS的结构图；
图2是现有另一种具有HKMG的PMOS的结构图；
图3是图2所示的PMOS的栅极结构的金属导电材料层的照片；
图4是本发明实施例具有HKMG的MOS晶体管中的NMOS的结构图；
图5是本发明实施例具有HKMG的MOS晶体管中的PMOS的结构图。
具体实施方式
如图4所示，是本发明实施例具有HKMG的MOS晶体管中的NMOS的结构图；如图5所示，是本发明实施例具有HKMG的MOS晶体管中的PMOS的结构图。本发明实施例具有HKMG的MOS晶体管包括NMOS。
如图4所示，所述NMOS的栅极结构为第一栅极结构，所述第一栅极结构形成在位于NMOS的形成区域的第一栅极凹槽中。
所述第一栅极结构包括栅介质层、第一阻挡层305、N型功函数金属层306和金属导电材料层(未显示)的叠加结构；所述栅介质层中包括高介电常数材料层304。
所述第一阻挡层305采用ALD-TiAl组成，所述ALD-TiAl表示采用ALD工艺生长形成的TiAl组成，所述ALD-TiAl中还含有C原子。
本发明实施例中，所述第一阻挡层305的厚度为
Figure BDA0003596752950000061
所述N型功函数金属层306采用PVD工艺生长形成。
利用所述ALD-TiAl的平整性优于PVD工艺生长的所述N型功函数金属层306的平整性以及所述ALD-TiAl中含有C原子的结构特性使所述第一阻挡层305具有阻挡所述金属导电材料层的金属向下扩散的功能。
利用所述ALD-TiAl本身所具有的功函数特征，使所述第一阻挡层305代替部分所述N型功函数金属层306的厚度，使所述N型功函数金属层306的厚度小于所需厚度，从而使所述N型功函数金属层306的厚度降低，所述金属导电材料层在所述第一栅极凹槽中的填充区域增加，所述金属导电材料层的体积和填充工艺窗口增加。
本发明实施例中，所述N型功函数金属层306由采用PVD工艺生长形成的TiAl组成。
所述金属导电材料层的材料包括Al。
MOS晶体管还包括PMOS。所述PMOS和所述NMOS集成在同一半导体衬底301上。
如图5所示，所述PMOS的栅极结构为第二栅极结构，所述第二栅极结构形成在位于PMOS的形成区域的第二栅极凹槽中。
所述第二栅极结构包括所述栅介质层、P型功函数金属层307、所述第一阻挡层305、所述N型功函数金属层306和所述金属导电材料层的叠加结构。
本发明实施例中，所述P型功函数金属层307的材料包括TiN。
如图4所示，在所述NMOS的形成区域中，未形成所述P型功函数金属层307或者所述P型功函数金属层307在形成之后被去除，所述第一栅极结构中不包括所述P型功函数金属层307。
本发明实施例中，所述第一栅极结构和所述第二栅极结构采用后栅工艺(gate-last)工艺形成。后栅工艺，首先，会在半导体衬底301表面的所述第一栅极结构和所述第二栅极结构的形成区域中形成伪栅极结构，伪栅极结构通常采用伪栅介质层和多晶硅伪栅叠加而成。之后，在所述伪栅极结构的侧面自对准形成侧墙；之后，在所述伪栅极结构的侧墙侧面自对准形成源漏区。
图4所示的NMOS的源漏区为N型源漏区302a；图5中，所述PMOS的源漏区为P型源漏区302b。
之后，形成第零层层间膜303，对第零层层间膜303进行刻蚀和化学机械研磨是第零层层间膜303的顶部表面和伪栅极结构的顶部表面相平，之后去除伪栅极结构形成所述第一栅极凹槽和所述第二栅极凹槽。
本发明实施例中，所述栅介质层中还包括位于所述高介电常数材料层304和所述半导体衬底301的顶部表面之间的界面层。
和现有技术中采用TaN作为N型功函数金属层306底部的阻挡层不同，本发明实施例采用ALD-TiAl代替TaN作为N型功函数金属层306底部的阻挡层即本发明实施例的第一阻挡层305，和PVD工艺生长的N型功函数金属层306如TiAl即PVD-TiAl不同，ALD-TiAl的平整性和PVD-TiAl的平整性不同且在ALD-TiAl中会引入C原子，这两个特性使得ALD-TiAl对顶部的N型功函数金属层306的金属扩散产生阻挡作用，故能替换现有技术中采用的TaN阻挡层。
同时，和TaN相比，ALD-TiAl的功函数偏向N型，所以，ALD-TiAl本身能替换部分厚度的N型功函数金属层306，这样，就能减少N型功函数金属层306的厚度，也即能使N型功函数金属层306的厚度小于所需厚度。本领域技术人员指导，NMOS的N型功函数金属层306是用于调节NMOS的阈值电压，N型功函数金属层306的所需厚度是指将NMOS的阈值电压调节到要求值时对应的厚度。本发明实施例中，由于ALD-TiAl本身能替换部分厚度的N型功函数金属层306，故在N型功函数金属层306的所需厚度确定的条件下，N型功函数金属层306的实际厚度会减小，减小的部分的功函数将会由ALD-TiAl补偿，使得NMOS的阈值电压依然满足要求。N型功函数金属层306的厚度减小，使得金属导电材料层在第一栅极凹槽中的填充区域增加，这能增加金属导电材料层的填充工艺窗口，使得金属导电材料层的填充工艺的控制更加简单且能避免产生填充悬垂缺陷，从而能避免悬垂缺陷在第一栅极凹槽的顶部提前封口而产生填充空洞的缺陷，最后能提高产品质量；金属导电材料层在第一栅极凹槽中的填充区域增加还能增加金属导电材料层的体积，金属导电材料层的体积越大，栅极电阻的越低，故本发明实施例还能降低栅极电阻。
NMOS通常和PMOS集成在一起，采用ALD-TiAl替换TaN作为阻挡层除了能取得前面描述的技术效果外，在PMOS中，ALD-TiAl的功函数偏N型，还能降低PMOS的阈值电压，防止由TaN作为P型功函数金属层307顶部的阻挡层时使PMOS的阈值电压升高的缺陷，从而使得PMOS的性能也能同时得到优化。
本发明实施例具有HKMG的MOS晶体管的制造方法中，MOS晶体管包括NMOS和PMOS，所述PMOS和所述NMOS集成在同一半导体衬底301上。所述NMOS的栅极结构为第一栅极结构，所述PMOS的栅极结构为第二栅极结构，所述第一栅极结构和所述第二栅极结构的形成步骤包括：
步骤一、在NMOS的形成区域中形成第一栅极凹槽和在PMOS的形成区域中形成第二栅极凹槽。
本发明实施例方法中，所述第一栅极结构和所述第二栅极结构采用后栅工艺(gate-last)工艺形成。后栅工艺，首先，会在半导体衬底301表面的所述第一栅极结构和所述第二栅极结构的形成区域中形成伪栅极结构，伪栅极结构通常采用伪栅介质层和多晶硅伪栅叠加而成。之后，在所述伪栅极结构的侧面自对准形成侧墙；之后，在所述伪栅极结构的侧墙侧面自对准形成源漏区。
图4所示的NMOS的源漏区为N型源漏区302a；图5中，所述PMOS的源漏区为P型源漏区302b。
之后，形成第零层层间膜303，对第零层层间膜303进行刻蚀和化学机械研磨是第零层层间膜303的顶部表面和伪栅极结构的顶部表面相平，之后去除伪栅极结构形成所述第一栅极凹槽和所述第二栅极凹槽。
步骤二、形成栅介质层；所述栅介质层中包括高介电常数材料层304。
所述栅介质层在所述NMOS的形成区域和所述PMOS的形成区域同时形成。
本发明实施例中，所述栅介质层中还包括位于所述高介电常数材料层304和所述半导体衬底301的顶部表面之间的界面层。在形成所述高介电常数材料层304之前，还包括在半导体衬底301表面形成界面层的步骤。
在后续步骤三之前，还包括在所述PMOS的形成区域形成P型功函数金属层307。在一些实施例总，所述P型功函数金属层307同时形成在所述NMOS的形成区域中，之后采用刻蚀工艺单独去除所述NMOS的形成区域中的所述P型功函数金属层307。在其他实施例中也能为：预先定义出所述PMOS的形成区域，之后再形成所述P型功函数金属层307，使所述P型功函数金属层307仅形成在所述PMOS的形成区域中。
所述P型功函数金属层307的材料包括TiN。
步骤三、采用ALD工艺生长TiAl，所述ALD工艺生长形成的TiAl为ALD-TiAl，所述ALD-TiAl中还含有C原子，采用ALD-TiAl组成第一阻挡层305。
本发明实施例中，所述第一阻挡层305的厚度为
Figure BDA0003596752950000091
所述ALD-TiAl中C原子的含量为20％左右，还会含有一些O原子。故所述ALD-TiAl能替代TaN作为金属如Al扩散的阻挡层。
在所述PMOS的形成区域和所述NMOS的形成区域都会形成所述第一阻挡层305。
步骤四、采用PVD工艺生长形成N型功函数金属层306。
本发明实施例中，在所述PMOS的形成区域和所述NMOS的形成区域都会形成所述N型功函数金属层306。
利用所述ALD-TiAl的平整性优于PVD工艺生长的所述N型功函数金属层306的平整性以及所述ALD-TiAl中含有C原子的结构特性使所述第一阻挡层305具有阻挡所述金属导电材料层的金属向下扩散的功能。这能防止出现图1对应的现有结构所产生的缺陷。
利用所述ALD-TiAl本身所具有的功函数特征，使所述第一阻挡层305代替部分所述N型功函数金属层306的厚度，使所述N型功函数金属层306的厚度小于所需厚度，从而使所述N型功函数金属层306的厚度降低。
所述第一栅介质层、所述第一阻挡层305和所述N型功函数金属层306都填充在所述第一栅极凹槽中且未将所述第一栅极凹槽完全填充并形成有金属导电材料层的填充区域。
所述N型功函数金属层306的材料采用TiAl。
步骤五、在所述金属导电材料层的填充区域中填充所述金属导电材料层。
本发明实施例中，在所述PMOS的形成区域和所述NMOS的形成区域都会形成所述所述金属导电材料层。
所述金属导电材料层的材料包括Al。
由包括所述栅介质层、所述第一阻挡层305、所述N型功函数金属层306和所述金属导电材料层的叠加结构组成所述第一栅极结构。
由包括所述栅介质层、所述P型功函数金属层307、所述第一阻挡层305、所述N型功函数金属层306和所述金属导电材料层的叠加结构组成所述第二栅极结构。
步骤四中的所述N型功函数金属层306的厚度越低，所述金属导电材料层的填充区域越大，所述金属导电材料层的体积和填充工艺窗口也越大。特别是对应图5所示的PMOS，PMOS的所述第二栅极结构的叠加层中多了一层所述P型功函数金属层307，通过减薄所述N型功函数金属层306能够更加有利于所述PMOS的所述第二栅极结构的所述栅极导电材料层的填充。
另外，利用所述ALD-TiAl本身所具有的功函数偏N型的特征，和现有技术中采用的由TaN形成的阻挡层相比，偏N型的功函数能防止PMOS的阈值电压升高，也即本发明实施例引入所述ALD-TiAl后，相当于能降低PMOS的阈值电压，从而能改善PMOS的电学特性，从而实现同时对NMOS和PMOS的优化。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种具有HKMG的MOS晶体管，其特征在于：MOS晶体管包括NMOS，所述NMOS的栅极结构为第一栅极结构，所述第一栅极结构形成在位于NMOS的形成区域的第一栅极凹槽中；
所述第一栅极结构包括栅介质层、第一阻挡层、N型功函数金属层和金属导电材料层的叠加结构；所述栅介质层中包括高介电常数材料层；
所述第一阻挡层采用ALD-TiAl组成，所述ALD-TiAl表示采用ALD工艺生长形成的TiAl组成，所述ALD-TiAl中还含有C原子；
所述N型功函数金属层采用PVD工艺生长形成；
利用所述ALD-TiAl的平整性优于PVD工艺生长的所述N型功函数金属层的平整性以及所述ALD-TiAl中含有C原子的结构特性使所述第一阻挡层具有阻挡所述金属导电材料层的金属向下扩散的功能；
利用所述ALD-TiAl本身所具有的功函数特征，使所述第一阻挡层代替部分所述N型功函数金属层的厚度，使所述N型功函数金属层的厚度小于所需厚度，从而使所述N型功函数金属层的厚度降低，所述金属导电材料层在所述第一栅极凹槽中的填充区域增加，所述金属导电材料层的体积和填充工艺窗口增加。
2.如权利要求1所述的具有HKMG的MOS晶体管，其特征在于：所述N型功函数金属层由采用PVD工艺生长形成的TiAl组成。
3.如权利要求2所述的具有HKMG的MOS晶体管，其特征在于：所述金属导电材料层的材料包括Al。
4.如权利要求1所述的具有HKMG的MOS晶体管，其特征在于：MOS晶体管还包括PMOS，所述PMOS和所述NMOS集成在同一半导体衬底上；
所述PMOS的栅极结构为第二栅极结构，所述第二栅极结构形成在位于PMOS的形成区域的第二栅极凹槽中。
5.如权利要求4所述的具有HKMG的MOS晶体管，其特征在于：所述第二栅极结构包括所述栅介质层、P型功函数金属层、所述第一阻挡层、所述N型功函数金属层和所述金属导电材料层的叠加结构。
6.如权利要求5所述的具有HKMG的MOS晶体管，其特征在于：在所述NMOS的形成区域中，未形成所述P型功函数金属层或者所述P型功函数金属层在形成之后被去除，所述第一栅极结构中不包括所述P型功函数金属层。
7.如权利要求4所述的具有HKMG的MOS晶体管，其特征在于：所述P型功函数金属层的材料包括TiN。
8.如权利要求1所述的具有HKMG的MOS晶体管，其特征在于：所述第一阻挡层的厚度为
Figure FDA0003596752940000021
9.一种具有HKMG的MOS晶体管的制造方法，其特征在于：MOS晶体管包括NMOS，所述NMOS的栅极结构为第一栅极结构，所述第一栅极结构的形成步骤包括：
步骤一、在NMOS的形成区域中形成第一栅极凹槽；
步骤二、形成栅介质层；所述栅介质层中包括高介电常数材料层；
步骤三、采用ALD工艺生长TiAl，所述ALD工艺生长形成的TiAl为ALD-TiAl，所述ALD-TiAl中还含有C原子，采用ALD-TiAl组成第一阻挡层；
步骤四、采用PVD工艺生长形成N型功函数金属层；
利用所述ALD-TiAl的平整性优于PVD工艺生长的所述N型功函数金属层的平整性以及所述ALD-TiAl中含有C原子的结构特性使所述第一阻挡层具有阻挡所述金属导电材料层的金属向下扩散的功能；
利用所述ALD-TiAl本身所具有的功函数特征，使所述第一阻挡层代替部分所述N型功函数金属层的厚度，使所述N型功函数金属层的厚度小于所需厚度，从而使所述N型功函数金属层的厚度降低；
所述第一栅介质层、所述第一阻挡层和所述N型功函数金属层都填充在所述第一栅极凹槽中且未将所述第一栅极凹槽完全填充并形成有金属导电材料层的填充区域；
步骤五、在所述金属导电材料层的填充区域中填充所述金属导电材料层；
步骤四中的所述N型功函数金属层的厚度越低，所述金属导电材料层的填充区域越大，所述金属导电材料层的体积和填充工艺窗口也越大；
由包括所述栅介质层、所述第一阻挡层、所述N型功函数金属层和所述金属导电材料层的叠加结构组成所述第一栅极结构。
10.如权利要求9所述的具有HKMG的MOS晶体管的制造方法，其特征在于：步骤四中，所述N型功函数金属层的材料采用TiAl。
11.如权利要求10所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述金属导电材料层的材料包括Al。
12.如权利要求9所述的具有HKMG的MOS晶体管的制造方法，其特征在于：MOS晶体管还包括PMOS，所述PMOS和所述NMOS集成在同一半导体衬底上；
所述PMOS的栅极结构为第二栅极结构，所述第二栅极结构和所述第一栅极结构集成在一起制作，所述第二栅极结构的形成步骤包括：
在步骤一中同时在PMOS的形成区域中形成第二栅极凹槽；
步骤二中，所述栅介质层同时形成在所述PMOS的形成区域；
在步骤三之前，还包括在所述PMOS的形成区域形成P型功函数金属层，之后再进行步骤三、步骤四和步骤五，所述第一阻挡层、所述N型功函数金属层和所述金属导电材料层同时形成在所述PMOS的形成区域中；
由包括所述栅介质层、所述P型功函数金属层、所述第一阻挡层、所述N型功函数金属层和所述金属导电材料层的叠加结构组成所述第二栅极结构。
13.如权利要求12所述的具有HKMG的MOS晶体管的制造方法，其特征在于：形成所述P型功函数金属层时，所述P型功函数金属层仅形成在所述PMOS的形成区域中；
或者所述P型功函数金属层同时形成在所述NMOS的形成区域中，之后采用刻蚀工艺去除所述NMOS的形成区域中的所述P型功函数金属层。
14.如权利要求12所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述P型功函数金属层的材料包括TiN。
15.如权利要求9所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述第一阻挡层的厚度为
Figure FDA0003596752940000031
CN202210394297.9A 2022-04-14 2022-04-14 具有hkmg的mos晶体管及其制造方法 Pending CN114823878A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210394297.9A CN114823878A (zh) 2022-04-14 2022-04-14 具有hkmg的mos晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210394297.9A CN114823878A (zh) 2022-04-14 2022-04-14 具有hkmg的mos晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN114823878A true CN114823878A (zh) 2022-07-29

Family

ID=82536899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210394297.9A Pending CN114823878A (zh) 2022-04-14 2022-04-14 具有hkmg的mos晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN114823878A (zh)

Similar Documents

Publication Publication Date Title
US9853123B2 (en) Semiconductor structure and fabrication method thereof
US9024393B2 (en) Manufacturing method for semiconductor device having metal gate
US9059313B2 (en) Replacement gate having work function at valence band edge
US9768069B2 (en) Method of manufacturing semiconductor device
US10879133B2 (en) Replacement metal gate process for CMOS integrated circuits
US20140291768A1 (en) Spacer elements for semiconductor device
US10068797B2 (en) Semiconductor process for forming plug
US9105623B2 (en) Semiconductor device having metal gate and manufacturing method thereof
US20120326243A1 (en) Transistor having aluminum metal gate and method of making the same
US20200127089A1 (en) Semiconductor device and manufacturing method thereof
US20140120711A1 (en) Method of forming metal gate
TW201904063A (zh) 具有金屬閘極之半導體元件之製作方法
US7911028B2 (en) Semiconductor device and method of manufacturing the same
US9985105B2 (en) Method of manufacturing a PMOS transistor comprising a dual work function metal gate
US9748144B1 (en) Method of fabricating semiconductor device
CN112038339A (zh) 高介电金属栅极mosfet结构及其制造方法
US20230238450A1 (en) Method of fabricating metal gate transistor
CN114695538A (zh) 具有hkmg的mos晶体管及其制造方法
US10283412B2 (en) Semiconductor device and fabrication method thereof
CN109037046B (zh) 金属栅极、半导体器件及其制造方法
US11482605B2 (en) Work function metal gate device
CN114823878A (zh) 具有hkmg的mos晶体管及其制造方法
US9449829B1 (en) Semiconductor process
TWI591730B (zh) 半導體元件與製作方法
US20220223420A1 (en) Manufacturing method for semiconductor structure, and semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination