CN114823584A - 一种封装结构及其封装方法 - Google Patents

一种封装结构及其封装方法 Download PDF

Info

Publication number
CN114823584A
CN114823584A CN202210100334.0A CN202210100334A CN114823584A CN 114823584 A CN114823584 A CN 114823584A CN 202210100334 A CN202210100334 A CN 202210100334A CN 114823584 A CN114823584 A CN 114823584A
Authority
CN
China
Prior art keywords
sensor
semiconductor wafer
wafer
back surface
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210100334.0A
Other languages
English (en)
Inventor
刘尧青
郭亚
刘海东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsic Semiconductor Wuxi Co Ltd
Original Assignee
Memsic Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memsic Semiconductor Wuxi Co Ltd filed Critical Memsic Semiconductor Wuxi Co Ltd
Priority to CN202210100334.0A priority Critical patent/CN114823584A/zh
Publication of CN114823584A publication Critical patent/CN114823584A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Abstract

本发明提供一种封装结构及其封装方法，封装结构包括：半导体圆片，其背面与其正面相对，且其背面位于其正面的上方；半导体圆片正面设置有传感器的控制单元和金属焊盘；半导体圆片内部设置有通孔，通孔自半导体圆片的背面向下延伸至传感器的控制单元；半导体圆片的背面设置有第一再布线层，第一再布线层由传感器的控制单元经通孔引出并再分布到半导体圆片的背面；多个传感器器件，其分布于第一再布线层上方，每个传感器器件与半导体圆片的背面相键合，且每个传感器器件的信号触点与第一再布线层连接。与现有技术相比，本发明将多个传感器与控制单元集成到一个封装体内部，从而使产品的集成度更高，加工成本更低。

Description

一种封装结构及其封装方法
【技术领域】
本发明涉及集成式传感器技术领域，尤其涉及一种将多传感器与控制单元融合的晶圆级系统集成封装结构及其封装方法。
【背景技术】
随着物联网技术的发展，传感器的应用越来越广泛，同时对传感器技术提出了新的要求。目前多数传感器和控制单元采用独立封装，在应用端根据实际应用再做进一步集成；此方法要求封装端生产线单独管控不同的产品、封装周期长、封装成本高、材料利用率低，环境污染大，同时在应用端会导致传感器和控制单元占用面积过大，与半导体封装向轻、薄、短、小的方向发展相违背。
因此，有必要提出一种新的技术方案来克服上述技术问题。
【发明内容】
本发明的目的之一在于提供一种封装结构及其封装方法，其通过将多个传感器与控制单元集成到一个封装体内部，从而使产品的集成度更高，加工成本更低。
根据本发明的一个方面，本发明提供一种封装结构，其包括：半导体圆片，其背面与其正面相对，且其背面位于其正面的上方；所述半导体圆片正面设置有传感器的控制单元和金属焊盘；所述半导体圆片内部设置有通孔，所述通孔自所述半导体圆片的背面向下延伸至所述传感器的控制单元；所述半导体圆片的背面设置有第一再布线层，所述第一再布线层由所述传感器的控制单元经所述通孔引出并再分布到所述半导体圆片的背面；多个传感器器件，其分布于所述第一再布线层上方，每个所述传感器器件与所述半导体圆片的背面相键合，且每个所述传感器器件的信号触点与所述第一再布线层连接。
根据本发明的另一个方面，本发明提供一种封装结构的封装方法，其包括：提供半导体圆片，所述半导体圆片的背面与其正面相对，且其背面位于其正面的上方；所述半导体圆片的正面设置有传感器的控制单元和金属焊盘；所述半导体圆片内部设置有通孔，所述通孔自所述半导体圆片的背面向下延伸至所述传感器的控制单元；在所述半导体圆片的背面设置第一再布线层，所述第一再布线层由所述传感器的控制单元经所述通孔引出并再分布到所述半导体圆片的背面；提供多个传感器器件；将多个所述传感器器件放置于所述第一再布线层上方，将每个传感器器件与所述半导体圆片的背面相键合，且将每个传感器器件的信号触点与所述第一再布线层连接，以形成圆片结构。
与现有技术相比，本发明通过系统集成封装将多传感器(不限于2个)和控制单元集成到一个封装体内部，一方面可以缩短产品的加工周期，降低了加工成本；另一方面，产品的集成度更高，减小了封装体积，应用前景更广泛。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明在一个实施例中的封装结构的纵向剖面示意图；
图2为本发明在一个实施例中的封装结构的封装方法的流程示意图；
图3-图9为本发明在一个实施例中图2所示的各步骤对应的纵向剖面示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
基于上述背景技术中存在的问题，本发明将多传感器(不限于加速度计、陀螺仪、磁传感器等多种传感器)与控制单元融合，做系统集成封装，能够更好的满足市场的需求。
请参考图1所示，其为本发明在一个实施例中的封装结构的纵向剖面示意图，其将多个传感器器件和传感器控制单元集成到一个封装体内部。图1所示的封装结构包括半导体圆片1，多个传感器器件2、3和塑封料106。通过半导体圆片级封装(或系统集成封装)后，会进行半导体圆片切割的步骤以形成多个相互独立的封装结构，即独立芯片。以半导体圆片切割前的角度来看，即半导体圆片级(即晶圆级)的角度来看，半导体圆片1是独立的半导体圆片，以半导体圆片切割后的角度来看，即芯片级的角度来看，半导体圆片1可以被理解为半导体圆片的晶片。
为了便于描述，图1所示的实施例中仅示出了两个传感器器件2、3，实际上，本发明中的传感器器件可以为更多个。
所述半导体圆片1的背面与其正面相对，且所述半导体圆片1的背面位于其正面的上方。所述半导体圆片1的正面(即电路面)设置有传感器的控制单元(其包括传感器的控制电路和存储电路)102和金属焊盘103；所述半导体圆片1内部设置有通孔101，所述通孔101自所述半导体圆片1的背面向下延伸至所述传感器的控制单元102；所述半导体圆片1的背面(即非电路面)设置有第一再布线层105，所述第一再布线层105由所述传感器的控制单元102经所述通孔101引出并再分布到所述半导体圆片1的背面，从而将通孔101的信号在所述半导体圆片1的背面实现再分布。
在图1所示的具体实施例中，所述金属焊盘103位于所述传感器的控制单元102的下方(或所述金属焊盘103比所述传感器的控制单元102更靠近所述半导体圆片1正面)；所述第一再布线层105通过钝化层104进行保护；所述通孔101是基于深硅刻蚀孔技术形成的硅通孔。
传感器器件2、3分布于所述第一再布线层105上方，每个传感器器件2、3 与所述半导体圆片1的背面相键合，且每个传感器器件2、3的信号触点与所述第一再布线层105连接。在一个实施例中，所述传感器器件2、3是通过倒装、回流的工艺实现与所述半导体圆片1的键合的。
在图1所示的具体实施例中，所述传感器器件2是基于WLP(Wafer LevelPackaging，晶圆级封装)的传感器器件，其包括依次层叠设置的衬底201，传感器结构层202，传感器结构保护盖203，再布线层204和金属凸点205；所述传感器器件3是基于WLP的传感器器件，其包括依次层叠设置的衬底301，传感器结构层302，传感器结构保护盖303，再布线层304，金属凸点305。其中，所述金属凸点205、305为所述传感器器件2、3中与所述第一再布线层105相连接的信号触点；传感器结构层202和传感器结构层302均包括位于芯片边缘的固定结构和位于芯片中间的可移动结构。
需要特别说明的是，本发明中的多个传感器器件2、3可以为相同种类的传感器器件，也可以为不同种类的传感器器件。所述传感器器件2、3可以采用现有技术中的传感器器件进行加工制作，故传感器器件2、3的具体结构在此不再赘述。
通过塑封工艺，使用塑封料106将集成在一起的半导体圆片1和多个传感器器件2、3进行塑封，以形成封装体。在一个实施例中，所述塑封工艺为注塑或压膜的工艺。
通过植球工艺，在塑封后的所述半导体圆片1的正面的金属焊盘103上实现植球，即在塑封后的所述半导体圆片1的正面的金属焊盘103上设置焊球107。
请参考图2所示，其为本发明在一个实施例中的封装结构的封装方法的流程示意图；请参考图3-图9所示，其为本发明在一个实施例中，图2所示的各步骤对应的纵向剖面示意图。图2所示的封装结构的封装方法包括如下步骤。
步骤210、如图3所示，提供初始圆片11，所述初始圆片11的背面与其正面相对，且所述初始圆片11的背面位于其正面的上方；所述初始圆片11的正面(即电路面)设置有传感器的控制单元(其包括传感器的控制电路和存储电路)102和金属焊盘103；所述初始圆片11内部设置有通孔101，所述通孔101 位于所述传感器的控制单元102的上方，且所述通孔101的一端距离所述初始圆片11的背面有预定距离，其另一端延伸至所述传感器的控制单元102。在图 1所示的具体实施例中，所述金属焊盘103位于所述传感器的控制单元102的下方(或所述金属焊盘103比所述传感器的控制单元102更靠近所述初始圆片11 正面)；所述通孔101是基于深硅刻蚀孔技术形成的硅通孔。
步骤220、如图4所示，通过减薄的工艺对所述初始圆片11的背面执行减薄，使通孔101在减薄后的所述初始圆片11的背面(即非电路面)露出，从而得到所述半导体圆片1。也就是说，所述半导体圆片1的背面与其正面相对，且其背面位于其正面的上方；所述半导体圆片1正面设置有传感器的控制单元102 和金属焊盘103；所述半导体圆片1内部设置有通孔101，所述通孔101自所述半导体圆片1的背面向下延伸至所述传感器的控制单元102。
步骤230、如图5所示，通过再布线工艺，在所述半导体圆片1的背面(即减薄后的所述初始圆片11的背面)设置第一再布线层105，所述第一再布线层 105由所述传感器的控制单元102经所述通孔101引出并再分布到所述半导体圆片1的背面，从而将通孔101的信号在所述半导体圆片1的背面实现再分布。在图5所示的具体实施例中，所述第一再布线层105通过钝化层104进行保护。
步骤240、如图6所示，提供传感器器件2和传感器器件3。在图6所示的具体实施例中，所述传感器器件2是基于WLP(Wafer Level Packaging，晶圆级封装)的传感器器件，其包括依次层叠设置的衬底201，传感器结构层202，传感器结构保护盖203，再布线层204和金属凸点205；所述传感器器件3是基于WLP的传感器器件，其包括依次层叠设置的衬底301，传感器结构层302，传感器结构保护盖303，再布线层304，金属凸点305。其中，传感器结构层202 和传感器结构层302均包括位于芯片边缘的固定结构和位于芯片中间的可移动结构。
步骤250、如图7所示，将传感器器件2、3放置于所述第一再布线层105 上方，将每个传感器器件2、3与所述半导体圆片1的背面相键合，且将每个传感器器件2、3的信号触点与所述第一再布线层105连接，以形成圆片结构。在图7所示的实施例中，所述传感器器件2、3是通过倒装、回流的工艺实现与所述半导体圆片1的键合的。在图7所示的具体实施例中，所述金属凸点205、305 为所述传感器器件2、3中与所述第一再布线层105相连接的信号触点。
步骤260、如图8所示，通过塑封工艺，使用塑封料106将键合后的圆片结构(即集成在一起的半导体圆片1和多个传感器器件2、3)进行塑封，以形成封装体。在一个实施例中，所述塑封工艺为注塑或压膜的工艺。
步骤270、如图9所示，通过植球工艺，在塑封后的所述圆片结构中的所述半导体圆片1的正面的金属焊盘103上形成焊球107。
为了便于描述，图3-9所示的实施例中仅示出了两个传感器器件2、3，实际上，本发明中的传感器器件可以为更多个。需要特别说明的是，本发明中的多个传感器器件2、3可以为相同种类的传感器器件，也可以为不同种类的传感器器件。所述传感器器件2、3可以采用现有技术中的传感器器件工艺进行加工，故传感器器件2、3的具体结构在此不再赘述。
综上所述，本发明通过系统集成封装将多传感器(不限于2个)2、3和传感器控制单元102集成到一个封装体内部，一方面可以缩短产品的加工周期、降低了加工成本、提高材料利用率；另一方面，通过晶圆级系统集成的方式，使传感单元和控制单元集成到一个封装体内，在应用端可以作为独立的系统模块使用，前景更广泛。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (10)

1.一种封装结构，其特征在于，其包括：
半导体圆片，其背面与其正面相对，且其背面位于其正面的上方；所述半导体圆片正面设置有传感器的控制单元和金属焊盘；所述半导体圆片内部设置有通孔，所述通孔自所述半导体圆片的背面向下延伸至所述传感器的控制单元；所述半导体圆片的背面设置有第一再布线层，所述第一再布线层由所述传感器的控制单元经所述通孔引出并再分布到所述半导体圆片的背面；
多个传感器器件，其分布于所述第一再布线层上方，每个所述传感器器件与所述半导体圆片的背面相键合，且每个所述传感器器件的信号触点与所述第一再布线层连接。
2.根据权利要求1所述的封装结构，其特征在于，
所述传感器的控制单元包括传感器的控制电路和存储电路；
所述传感器器件是基于晶圆级封装的传感器器件；
多个所述传感器器件为相同种类的传感器器件或不同种类的传感器器件。
3.根据权利要求2所述的封装结构，其特征在于，
所述通孔是基于深硅刻蚀孔技术形成的硅通孔；
所述传感器器件是通过倒装、回流的工艺实现与所述半导体圆片的键合的。
4.根据权利要求1所述的封装结构，其特征在于，
所述传感器器件包括依次层叠设置的衬底，传感器结构层，传感器结构保护盖，再布线层，金属凸点；
所述金属凸点为所述传感器器件中与所述第一再布线层相连接的信号触点。
5.根据权利要求1所述的封装结构，其特征在于，其还包括：
焊球，其设置于所述半导体圆片正面的所述金属焊盘上；
塑封料，其将集成在一起的所述半导体圆片和多个所述传感器器件进行塑封。
6.一种封装结构的封装方法，其特征在于，其包括：
提供半导体圆片，所述半导体圆片的背面与其正面相对，且其背面位于其正面的上方；所述半导体圆片的正面设置有传感器的控制单元和金属焊盘；所述半导体圆片内部设置有通孔，所述通孔自所述半导体圆片的背面向下延伸至所述传感器的控制单元；
在所述半导体圆片的背面设置第一再布线层，所述第一再布线层由所述传感器的控制单元经所述通孔引出并再分布到所述半导体圆片的背面；
提供多个传感器器件；
将多个所述传感器器件放置于所述第一再布线层上方，将每个传感器器件与所述半导体圆片的背面相键合，且将每个传感器器件的信号触点与所述第一再布线层连接，以形成圆片结构。
7.根据权利要求6所述的封装结构的封装方法，其特征在于，其还包括：通过塑封工艺，使用塑封料将键合后的所述圆片结构进行塑封；
在塑封后的所述圆片结构中的所述半导体圆片的所述金属焊盘上形成焊球。
8.根据权利要求6或7所述的封装结构的封装方法，其特征在于，
所述提供半导体圆片步骤包括：
提供初始圆片11，所述初始圆片的背面与其正面相对，且所述初始圆片的背面位于其正面的上方；所述初始圆片的正面设置有传感器的控制单元和金属焊盘；在所述初始圆片内部设置有通孔，所述通孔位于所述传感器的控制单元的上方，且所述通孔的一端距离所述初始圆片的背面有预定距离，其另一端延伸至所述传感器的控制单元；
对提供初始圆片的背面执行减薄，使通孔在减薄后的所述初始圆片的背面露出，以得到所述半导体圆片。
9.根据权利要求6所述的封装结构的封装方法，其特征在于，
所述传感器的控制单元包括传感器的控制电路和存储电路；
所述传感器器件是基于晶圆级封装的传感器器件；
多个所述传感器器件为相同种类的传感器器件或不同种类的传感器器件；
所述通孔是基于深硅刻蚀孔技术形成的硅通孔；
所述传感器器件是通过倒装、回流的工艺实现与所述半导体圆片的键合的。
10.根据权利要求6所述的封装结构的封装方法，其特征在于，
所述传感器器件包括依次层叠设置的衬底，传感器结构层，传感器结构保护盖，再布线层，金属凸点；
所述金属凸点为所述传感器器件中与所述第一再布线层相连接的信号触点。
CN202210100334.0A 2022-01-27 2022-01-27 一种封装结构及其封装方法 Pending CN114823584A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210100334.0A CN114823584A (zh) 2022-01-27 2022-01-27 一种封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210100334.0A CN114823584A (zh) 2022-01-27 2022-01-27 一种封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN114823584A true CN114823584A (zh) 2022-07-29

Family

ID=82527303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210100334.0A Pending CN114823584A (zh) 2022-01-27 2022-01-27 一种封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN114823584A (zh)

Similar Documents

Publication Publication Date Title
JP6621843B2 (ja) 第１のレベルのダイと、背中合わせに積み重ねられた第２のレベルのダイと、第３のレベルのダイとを備え、対応する第１、第２、及び第３の再配線層を有する垂直スタックシステムインパッケージ、並びにその製造方法
US7807503B2 (en) Die-wafer package and method of fabricating same
US7326592B2 (en) Stacked die package
US7105930B2 (en) Semiconductor substrates including I/O redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
US7345361B2 (en) Stackable integrated circuit packaging
US9006882B2 (en) Semiconductor device and method of forming recessed conductive vias in saw streets
KR101419601B1 (ko) Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법
US20130026609A1 (en) Package assembly including a semiconductor substrate with stress relief structure
CN109585403B (zh) 传感器封装件及其制作方法
CN217062077U (zh) 一种封装结构
US20080237831A1 (en) Multi-chip semiconductor package structure
CN114823584A (zh) 一种封装结构及其封装方法
CN217062078U (zh) 一种封装结构
US20070281393A1 (en) Method of forming a trace embedded package
CN113629022A (zh) 一种六轴集成传感器的封装结构及其封装方法
CN113629023A (zh) 一种封装结构及其封装方法
US11309285B2 (en) Three-dimensional stacking semiconductor assemblies and methods of manufacturing the same
US20100140773A1 (en) Stacked chip, micro-layered lead frame semiconductor package
CN114551388A (zh) 一种封装结构及其封装方法
US10269718B2 (en) Rectangular semiconductor package and a method of manufacturing the same
CN216054656U (zh) 一种六轴集成传感器的封装结构
CN216311756U (zh) 一种封装结构
CN111354686B (zh) 电子封装件及其制法暨封装用基板及其制法
CN113998660A (zh) 一种六轴传感器的封装结构及其封装方法
CN116759410A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination