CN114814764A - 一种二次雷达应答信号并行处理方法和装置 - Google Patents

一种二次雷达应答信号并行处理方法和装置 Download PDF

Info

Publication number
CN114814764A
CN114814764A CN202210252664.1A CN202210252664A CN114814764A CN 114814764 A CN114814764 A CN 114814764A CN 202210252664 A CN202210252664 A CN 202210252664A CN 114814764 A CN114814764 A CN 114814764A
Authority
CN
China
Prior art keywords
digital
gpu
paths
signal
secondary radar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210252664.1A
Other languages
English (en)
Inventor
李胜军
姚月
胡友章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Jiuzhou Electric Group Co Ltd
Original Assignee
Sichuan Jiuzhou Electric Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Jiuzhou Electric Group Co Ltd filed Critical Sichuan Jiuzhou Electric Group Co Ltd
Priority to CN202210252664.1A priority Critical patent/CN114814764A/zh
Publication of CN114814764A publication Critical patent/CN114814764A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/41—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00 using analysis of echo signal for target characterisation; Target signature; Target cross-section

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明公开了一种二次雷达应答信号并行处理方法和装置，方法包括：采用锁页内存的方式进行二次雷达信号数据传输；采用数字下变频技术将数字载频信号还原成两路数字基带信号；利用GPU对两路基带信号进行差分数字解调；利用GPU对经过差分解调后得到的两路抽样信号进行数字相关处理；利用GPU进行恒虚警检测；利用GPU进行数据解码，即可完成应答信号的处理。本发明采用CPU‑GPU架构处理二次雷达应答信号，克服了传统雷达信号处理方法在处理大规模数据时表现出的不足，能有效降低代码开发难度，提高程序可移植性。

Description

一种二次雷达应答信号并行处理方法和装置
技术领域
本发明属于二次雷达应道信号处理技术领域，具体涉及一种二次雷达应答信号并行处理方法和装置。
背景技术
二次雷达是由询问雷达和应答雷达所组成的无线电电子测位和辨认系统。询问雷达发射电磁波，应答雷达接收到询问电磁波后被触发，发射应答电磁波，询问雷达根据接收到的应答电磁而工作，实现识辨和测位。二次雷达的询问雷达和目标上的应答雷达之间按主动扫描询问和被动应答配合工作。询问雷达一般固定在地面，其扫描波束的脉冲用询问信号编码，应答雷达的应答脉冲带有自身代号的编码。询问脉冲和应答脉冲的载波频率是不同的，因而可防止误收发射波。
然而，传统的应答信号处理算法依赖于DSP、FPGA等专用设备，在实际操作中往往表现出程序调试难度大、开发周期长、后期可移植性差等缺点。
发明内容
针对上述问题，本发明提供了一种二次雷达应答信号并行处理方法和装置。本发明能够有效降低代码开发的难度，提高程序的可移植性，并且通过CPU-GPU架构共享内存等特性，对应答信号各处理模型进行并行优化设计，提高算法处理速度，为实现处理二次雷达应答信号提供了可能。
本发明通过下述技术方案实现：
一种二次雷达应答信号并行处理方法，包括：
采用锁页内存的方式进行二次雷达信号数据传输；
采用数字下变频技术将数字载频信号还原成两路数字基带信号；
利用GPU对两路基带信号进行差分数字解调；
利用GPU对经过差分解调后得到的两路抽样信号进行数字相关处理；
利用GPU进行恒虚警检测；
利用GPU进行数据解码，即可完成应答信号的处理。
优选的，本发明的采用锁页内存的方式进行二次雷达信号数据传输，具体为：
使用cudaHostAlloc()分配锁页内存时传入cudaHostAllocMapped标签，分配一块被映射到设备地址空间的分页锁定主机存储器，即被映射存储器；
使用设备指针在内核中访问被映射存储器。
优选的，本发明的采用数字下变频技术将数字载频信号还原成两路数字基带信号，具体为：
将载频信号和数字控制振荡器产生的正弦波送入数字混频器，载频信号被搬移到基带；
利用低通滤波器完成对信号的整形，生成I、Q两路基带信号。
优选的，本发明的利用GPU对两路基带信号进行差分数字解调，具体为：
将下变频后的I、Q两路基带信号分别延时一个码片和当前码片进行差分编码，消除频偏和相移的影响。
优选的，本发明的利用GPU对经过差分解调后得到的两路抽样信号进行数字相关处理，具体为：
将差分编码与相关检测后的信号使用cufftExecR2C从时域变换到频域复数域；
进行叉乘与缩放；
将计算的相关系数矩阵从频域复数域变换到时域；
计算相关峰的位置。
优选的，本发明的利用GPU进行恒虚警检测，具体为：
在相关峰内存单元前后部分进行半径补零，使相关峰数据前后部分单元数相等；
采用GPU对恒虚警检测峰值最大值及其下标进行求解。
优选的，本发明的利用GPU进行数据解码，具体为：
根据旁瓣抑制脉冲位置，截取8段数据构成8×640的矩阵；
采用数据旋转矩阵对数据完成解码。
第二方面，本发明提出了一种二次雷达应答信号处理装置，包括：
数据收发模块，采用锁页内存的方式进行二次雷达信号数据传输；
数字下变频模块，采用数字下变频技术将数字载频信号还原成两路数字基带信号；
GPU差分数字解调模块，利用GPU对两路数字基带信号进行差分数字解调；
GPU数字相关模块，利用GPU对经过差分解调后得到的两路抽样信号进行数字相关处理；
GPU恒虚警检测模块，利用GPU进行恒虚警检测；
GPU数据解码模块，利用GPU进行数据解码，即可完成应答信号的处理。
优选的，本发明的数字下变频模块由数字混频器、数字控制振荡器和低通滤波器构成；
所述数字控制振荡器产生正弦波；
所述数字混频器输入载频信号和数字控制振荡器产生的正弦波，将载频信号搬移到基带；
所述低通滤波器对基带信号进行整形，生成I、Q两路基带信号。
优选的，本发明的GPU数字相关模块由相关检测单元和相位补偿单元构成。
本发明具有如下的优点和有益效果：
本发明采用CPU-GPU架构处理二次雷达应答信号，克服了传统雷达信号处理方法在处理大规模数据时表现出的不足，能有效降低代码开发难度，提高程序可移植性。
本发明利用CPU-GPU架构锁页内存、共享存储器、多线程并行执行等资源优势，可对应答信号各处理模型进行并行优化设计，提高算法处理速度。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明实施例的处理方法流程示意图。
图2a为本发明实施例的模式5一级应答信号中频信号波形图。
图2b为本发明实施例的模式5一级应答信号中频信号频谱图。
图3为本发明实施例的GPU数字下变频处理流程示意图。
图4为本发明实施例的GPU数字相关处理流程示意图。
图5为本发明实施例的单元平均恒虚警检测GPU模型。
图6为本发明实施例的GPU数据解码模型。
图7为本发明实施例的处理装置原理框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
传统雷达信号处理设备在处理大规模数据时表现出程序开发周期长、调试难度大等困难，GPU作为一种通用计算设备，开发人员可以使用C语言在CUDA框架下编写程序，CUDA将程序计算任务分解成大量执行相同运算的子任务，而GPU通过硬件动态调用完成这些子任务的并行计算，极大提高了运算速度。基于此，本实施例提供了一种基于CPU-GPU架构的二次雷达应答信号并行处理方法，能够有效降低代码开发难度，提高程序可移植性。
具体如图1所示，本实施例的方法具体包括以下步骤：
步骤1，采用锁页内存的方式进行二次雷达信号数据传输。
本实施例采用的数据为模式5一级应答信号，按照5ms，400M带宽处理，共处理1024*1024*2个点，其中频信号波形和频谱，如图2a和图2b所示。
本实施例采用分页锁定主机存储器(锁页内存)的方式完成信号数据传输，具体为：在支持分配锁页内存的设备上，使用cudaHostAlloc()分配锁页内存时传入cudaHostAllocMapped标签，可分配一块被映射到设备地址空间的分页锁定主机存储器，即被映射存储器。这块存储器有两个地址：一个在主机存储器上，一个在设备存储器上。主机指针是从cudaHostAlloc()函数或malloc()函数返回的，设备指针可通过cudaHostGetDevicePointer()函数检索到。使用设备指针可以在内核中访问这块存储器，该方法的优点主要表现在两方面：无须在设备上分配存储器，也不用在设备存储器和主机存储器间显式传输数据；无需使用流重叠数据传输和内核执行，数据传输和内核执行自动重叠。需要注意的是，在使用被映射存储器设备指针的过程中，必须在调用任何CUDA运行时函数前调用cudaSetDeviceFlags()，并传入相应的cudaDeviceMapHost标签，否则，设备指针检索函数cudaHostGetDevicePointer()将会返回错误。
步骤2，采用数字下变频技术将载频信号搬移到基带，生成I、Q两路基带信号。
数字下变频由数字混频器、数字控制振荡器和低通滤波器构成，将载频信号和数字控制振荡器产生的正弦波送入数字混频器，载频信号被搬移到基带，然后用低通滤波器完成对信号的整形，处理流程如图3所示；
数字下变频具体实现方法为：首先将整个任务按照GPU设备最佳支持大小进行线程分块，使线程束和占用率达到一个较好的平衡状态。
步骤3，利用GPU对I、Q两路基带信号进行差分数字解调。
模式5中采用了16MHz码速率的MSK调制方式。MSK调制方式的数学表达式为：
Figure BDA0003543469980000061
kTKt＜(k+1)T
其中T为码元周期，dk为输入码元序列，
Figure BDA0003543469980000062
是在第K个二进制数据持续时间的相位常数。
本实施例的差分数字解调具体为，将下变频后的I、Q两路信号分别延时一个码片和当前码片进行差分编码，消除频偏和相移的影响。
步骤4，利用GPU对经过差分解调后得到的两路抽样信号进行数字相关处理。
数字相关是用于度量两个信号之间的相似程度。基带信号经过差分解调后得到两路抽样前信号，由于可能存在频差导致抽样判决出错或者性能下降，因此通过相位补偿消除频差带来的影响，处理流程如图4所示。本实施例的数字相关，具体为：首先，将差分编码后的信号进行相关检测(相关处理)；然后，将差分编码与相关检测后的信号使用cufftExecR2C从时域变换到频域复数域；其次，进行叉乘与缩放；然后，将计算的相关系数矩阵从频域复数域变换到时域；最后，计算相关峰的位置。
步骤5，利用GPU进行恒虚警检测。
由于接收机输出的信号含有噪声，因此需要使用恒虚警检测技术对目标信号与噪声进行判别。根据背景噪声和杂波功率的计算方法，恒虚警检测算法被分为单元平均(CACFAR)、选大(GOCFAR)、选小(SOCFAR)和有序统计(OSCFAR)。本实施例采用单元平均，对于CACFAR，其优点为平均虚警概率和噪声功率大小无关，只与判决单元附近的样本数及门限系数有关。本实施例的恒虚警检测，具体为：
在相关峰内存单元前后部分进行半径补零，使相关峰数据前后部分单元数相等；
采用GPU对恒虚警检测峰值最大值及其下标的求解，单元平均恒虚警检测GPU模型如图5所示，其中为参考单元数量，gap_cell为保护单元数量。
步骤6，利用GPU进行数据解码。
本实施例利用GPU进行数据解码，具体为：
首先，根据旁瓣抑制脉冲位置，截取8段数据构成8×640的矩阵；
然后，采用数据旋转矩阵对数据完成解码。由于共享内存的运算速度大于全局内存，因此本实施例采用共享存储器来进行数据解码。数据解码模型如图6所示，在解码过程中，每个线程块负责计算一个小方块Csub，Csub是C的一部分，而块内的每个线程计算Csub的一个元素。具体地，Csub等于A、B两个矩阵中子矩阵的乘积：A的子矩阵尺寸是(A.width，BLOCK_SIZE)，行索引与Csub相同，B的子矩阵的尺寸是(BLOCK_SIZE，B.width)，列索引与Csub相同。为了满足设备的资源，两个子矩阵被分割为尺寸等于BLOCK_SIZE的方阵，Csub是这些方阵积的和。每次乘法的计算过程中，首先将方阵从全局存储器载入共享存储器，载入的方式是一个线程载入一个方阵元素。然后分块相乘计算矩阵乘积的每一个元素，每个线程累计每次乘法的结果并写入共享存储器中。计算完全结束后，再将结果写入全局存储器中。
实施例2
本实施例提出了一种用于执行上述实施例1的处理方法的装置，如图7所示，包括：
数据收发模块，其采用锁页内存的方式进行二次雷达信号数据传输；
数字下变频模块，其采用数字下变频技术将载频信号搬移到基带，然后对信号进行整形生成I、Q两路基带信号；本实施例的数字下变频模块由数字混频器、数字控制振荡器和低通滤波器构成，所述数字控制振荡器产生正弦波；所述数字混频器输入载频信号和数字控制振荡器产生的正弦波，将载频信号搬移到基带；所述低通滤波器对基带信号进行整形，生成I、Q两路基带信号。
GPU差分数字解调模块，利用GPU对I、Q两路基带信号进行差分数字解调，得到两路抽样前信号，消除频偏和相移的影响。
GPU数字相关模块，利用GPU对经过差分解调后得到的两路抽样信号进行数字相关处理。本实施例的GPU数字相关模块包括相关检测单元和相位补偿单元。
GPU恒虚警检测模块，利用GPU进行恒虚警检测，对目标信号与噪声进行判别。
GPU数据解码模块，利用GPU进行数据解码，即可完成应答信号的处理。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种二次雷达应答信号并行处理方法，其特征在于，包括：
采用锁页内存的方式进行二次雷达信号数据传输；
采用数字下变频技术将数字载频信号还原成两路数字基带信号；
利用GPU对两路基带信号进行差分数字解调；
利用GPU对经过差分解调后得到的两路抽样信号进行数字相关处理；
利用GPU进行恒虚警检测；
利用GPU进行数据解码，即可完成应答信号的处理。
2.根据权利要求1所述的一种二次雷达应答信号并行处理方法，其特征在于，采用锁页内存的方式进行二次雷达信号数据传输，具体为：
使用cudaHostAlloc()分配锁页内存时传入cudaHostAllocMapped标签，分配一块被映射到设备地址空间的分页锁定主机存储器，即被映射存储器；
使用设备指针在内核中访问被映射存储器。
3.根据权利要求1所述的一种二次雷达应答信号并行处理方法，其特征在于，采用数字下变频技术将数字载频信号还原成两路数字基带信号，具体为：
将载频信号和数字控制振荡器产生的正弦波送入数字混频器，载频信号被搬移到基带；
利用低通滤波器完成对信号的整形，生成I、Q两路基带信号。
4.根据权利要求1所述的一种二次雷达应答信号并行处理方法，其特征在于，利用GPU对两路基带信号进行差分数字解调，具体为：
将下变频后的I、Q两路基带信号分别延时一个码片和当前码片进行差分编码，消除频偏和相移的影响。
5.根据权利要求1所述的一种二次雷达应答信号并行处理方法，其特征在于，利用GPU对经过差分解调后得到的两路抽样信号进行数字相关处理，具体为：
将差分编码与相关检测后的信号使用cufftExecR2C从时域变换到频域复数域；
进行叉乘与缩放；
将计算的相关系数矩阵从频域复数域变换到时域；
计算相关峰的位置。
6.根据权利要求5所述的一种二次雷达应答信号并行处理方法，其特征在于，利用GPU进行恒虚警检测，具体为：
在相关峰内存单元前后部分进行半径补零，使相关峰数据前后部分单元数相等；
采用GPU对恒虚警检测峰值最大值及其下标进行求解。
7.根据权利要求1-6任一项所述的一种二次雷达应答信号并行处理方法，其特征在于，利用GPU进行数据解码，具体为：
根据旁瓣抑制脉冲位置，截取8段数据构成8×640的矩阵；
采用数据旋转矩阵对数据完成解码。
8.一种二次雷达应答并行信号处理装置，其特征在于，包括：
数据收发模块，采用锁页内存的方式进行二次雷达信号数据传输；
数字下变频模块，采用数字下变频技术将数字载频信号还原成两路数字基带信号；
GPU差分数字解调模块，利用GPU对两路数字基带信号进行差分数字解调；
GPU数字相关模块，利用GPU对经过差分解调后得到的两路抽样信号进行数字相关处理；
GPU恒虚警检测模块，利用GPU进行恒虚警检测；
GPU数据解码模块，利用GPU进行数据解码，即可完成应答信号的处理。
9.根据权利要求8所述的一种二次雷达应答信号并行处理装置，其特征在于，所述数字下变频模块由数字混频器、数字控制振荡器和低通滤波器构成；
所述数字控制振荡器产生正弦波；
所述数字混频器输入载频信号和数字控制振荡器产生的正弦波，将载频信号搬移到基带；
所述低通滤波器对基带信号进行整形，生成I、Q两路基带信号。
10.根据权利要求8所述的一种二次雷达应答信号并行处理装置，其特征在于，所述GPU数字相关模块由相关检测单元和相位补偿单元构成。
CN202210252664.1A 2022-03-11 2022-03-11 一种二次雷达应答信号并行处理方法和装置 Pending CN114814764A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210252664.1A CN114814764A (zh) 2022-03-11 2022-03-11 一种二次雷达应答信号并行处理方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210252664.1A CN114814764A (zh) 2022-03-11 2022-03-11 一种二次雷达应答信号并行处理方法和装置

Publications (1)

Publication Number Publication Date
CN114814764A true CN114814764A (zh) 2022-07-29

Family

ID=82528691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210252664.1A Pending CN114814764A (zh) 2022-03-11 2022-03-11 一种二次雷达应答信号并行处理方法和装置

Country Status (1)

Country Link
CN (1) CN114814764A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115097411A (zh) * 2022-08-24 2022-09-23 四川九洲空管科技有限责任公司 基于自适应采样二次雷达应答码位幅度提取的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115097411A (zh) * 2022-08-24 2022-09-23 四川九洲空管科技有限责任公司 基于自适应采样二次雷达应答码位幅度提取的方法
CN115097411B (zh) * 2022-08-24 2022-11-15 四川九洲空管科技有限责任公司 基于自适应采样二次雷达应答码位幅度提取的方法

Similar Documents

Publication Publication Date Title
US10866306B2 (en) Increasing performance of a receive pipeline of a radar with memory optimization
CN109856603B (zh) 雷达抗干扰方法、终端设备及存储介质
Wang et al. The robust sparse Fourier transform (RSFT) and its application in radar signal processing
CN109507661A (zh) 雷达和通信一体化信号处理方法
CN111624567B (zh) 一种恒虚警检测方法及装置
CN113009441B (zh) 一种雷达运动反射面多径目标的识别方法及装置
CN113009442B (zh) 一种雷达静止反射面多径目标的识别方法及装置
CN114814764A (zh) 一种二次雷达应答信号并行处理方法和装置
US11454697B2 (en) Increasing performance of a receive pipeline of a radar with memory optimization
CN114047502B (zh) 一种针对高速机动目标的相参积累方法及相参积累系统
CN111726182B (zh) 一种非高斯噪声衰落信道下多主用户动态频谱感知方法
CN115047419A (zh) 一种毫米波雷达恒虚警率检测方法及装置
CN113031025B (zh) 基于北斗下行信号频率辅助时分体制信号捕获方法及装置
CN111077505B (zh) 单频1比特混合干扰信号生成方法、装置、设备及介质
CN113093168A (zh) 测距测速方法、装置、雷达及可读存储介质
CN116299401B (zh) 基于目标散射点位置的恒虚警方法、设备及其存储介质
CN114245412B (zh) 信道状态确定方法、装置和机器可读存储介质
CN115825884A (zh) 一种fmcw雷达干扰检测和抑制方法及系统
Yang et al. Implementation architecture of signal processing in pulse Doppler radar system based on FPGA
KR101295061B1 (ko) Ｆｍｃｗ 레이더 신호처리모듈 및 그의 메모리 관리 방법
CN114924246A (zh) 目标检测方法、装置、毫米波雷达及存储介质
CN114859310A (zh) 基于编码量化射频探测多目标分辨方法、装置及电子设备
CN114879156A (zh) 射频探测主波束内多目标分辨方法、装置及电子设备
CN114513234A (zh) 一种波形生成方法和设备
Li et al. Parallel Optimal Design of SSR Response Signal Processing Algorithms Based on GPU

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination