CN114788029A - 含有用于选择器元件的双蚀刻停止层的存储器设备及其制造方法 - Google Patents

含有用于选择器元件的双蚀刻停止层的存储器设备及其制造方法 Download PDF

Info

Publication number
CN114788029A
CN114788029A CN202080080014.2A CN202080080014A CN114788029A CN 114788029 A CN114788029 A CN 114788029A CN 202080080014 A CN202080080014 A CN 202080080014A CN 114788029 A CN114788029 A CN 114788029A
Authority
CN
China
Prior art keywords
layer
etch stop
conductive
memory
ruthenium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080080014.2A
Other languages
English (en)
Inventor
J·里尔
K·帕特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN114788029A publication Critical patent/CN114788029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

可以在电极层和选择器材料层上方按顺序形成含难熔金属的蚀刻停止层、钌蚀刻停止层和导电材料层。可以采用一系列各向异性蚀刻工艺以：相对于钌蚀刻停止层具有选择性地蚀刻导电材料层，相对于含难熔金属的蚀刻停止层具有选择性地蚀刻钌蚀刻停止层，并在最小过度蚀刻范围内将含难熔金属的蚀刻停止层蚀刻到电极层中。随后可以在不暴露于蚀刻剂气体的等离子体的情况下对选择器材料层进行各向异性蚀刻，以蚀刻可能包括会损坏选择器材料的含氟等离子体的含难熔金属的蚀刻停止层和导电材料层。

Description

含有用于选择器元件的双蚀刻停止层的存储器设备及其制造 方法
相关申请
本申请要求于2020年6月24日提交的第16/910,799号美国非临时申请的优先权的权益，并且该美国非临时申请的全部内容以引用的方式并入本文。
技术领域
本公开大体上涉及存储器设备的领域，并且具体地涉及一种使用双蚀刻停止层对磁阻随机存取存储器(MRAM)存储器设备的选择器元件进行图案化的方法，以及使用该方法形成的设备。
背景技术
自旋转移矩(“STT”)是指磁性隧道结或自旋阀中的磁层取向由自旋极化电流修改的效应。一般地，电流是非极化的，其中电子具有随机自旋取向。自旋极化电流是电子由于优先自旋取向分布而具有非零净自旋的电流。自旋极化电流可通过使电流通过磁性极化层来生成。当自旋极化电流流过磁性隧道结或自旋阀的自由层时，自旋极化电流中的电子可将其角动量中的至少一些转移到自由层，从而对自由层的磁化产生扭矩。当足够量的自旋极化电流通过自由层时，可采用自旋转移矩以翻转自由层中的自旋取向(例如，改变磁化)。可采用自由层的不同磁化状态之间的磁性隧道结的电阻差以将数据存储在磁阻随机存取存储器(MRAM)单元内，取决于自由层的磁化是平行于还是反平行于偏振层(其也被称为参考层)的磁化。
发明内容
根据本公开的方面，一种形成存储器设备的方法包括：在衬底上方形成层堆叠，所述层堆叠包括下部电极层、选择器材料层、上部电极层、含难熔金属的蚀刻停止层、钌蚀刻停止层、导电材料层和至少一个存储器材料层；将所述至少一个存储器材料层图案化为存储器元件；通过执行具有第一蚀刻化学反应的第一各向异性蚀刻工艺，使用所述钌蚀刻停止层作为蚀刻停止点将所述导电材料层图案化为导电柱，所述第一各向异性蚀刻工艺相对于钌具有选择性地蚀刻所述导电材料层；通过执行具有第二蚀刻化学反应的第二各向异性蚀刻工艺，使用所述含难熔金属的蚀刻停止层作为蚀刻停止点将所述钌蚀刻停止层图案化为钌板，所述第二各向异性蚀刻工艺相对于所述含难熔金属的蚀刻停止层的材料具有选择性地蚀刻钌；通过执行具有第三蚀刻化学反应的第三各向异性蚀刻工艺，将所述含难熔金属的蚀刻停止层图案化为含难熔金属的蚀刻停止板，所述第三各向异性蚀刻工艺相对于所述上部电极层的材料具有选择性地蚀刻所述含难熔金属的蚀刻停止层的材料而不蚀刻穿过所述上部电极层；以及通过执行附加各向异性蚀刻工艺，各向异性地蚀刻所述上部电极层、所述选择器材料层和所述下部电极层。
根据本公开的另一方面，一种存储器设备包括：第一导电线；存储器柱结构，所述存储器柱结构包括下部电极板、选择器材料板、上部电极板、含难熔金属的蚀刻停止板、钌蚀刻停止板、导电柱和存储器元件，并且覆盖在所述第一导电线上面；以及第二导电线，所述第二导电线覆盖在所述存储器柱结构上面。
附图说明
图1A是根据本公开的实施方案的用于在形成介电蚀刻停止层、第一介电隔离层和竖直延伸穿过第一介电隔离层的第一线沟槽之后形成交叉点存储器设备的示例性结构的俯视图。
图1B是沿图1A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图1C是沿图1A的竖直平面C-C'截取的示例性结构的竖直剖面图。
图2A是根据本公开的实施方案的在形成第一导电线之后的示例性结构的俯视图。
图2B是沿图2A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图2C是沿图2A的竖直平面C-C'截取的示例性结构的竖直剖面图。
图3A是根据本公开的实施方案的在形成包括下部电极层、任选的下部金属化合物衬里、选择器材料层、任选的上部金属化合物衬里、上部电极层、含难熔金属的蚀刻停止层、钌蚀刻停止层、导电材料层、至少一个存储器材料层和金属帽盖层的层堆叠之后的示例性结构的俯视图。
图3B是沿图3A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图3C是沿图3A的竖直平面C-C'截取的示例性结构的竖直剖面图。
图4A是根据本公开的实施方案的在对金属帽盖层和至少一个存储器材料层进行图案化之后的示例性结构的俯视图。
图4B是沿图4A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图4C是沿图4A的竖直平面C-C'截取的示例性结构的竖直剖面图。
图5A是根据本公开的实施方案的在对导电材料层进行图案化之后的示例性结构的俯视图。
图5B是沿图5A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图5C是沿图5A的竖直平面C-C'截取的示例性结构的竖直剖面图。
图6A是根据本公开的实施方案的在对钌蚀刻停止层进行图案化之后的示例性结构的俯视图。
图6B是沿图6A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图6C是沿图6A的竖直平面C-C'截取的示例性结构的竖直剖面图。
图7A是根据本公开的实施方案的在对含难熔金属的蚀刻停止层进行图案化之后的示例性结构的俯视图。
图7B是沿图7A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图7C是沿图7A的竖直平面C-C'截取的示例性结构的竖直剖面图。
图8A是根据本公开的实施方案的在对上部电极层、任选的上部金属化合物衬里、选择器材料层、任选的下部金属化合物衬里和下部电极层的堆叠进行图案化之后的示例性结构的俯视图。
图8B是沿图8A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图8C是沿图8A的竖直平面C-C'截取的示例性结构的竖直剖面图。
图9A是根据本公开的实施方案的在形成介电隔离结构之后的示例性结构的俯视图。
图9B是沿图9A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图9C是沿图9A的竖直平面C-C'截取的示例性结构的竖直剖面图。
图10A是根据本公开的实施方案的在形成第二导电线和第二介电隔离轨之后的示例性结构的俯视图。
图10B是沿图10A的竖直平面B-B'截取的示例性结构的竖直剖面图。
图10C是沿图10A的竖直平面C-C'截取的示例性结构的竖直剖面图。
具体实施方式
选择器元件(也称为转向元件)，诸如双向阈值开关(OTS)选择器元件，用于选择存储器单元阵列中的单独存储器单元。在这种情况下，每个存储器单元包括存储器元件和选择器元件的串联连接。本发明人认识到，双向阈值开关材料可能因诸如反应离子蚀刻工艺之类的各向异性蚀刻工艺暴露于含氟等离子体而被降解。例如，暴露于含氟等离子体会增加双向阈值开关材料的泄漏电流。然而，含氟等离子体能有效蚀刻存储器单元的覆盖在双向阈值开关材料上面的各种金属材料。本公开的实施方案的方法和结构利用覆盖在双向阈值开关选择器上面的双蚀刻停止层，以减少或避免暴露于可能损坏双向阈值开关选择器的含氟等离子体。具体地，包括钌蚀刻停止层和含难熔金属的蚀刻停止层的堆叠的双蚀刻停止层可用于对MRAM设备中的双向阈值开关选择器进行图案化，而不会显著暴露于含氟等离子体。
附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。术语“至少一个”元件是指包括单个元件的可能性和多个元件的可能性的所有可能性。
相同的附图标号表示相同的元件或相似的元件。除非另有说明，具有相同附图标号的元件被假定具有相同的组成和相同的功能。除非另外指明，否则元件之间的“接触”是指提供元件共享的边缘或表面的元件之间的直接接触。如果两个或更多个元件彼此或彼此之间不直接接触，则这两个元件彼此“分离”或彼此之间“分离”。如本文所用，定位在第二元件“上”的第一元件可以定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，如果在第一元件和第二元件之间存在由至少一种导电材料构成的导电路径，则第一元件“电连接到”第二元件。如本文所用，“原型”结构或“过程中”结构是指随后在其中至少一个部件的形状或组成中被修改的瞬态结构。
如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶部表面和底部表面之间或在连续结构的顶部表面和底部表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，或者可以在其上、在其上方和/或在其下方具有一个或多个层。
如本文所用，如果第二表面在第一表面上面或下面并且如果存在包括第一表面和第二表面的竖直平面或基本上竖直的平面，则第一表面和第二表面彼此“竖直地重合”。基本上竖直的平面是沿偏离竖直方向小于5度的角度的方向直线延伸的平面。竖直平面或基本上竖直的平面沿竖直方向或基本上竖直的方向为直的，并且可包括或可不包括沿垂直于竖直方向或基本上竖直的方向的方向的曲率。
如本文所用，“存储器层级”或“存储器阵列层级”是指对应于包括存储器元件阵列的最顶部表面的第一水平平面(即，平行于衬底的顶表面的平面)与包括存储器元件阵列的最底部表面的第二水平平面之间的一般区的层级。如本文所用，“穿通堆叠”元件是指竖直地延伸穿过存储器层级的元件。
如本文所用，“半导体材料”是指具有在1.0×10-5S/m至1.0×105S/m的范围内的电导率的材料。如本文所用，“半导体材料”是指在其中不存在电掺杂剂的情况下具有在1.0×10-5S/m至1.0S/m的范围内的电导率的材料，并且能够在适当掺杂电掺杂剂时产生具有在1.0S/m至1.0×107S/m的范围内的电导率的掺杂材料。如本文所用，“电掺杂剂”是指将空穴添加到能带结构内的价带的p型掺杂剂，或者将电子添加到能带结构内的导带的n型掺杂剂。如本文所用，“导电材料”是指具有大于1.0×105S/m的电导率的材料。如本文所用，“绝缘体材料”或“介电材料”是指具有小于1.0×10-5S/m的电导率的材料。如本文所用，“重掺杂半导体材料”是指以足够高的原子浓度掺杂有电掺杂剂以在被形成为晶体材料时或在通过退火工艺来转换成晶体材料(例如，从初始非晶态开始)的情况下变成导电材料(即，提供大于1.0×105S/m的电导率)的半导体材料。“掺杂半导体材料”可为重掺杂半导体材料，或者可为包括呈提供在1.0×10-5S/m至1.0×107S/m的范围内的电导率的浓度的电掺杂剂(即，p型掺杂剂和/或n型掺杂剂)的半导体材料。“本征半导体材料”是指不掺杂有电掺杂物的半导体材料。因此，半导体材料可以是半导体的或导电的，并且可以是本征半导体材料或掺杂半导体材料。掺杂半导体材料可以是半导体的或导电的，这取决于在其中的电掺杂剂的原子浓度。如本文所用，“金属材料”是指其中包括至少一种金属元素的导电材料。所有电导率测量都在标准条件下进行。
参考图1A-图1C，示出了用于形成含OTS选择器的存储器元件阵列的示例性结构。虽然存储器元件包括交叉点阵列配置中的MRAM元件，但是可以使用其他存储器元件和/或其他阵列配置。
该阵列包括衬底8。衬底8在上部部分中包括绝缘材料层，并且可以任选地在下面包括附加层(未示出)，该附加层可以包括例如半导体材料层和其中嵌入金属互连结构的互连层级介电层。在一个实施方案中，可以在半导体材料层上提供诸如场效应晶体管之类的半导体器件，并且金属互连结构可以在半导体器件之间提供导电路径。示例性结构包括在本文中示出的存储器阵列区域以及包括互连结构和/或外围设备的外围区域(未示出)。随后在存储器阵列区域中形成存储器单元。
可以在衬底8上方形成任选的介电蚀刻停止层18。介电蚀刻停止层18包括可以在后续各向异性蚀刻工艺期间用作蚀刻停止材料部分的介电材料。例如，介电蚀刻停止层18可以包括氮化硅或介电金属氧化物(诸如氧化铝)。介电蚀刻停止层18的厚度可以在4nm至40nm的范围内，但是也可以采用更小和更大的厚度。
可以在任选的介电蚀刻停止层18上方沉积第一介电隔离层110。第一介电隔离层110包括介电材料，诸如氧化硅。可以通过化学气相沉积形成第一介电隔离层110。第一介电隔离层110的厚度可以在50nm至500nm的范围内，但是也可以采用更小和更大的厚度。
可以在第一介电隔离层110上方施加光致抗蚀剂层(未示出)，并且可以对该光致抗蚀剂层进行光刻图案化以形成线和空间图案。可以在光致抗蚀剂层中形成沿第一水平方向hd1横向延伸并且沿第二水平方向hd2彼此横向间隔开的细长开口。沿第二水平方向hd2的每个开口的宽度可以在10nm至50nm的范围内，诸如15nm至25nm，但是也可以采用更小和更大的宽度。线和空间图案的间距可以在20nm至100nm的范围内，诸如30nm至50nm，但是也可以采用更小和更大的厚度。
可以通过各向异性蚀刻工艺将光致抗蚀剂层中的图案转印穿过第一介电隔离层110。在各向异性蚀刻工艺期间可以将光致抗蚀剂层用作蚀刻掩模。可以通过第一介电隔离层110形成第一线沟槽109。随后可以例如通过灰化移除光致抗蚀剂层。
参考图2A-图2C，可以在第一线沟槽109中并且在第一介电隔离层110上方沉积包括金属阻挡材料的金属衬里层。金属衬里层可以包括导电金属阻挡材料，诸如导电金属氮化物材料(例如，TiN、TaN和/或WN)和/或导电金属碳化物材料(例如，TiC、TaC和/或WC)。可以通过化学气相沉积或物理气相沉积来沉积金属衬里层。可以在金属衬里层上方沉积金属填充材料层。金属填充材料层包括具有高电阻率的金属材料。例如，金属填充材料层可以包括铜、钨、钛、钽、钼、钌、钴或它们的组合。
可以从包括第一介电隔离层110的顶表面128的水平平面上方移除金属填充材料层和金属衬里层的多余部分。包括表面128的水平平面限定介电隔离层110与随后沉积层(例如，图3B和图3C中示出并且在下文描述的层132L)之间的边界。金属填充材料层的每个剩余部分包括第一金属填充材料部分124。金属衬里层的每个剩余部分包括第一金属衬里122。第一金属衬里122和第一金属填充材料部分124的每个连续组合构成第一导电线12(例如，字线或位线)。第一导电线12沿第一水平方向hd1横向延伸，并且沿第二水平方向hd2横向间隔开。替代地，可以先在衬底8上方形成第一导电线12，然后在第一导电线12之间形成第一介电隔离层110。
参考图3A-图3C，可以在第一导电线12和第一介电隔离层110上方形成层堆叠。层堆叠可以包括，从下至上包括选择器层堆叠13L、蚀刻停止层堆叠14L、至少一个存储器材料层15L和任选的金属帽盖层158L。
选择器层堆叠13L可以从下至上包括下部电极层132L、任选的下部金属化合物衬里133L、选择器材料层134L、任选的上部金属化合物衬里135L和上部电极层136L。下部电极层132L和上部电极层136L中的每一者包括至少一种导电材料。该至少一种导电材料可以包括非金属导电材料。可以用于下部电极层132L和上部电极层136L的示例性非金属导电材料包括非晶碳、非晶硼掺杂碳、非晶氮掺杂碳、金属-碳合金或其他碳合金和它们的层堆叠。下部电极层132L和上部电极层136L中的每一者可以不含过渡金属元素。可通过化学气相沉积、物理气相沉积或原子层沉积来沉积下部电极层132L和上部电极层136L中的每一者。下部电极层132L和上部电极层136L中的每一者可以具有在1nm至10nm的范围内的相应厚度，诸如2nm至5nm，但是也可以采用更小和更大的厚度。
任选的下部金属化合物衬里133L和任选的上部金属化合物衬里135L中的每一者(如果存在的话)可以包括可用作扩散阻挡材料的导电金属化合物材料。可以用于任选的下部金属化合物衬里133L和任选的上部金属化合物衬里135L的示例性导电金属化合物材料包括导电金属氮化物材料(诸如WN、TaN和/或TiN)和导电金属碳化物材料(诸如WC、TaC和/或TiC)。可以通过化学气相沉积、物理气相沉积或原子层沉积来沉积下部金属化合物衬里133L和上部金属化合物衬里135L中的每一者。下部金属化合物衬里133L和上部金属化合物衬里135L中的每一者可以具有在0.5nm至4nm范围内的相应厚度，诸如1nm至2nm，但是也可以采用更小和更大的厚度。
选择器材料层134L包括可以用作电压依赖性开关的材料。通常，选择器材料层134L可以包括表现出非线性电行为的阈值开关材料，诸如双向阈值开关材料。
如本文所用，双向阈值开关(OTS)材料是这样的材料，其在阈值电压以上的电压下不会在低电阻状态下结晶，并且在OTS材料层两端未经受阈值电压以上的电压时返回到高电阻状态。如本文所用，“双向阈值开关材料”是指在所施加的外部偏置电压下显示出非线性电阻率曲线，使得材料的电阻率随所施加的外部偏置电压的量值而减小的材料。换句话讲，双向阈值开关材料是非欧姆的，并且在较高的外部偏置电压下变得比在较低的外部偏置电压下更具导电性。
双向阈值开关材料(OTS材料)在高电阻状态下可为非晶态的(例如，无定形的)，并且在OTS材料两端施加其阈值电压以上的电压期间在低电阻状态下可保持非晶态的(例如，保持无定形的)。当其阈值电压以上的高电压被移除时，OTS材料可以恢复到高电阻状态。在整个电阻状态变化期间，双向阈值开关材料可保持非晶态的(例如，无定形的)。在一个实施方案中，双向阈值开关材料可以包括硫族化物材料层，该硫族化物材料层在写入状态和读取状态两者中均表现出滞后。硫族化物材料可以是掺杂有选自As、N和C的掺杂剂的GeTe化合物或Ge-Se化合物，诸如Ge-Se-As化合物半导体材料。双向阈值开关材料层可以包括选择器材料层134L，该选择器材料层含有任何双向阈值开关材料。在一个实施方案中，选择器材料层134L可以包括以下材料和/或可基本上由以下材料组成：GeSeAs合金、GeSe合金、SeAs合金、GeTe合金或SiTe合金。
在一个实施方案中，可以选择选择器材料层134L的材料，使得选择器材料层134L的电阻率在施加超过临界偏置电压量值(也称为阈值电压)的外部偏置电压时减小至少两个数量级(即，超过100倍)。在一个实施方案中，可以选择选择器材料层134L的组成和厚度，使得临界偏置电压量值可以在1V至4V的范围内，但是临界偏置电压量值也可以采用更小和更大的电压。选择器材料层134L的厚度可以在例如5nm至40nm的范围内，诸如10nm至20nm，但是也可以采用更小和更大的厚度。
蚀刻停止层堆叠14L可以从下至上包括含难熔金属的蚀刻停止层142L、钌蚀刻停止层144L和导电材料层146L。含难熔金属的蚀刻停止层142L包括含难熔金属的材料，该含难熔金属的材料包括至少一种难熔金属。如本文所用，难熔金属是指由钽、钨、铼、铌和钼组成的五种过渡金属元素。含难熔金属的蚀刻停止层142L可以包括呈元素形式、呈金属间合金形式或呈具有至少一种非金属元素(诸如TaN、WN、TaC或WC)的导电金属化合物形式的至少一种难熔金属。在一个实施方案中，含难熔金属的蚀刻停止层142L可以基本上由钽、钨、铼、铌、钼、它们的金属间合金或它们的导电金属氮化物材料组成。在一个实施方案中，含难熔金属的蚀刻停止层142L可以基本上由氮化钽组成。可以通过物理气相沉积或化学气相沉积来沉积含难熔金属的蚀刻停止层142L。含难熔金属的蚀刻停止层142L的厚度可以在2nm至5nm的厚度范围内，诸如2nm至3nm。选择含难熔金属的蚀刻停止层142L的厚度，使得含难熔金属的蚀刻停止层142L足够厚以用作蚀刻钌蚀刻停止层144L的蚀刻工艺的蚀刻停止结构，并且足够薄以通过定时各向异性蚀刻工艺进行蚀刻而无需蚀刻穿过整个下面的上部电极层136L。
钌蚀刻停止层144L可以基本上由钌组成。钌可以在采用基于氯的等离子体(诸如含氯和氧的等离子体)的各向异性蚀刻工艺中被蚀刻，并且能够抵抗可蚀刻难熔金属和其他金属材料的基于氟的等离子体。因此，钌可以用作蚀刻停止材料，用于蚀刻导电材料层146L的材料的各向异性蚀刻工艺。可以例如通过原子层沉积或物理气相沉积来沉积钌蚀刻停止层144L。钌蚀刻停止层144L的厚度可以在2nm至5nm的范围内，诸如2nm至3nm。选择钌蚀刻停止层144L的厚度，使得钌蚀刻停止层144L足够厚以用作蚀刻导电材料层146L的蚀刻工艺的蚀刻停止结构，并且足够薄以通过各向异性蚀刻工艺进行蚀刻以在最小附带蚀刻的情况下进入含难熔金属的蚀刻停止层142L。
导电材料层146L包括选自以下各项的材料和/或基本上由选自以下各项的材料组成：除钌以外的元素金属的材料、除含钌合金以外的金属间合金、导电金属氮化物材料、导电金属碳化物材料和导电碳基材料。可用于导电材料层146L的示例性元素金属包括难熔元素金属(诸如钽、钨、铼、铌和钼)和非难熔过渡金属，诸如钛。示例性导电金属氮化物材料包括TiN、TaN和WN。示例性导电金属碳化物材料包括TiC、TaC和WC。导电碳基材料包括非晶碳或掺杂有诸如氮等合适掺杂原子以增加导电性的类金刚石碳。在一个实施方案中，导电材料层146L可以包括含钽化合物材料。例如，导电材料层146L可以基本上由氮化钽组成。可以通过物理气相沉积或化学气相沉积形成导电材料层146L。导电材料层146L的厚度可以在20nm至50nm的范围内，诸如30nm至40nm，但是也可以采用更小和更大的厚度。
至少一个存储器材料层15L包括可以被图案化为存储器元件的至少一种存储器材料。在一个实施方案中，至少一个存储器材料层15L可以包括磁性结材料层的竖直堆叠，即用于形成磁性隧道结(MTJ)的材料层堆叠或用于MRAM存储器单元的自旋阀。例如，至少一个存储器材料层15L可以包括材料层堆叠，该材料层堆叠从下至上或从上至下包括参考层152L(其也称为磁性固定层)、隧道阻挡层154L和自由层156L，这些一起形成STT MRAM存储器单元的MTJ 150。MTJ的厚度可以在10nm至40nm的范围内，诸如20nm至30nm。
参考层152L可以具有固定的磁化方向，该磁化方向可以是水平方向或竖直方向。参考层152L可以形成为单个铁磁性材料层或多个铁磁材料层，该多个铁磁性材料层彼此之间进行磁性耦接以在整个过程中提供相同的磁化方向。参考层152L可以包括Co/Ni多层结构或Co/Pt多层结构。在一个实施方案中，参考层152L还可以包括由厚度范围为0.2nm至0.5nm的钽或钨和厚度范围为0.5nm至3nm的薄CoFeB层构成的薄非磁性层。参考层152L的厚度可以在2nm至5nm的范围内。
任选地，可以在合成的反铁磁体(SAF)结构中提供参考层152L，该合成的抗铁磁体包括硬磁化层(未明确示出)、反铁磁耦接层(例如，Ru层，未明确示出)和参考层152L。在参考层152L作为SAF结构的部件被提供的情况下，硬磁化层的磁化和磁性固定层的磁化可以通过反铁磁耦接层进行反铁磁性耦接。
隧道阻挡层154L可以包括隧道阻挡介电材料，诸如氧化镁或氧化铝。隧道阻挡层154L可以具有在0.6nm至2nm的范围内的厚度，诸如0.8nm至1.2nm。隧道阻挡层154L与参考层152L接触，并且在参考层152L与自由层156L之间提供电流的自旋敏感隧穿。换句话说，穿过隧道阻挡层154L的电流的量取决于参考层152L与自由层156L之间的磁化的相对对准，即磁化方向是彼此平行的还是彼此反平行的。
自由层156L可以形成为单个铁磁性材料层或多个铁磁材料层，该多个铁磁材料层彼此之间进行磁性耦接以在整个过程中提供相同的磁化方向。自由层156L的厚度小于2nm，并且优选地小于1.5nm，诸如0.8nm至1.5nm。例如，自由层156L可以包括CoFeB层和/或CoFe层。自由层156L可以通过使电流沿竖直方向向上或向下流动来编程。在MTJ 150中可以包括附加层(未示出)。
金属帽盖层158L包括含非磁性金属材料，诸如至少一个非磁性过渡金属或非磁性过渡金属合金。例如，金属帽盖层158L可以包括以下各项或可以基本上由以下各项组成：Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、它们的合金和它们的导电金属氮化物或导电金属碳化物。可以通过物理气相沉积或化学气相沉积来沉积金属帽盖层158L。金属帽盖层158L的厚度可以在1nm至20nm的范围内，诸如2nm至10nm，但是也可以采用更小和更大的厚度。
在替代的实施方案中，至少一个存储器材料层15L不限于MRAM存储器单元层，并且可以包括任何存储器材料，即可以被编程为具有至少两个不同存储器状态的材料。在一个实施方案中，该至少一个存储器材料层15L包括电阻式存储器材料。如本文所用，“电阻式存储器材料”或“可逆电阻转换材料”是可通过在材料两端施加电压来改变电阻率的材料。如本文所用，“电阻式存储器材料层”是指包括电阻式存储器材料的层。如本文所用，“电阻式存储器元件”是指包括电阻式存储器材料的一部分的呈一定构型的元件，该构型实现电阻式存储器材料编程为具有不同电阻值的至少两个状态。
在一个实施方案中，至少一个存储器材料层15L包括相变存储器材料以形成相变随机存取存储器(“PCRAM”或“PRAM”)设备。如本文所用，“相变存储器材料”是指具有提供不同电阻率的至少两个不同相位的材料。可例如通过以下方式提供该至少两个不同相位：控制从受热状态冷却的速率以提供具有更高电阻率的无定形状态和具有更低电阻率的多晶状态。在这种情况下，可通过在加热到无定形状态之后相变存储器材料的更快淬火来实现相变存储器材料的更高电阻率状态，并且可通过在加热到无定形状态之后相变存储器材料的更慢冷却来实现相变存储器材料的更低电阻率状态。
示例性相变存储器材料包括但不限于碲化锗锑化合物诸如Ge2Sb2Te5(GST)、锗锑化合物、碲化铟锗化合物、碲化铝硒化合物、碲化铟硒化合物和碲化铝铟硒化合物。这些化合物(例如，化合物半导体材料)可为掺杂的(例如，氮掺杂的GST)或未掺杂的。因此，电阻式存储器材料层可以包括选自以下各项的材料和/或可基本上由选自以下各项的材料组成：碲化锗锑化合物、锗锑化合物、碲化铟锗化合物、碲化铝硒化合物、碲化铟硒化合物或碲化铝铟硒化合物。在这种情况下，至少一个存储器材料层15L的厚度可以在1nm至60nm的范围内，诸如3nm至40nm和/或10nm至25nm，但是也可以使用更小和更大的厚度。
在另一实施方案中，至少一个存储器材料层15L包括势垒(barrier)调制的单元存储器材料。例如，可以针对至少一个存储器材料层15L沉积取决于氧空位的水平显示不同导电特性的含氧空位的金属氧化物。含氧空位的金属氧化物可以形成有氧缺陷(例如，空位)，或者可以被退火以形成氧缺陷。这种存储器设备的电极中的一个可以包括功函数大于4.5eV的高功函数材料，并且可用于在与可逆电阻转换材料的界面处为电子提供高电位势垒。因此，在中等电压(低于一伏特)下，非常低的电流将流过可逆电阻转换材料。氧空位(VO ππ)的存在可以降低电极与可逆电阻开关材料之间界面处的能量势垒。在这种情况下，电极与可逆电阻转换材料之间的界面可以提供低电阻接触(欧姆接触)的特性。可逆电阻转换材料的金属氧化物中的氧空位用作n型掺杂剂，从而将最初绝缘金属氧化物转换为具有较低电阻率(但仍绝缘)的电绝缘材料。
当跨可逆电阻转换材料施加大的正向偏置电压(诸如相对于相反电极施加到高功函数电极的约-1.5伏的负电压)时，氧空位朝向高能量势垒材料(诸如铂或n型掺杂多晶硅)与可逆电阻转换材料之间的界面漂移，并且因此电极与可逆电阻转换材料之间的界面处的电位势垒减小，并且相对高的电流可以流过该结构。然后，设备处于其低电阻(导电)状态，其中可逆电阻转换材料充当半导体材料或导电材料。
可以通过跨可逆电阻转换材料施加大的反向偏置电压(诸如相对于下部电极施加到电极上的约1.5伏的正电压)来断开导电路径。在适当的反向偏置条件下，氧空位从高功函数材料与可逆电阻转换材料之间的界面附近移开。可逆电阻转换材料的电阻率恢复到其高电阻状态。导电状态和非导电状态两者均为非易失性的。感测存储器存储元件的传导(例如，通过施加约0.5伏的电压)可以容易地确定电阻式存储器元件的状态。
虽然这种特定传导机制可能不适用于所有金属氧化物，但作为群组，它们具有类似的行为：当施加适当的电压时，从低导电状态转变为高导电状态，并且这两种状态是非易失性的。可用于非易失性电阻式存储器元件的其他材料的示例包括氧化铪，诸如HfOx，其中1.9<x<2.1。用于下部电极(例如，字线)的合适材料是任何导电材料，诸如Ti(O)N、Ta(O)N、TiN、TiAlN、WN和TaN。用于电极(例如，局部位线)的合适材料包括具有高功函数(通常>4.5eV)的金属和掺杂半导体，其能够吸收与金属氧化物接触的氧以在接触处产生氧空位。一些示例为TaCN、TiCN、Ru、RuO2、Pt、富含Ti的TiOx、TiAlN、TaAlN、TiSiN、TaSiN、IrO2和掺杂多晶硅。电极的厚度通常为1nm或更大。金属氧化物的厚度通常可以在2nm至20nm的范围内。
在又一实施方案中，用于至少一个存储器材料层15L的电阻式存储器材料可以包括丝状金属氧化物材料，诸如氧化镍或TiO2，其中可以取决于外部电偏置条件形成或移除导电丝状路径。在这种情况下，至少一个存储器材料层15L可以任选地包括在电阻式存储器材料层下面的第一下部导电衬里层(诸如下部TiN衬里)和覆盖在电阻式存储器材料层上面的第一上部导电衬里层(诸如上部TiN衬里)。
对于MRAM存储器设备，可以在金属帽盖层158L上方沉积掩模层160L，诸如离子铣削掩模材料层160L。离子铣削掩模材料层160L包括可用作后续采用的离子铣削工艺的掩模材料的材料。例如，离子铣削掩模材料层160L可以包括类金刚石碳(DLC)。离子铣削掩模材料层160L的厚度可以在15nm至60nm的范围内，诸如20nm至40nm，但是也可以采用更小和更大的厚度。
参考图4A-图4C，可以在离子铣削掩模材料层160L上方施加任选的光致抗蚀剂层(现在示出)，并且可以对该光致抗蚀剂层进行光刻图案化以形成离散光致抗蚀剂材料部分的二维阵列。可以执行各向异性蚀刻工艺以通过离子铣削掩模材料层160L转印离散光致抗蚀剂材料部分的二维阵列的图案。离子铣削掩模材料层160L的图案化部分形成掩模材料部分160的二维阵列，该二维阵列可以被布置为二维周期性阵列，诸如矩形阵列。掩模材料部分160的二维阵列沿第二水平方向hd2的间距可以与第一导电线12沿第二水平方向hd2的间距相同。随后可以例如通过灰化移除光致抗蚀剂层。
可以执行离子铣削工艺以移除金属帽盖层158L和至少一个存储器材料层15L的未掩蔽部分。掩模材料部分160的阵列可以用作离子铣削工艺期间的离子铣削掩模。可以将金属帽盖层158L图案化为金属帽盖板158的二维阵列。可以将至少一个存储器材料层15L图案化为存储器元件15的阵列。在至少一个存储器材料层15L包括参考层152L、隧道阻挡层154L和自由层156L的层堆叠的情况下，每个存储器元件15可以包括MTJ 150，该MTJ包括参考层152、隧道阻挡层154和自由层156的层堆叠。每个参考层152可以是如在图3A-图3C的处理步骤中形成的参考层152L的图案化部分。每个隧道阻挡层154可以是如在图3A-图3C的处理步骤中形成的隧道阻挡层154L的图案化部分。每个自由层156可以是如在图3A-图3C的处理步骤中形成的自由层156L的图案化部分。可以在离子铣削工艺之后物理地暴露导电材料层146L的顶表面。
每个存储器元件15可以具有柱形状。由于离子铣削产生的锥度，柱形状可以具有至少一个锥形侧壁。在柱形状具有至少一个锥形侧壁的情况下，至少一个锥形侧壁的锥角可以在1度至30度的范围内，诸如3度至15度，但也可以采用更小和更大的锥角。每个柱结构的水平横截面形状可以是圆形、椭圆形、矩形、圆角矩形和/或二维的大致曲线闭合形状。至少一个导电材料层146L充当离子铣削缓冲层，并且在离子铣削期间可以部分地凹陷。
参考图5A-图5C，可以执行第一各向异性蚀刻工艺以蚀刻导电材料层146L的剩余未掩蔽部分。可以选择第一各向异性蚀刻工艺的化学反应，使得第一各向异性蚀刻工艺相对于钌具有选择性地、即相对于钌蚀刻停止层144L的材料具有选择性地蚀刻导电材料层146L的材料。在一个实施方案中，第一各向异性蚀刻工艺相对于钌的选择性可以在3至100的范围内，诸如5至20。换句话说，在第一各向异性蚀刻工艺期间导电材料层146L的材料的蚀刻速率与钌的蚀刻速率的比率可以在3至100的范围内，诸如5至30。在一个实施方案中，第一各向异性蚀刻工艺可以采用无氯蚀刻气体的等离子体。例如，如果导电材料层146L包括难熔金属或难熔金属氮化物(例如，TaN)，则第一各向异性蚀刻工艺可以采用由不含氯的蚀刻气体产生的基于氟的等离子体。示例性无氯蚀刻气体包括氢氟烃蚀刻气体(CxHyFz)，诸如CHF3。替代地，如果导电材料层146L包括掺杂碳或无掺杂碳，则在第一各向异性蚀刻工艺期间采用氧等离子体。第一各向异性蚀刻工艺可以包括过度蚀刻步骤，以确保通过第一各向异性蚀刻工艺移除导电材料层146L的所有未掩蔽部分。因此，钌蚀刻停止层144L的顶部部分的附带蚀刻可以在第一各向异性蚀刻工艺的终端部分期间发生。可以选择第一各向异性蚀刻工艺的持续时间，使得钌蚀刻停止层144L不会一直被第一各向异性蚀刻工艺蚀刻。导电材料层146L的每个图案化部分包括导电柱146。导电柱146可以具有比存储器元件15的侧壁的锥角小的锥角，并且可以比覆盖在MTJ 150上面的宽度更宽(例如，具有更大的宽度，诸如更大的直径)，诸如具有比隧道阻挡层154的宽度更大的宽度。例如，导电柱146的侧壁可以是基本上竖直的，或者可以具有在0.1度至5度范围内的锥角。
参考图6A-图6C，可以执行第二各向异性蚀刻工艺以对钌蚀刻停止层144L的未掩蔽部分进行蚀刻。可以选择第二各向异性蚀刻工艺的化学反应，使得第二各向异性蚀刻工艺相对于含难熔金属的蚀刻停止层142L的材料具有选择性地蚀刻钌。在一个实施方案中，第二各向异性蚀刻工艺相对于含难熔金属的蚀刻停止层142L的材料的选择性可以在2至100的范围内，诸如4至20。换句话说，在第二各向异性蚀刻工艺期间钌的蚀刻速率与含难熔金属的蚀刻停止层142L的蚀刻速率的比率可以在2至100的范围内，诸如4至30。在一个实施方案中，第二各向异性蚀刻工艺可以采用含氯蚀刻气体的等离子体。例如，第二各向异性蚀刻工艺可以采用由包括氯的蚀刻气体产生的基于氯的等离子体。示例性含氯蚀刻气体包括Cl2和BCl3。可以在第二各向异性蚀刻工艺期间采用氧气和/或氩气，使得Cl2和O2蚀刻气体用于蚀刻钌蚀刻停止层144L。第二各向异性蚀刻工艺可以包括过度蚀刻步骤，以确保通过第二各向异性蚀刻工艺移除钌蚀刻停止层144L的所有未掩蔽部分。因此，含难熔金属的蚀刻停止层142L的顶部部分的附带蚀刻可以在第二各向异性蚀刻工艺的终端部分期间发生。可以选择第二各向异性蚀刻工艺的持续时间，使得含难熔金属的蚀刻停止层142L不会一直被第二各向异性蚀刻工艺蚀刻。钌蚀刻停止层144L的每个图案化部分包括钌蚀刻停止板144。钌蚀刻停止板144可以具有比存储器元件15的侧壁的锥角小的锥角。例如，钌蚀刻停止板144的侧壁可以是基本上竖直的，或者可以具有在0.1度至5度范围内的锥角。
参考图7A-图7C，可以执行第三各向异性蚀刻工艺以对含难熔金属的蚀刻停止层142L的未掩蔽部分进行蚀刻。可以选择第三各向异性蚀刻工艺的化学反应，使得第三各向异性蚀刻工艺相对于上部电极层136L的材料具有选择性地蚀刻含难熔金属的蚀刻停止层142L的材料。在一个实施方案中，第三各向异性蚀刻工艺相对于上部电极层136L的材料的选择性可以在1.5至10的范围内，诸如2至5。换句话说，在第三各向异性蚀刻工艺期间含难熔金属的蚀刻停止层142L的材料的蚀刻速率与上部电极层136L的材料的蚀刻速率的比率可以在1.5至10的范围内，诸如2至5。在一个实施方案中，第三各向异性蚀刻工艺可以采用无氯蚀刻气体的等离子体。例如，第三各向异性蚀刻工艺可以采用由不含氯的蚀刻气体产生的基于氟的等离子体。示例性无氯蚀刻气体包括氢氟烃蚀刻气体(CxHyFz)，诸如CHF3。在第三各向异性蚀刻工艺期间可以采用氧气和/或氩气。第三各向异性蚀刻工艺可以是具有足够持续时间的定时蚀刻工艺，以确保通过第三各向异性蚀刻工艺移除含难熔金属的蚀刻停止层142L的所有未掩蔽部分。因此，上部电极层136L的顶部部分的附带蚀刻可以在第三各向异性蚀刻工艺的终端部分期间发生。可以选择第三各向异性蚀刻工艺的持续时间，使得上部电极层136L的蚀刻小于10nm，诸如1nm-2nm，并且上部电极层136L不会一直被第三各向异性蚀刻工艺蚀刻，以避免用氟等离子体损坏下面的OTS选择器材料层134L。因此，双蚀刻停止层(144L,142L)防止上部电极层136L一直被蚀刻，使得OTS选择器元件层134L不暴露于用于蚀刻层146L的损坏性氟等离子体。这意味着上部电极层136L不必充当深氟等离子体蚀刻的蚀刻停止，并且上部电极层136L厚度可以减小。减小的厚度降低了下面的层上的应力和在退火步骤(诸如用于改进MTJ 150的质量的退火步骤)期间上部电极层136L分层的可能性。
含难熔金属的蚀刻停止层142L的每个图案化部分包括含难熔金属的蚀刻停止板142。含难熔金属的蚀刻停止板142可以具有比存储器元件15的侧壁的锥角小的锥角。例如，含难熔金属的蚀刻停止板142的侧壁可以是基本上竖直的，或者可以具有在0.1度至5度范围内的锥角。含难熔金属的蚀刻停止板142、钌蚀刻停止板144和导电柱146的每个竖直堆叠在本文中被称为导电板堆叠14。
参考图8A-图8C，可以执行附加各向异性蚀刻工艺以蚀刻穿过选择器层堆叠13L的未掩蔽部分。选择器层堆叠13L从上至下包括上部电极层136L、任选的上部金属化合物衬里135L、选择器材料层134L、任选的下部金属化合物衬里133L和下部电极层132L。附加各向异性蚀刻工艺可以包括多个各向异性蚀刻步骤，这些步骤包括用于蚀刻选择器层堆叠13L内的相应材料层的相应蚀刻化学反应。
在说明性示例中，如果衬里135L足够薄，则可以通过采用氧等离子体的各向异性蚀刻步骤来蚀刻上部电极层136L和任选的上部金属化合物衬里135L。可以通过采用不含氟蚀刻气体的等离子体的各向异性蚀刻步骤来蚀刻选择器材料层134L。在一个实施方案中，用于蚀刻选择器材料层134L的各向异性蚀刻步骤的不含氟蚀刻气体可以是含溴蚀刻气体(诸如HBr或Br2)的等离子体或甲烷或另一碳氢化合物气体的等离子体。如果衬里133L足够薄，则可以通过采用氧等离子体的各向异性蚀刻步骤来蚀刻下部电极层132L和任选的下部金属化合物衬里133L。
上部电极层136L的每个图案化部分包括上部电极板136。上部金属化合物衬里135L的每个图案化部分(如果存在的话)包括上部金属化合物板135。选择器材料层134L的每个图案化部分包括选择器材料板134，诸如OTS选择器材料板134。下部金属化合物衬里133L的每个图案化部分包括下部金属化合物板133。下部电极层132L的每个图案化部分包括下部电极板132。上部电极板136、任选的上部金属化合物板135、选择器材料板134、任选的下部金属化合物板133和下部电极板132的每个竖直叠层构成选择器元件13。
在第一导电线12上方提供存储器柱结构(13,14,15,158)。存储器柱结构(13,14,15,158)中的每一者可以包括选择器元件13、导电板堆叠14、存储器元件15和金属帽盖板158。存储器柱结构(13,14,15,158)可以被布置为周期性二维阵列，诸如矩形阵列。
参考图9A-图9C所示，可以例如通过灰化来移除掩模材料部分160的二维阵列。可以在存储器柱结构(13,14,15,158)上方和该存储器柱结构之间沉积至少一种介电材料。可以通过诸如化学机械平坦化(CMP)工艺的平坦化工艺从包括存储器柱结构(13,14,15,158)的顶表面的水平平面上方移除至少一种介电材料的多余部分。该至少一种介电材料的剩余部分包括介电隔离结构(172,174)。介电隔离结构(172,174)可以包括任选的介电衬里172和介电填充材料部分174。任选的介电衬里172包括介电扩散阻挡材料，诸如氮化硅。导电衬里172的厚度可以在3nm至10nm的范围内，但是也可以采用更小和更大的厚度。介电填充材料部分174包括可平坦化介电材料诸如无掺杂硅酸盐玻璃或掺杂硅酸盐玻璃。
参考图10A-图10C，可以在存储器柱结构(13,14,15,158)的二维阵列上方沉积第二介电隔离层210。第二介电隔离层210包括介电材料，诸如氧化硅。第二介电隔离层210可以通过化学气相沉积形成。第二介电隔离层210的厚度可以在50nm至500nm的范围内，但是也可以采用更小和更大的厚度。
可以在第二介电隔离层210上方施加光致抗蚀剂层(未示出)，并且可以对该光致抗蚀剂层进行光刻图案化以形成线和空间图案。可以在光致抗蚀剂层中形成沿第二水平方向hd2横向延伸并且沿第一水平方向hd1彼此之间横向间隔开的细长开口。沿第一水平方向hd1的每个开口的宽度可以在10nm至50nm的范围内，诸如15nm至25nm，但是也可以采用更小和更大的宽度。线和空间图案沿第一水平方向hd1的间距可以与存储器柱结构(13,14,15,158)的二维阵列沿第一水平方向hd1的间距相同。线和空间图案的间距可以在20nm至100nm的范围内，诸如30nm至50nm，但是也可以采用更小和更大的厚度。
可以通过各向异性蚀刻工艺将光致抗蚀剂层中的图案转印穿过第二介电隔离层210。在各向异性蚀刻工艺期间可以将光致抗蚀剂层用作蚀刻掩模。可以通过第二介电隔离层210形成第二线沟槽。随后可以例如通过灰化移除光致抗蚀剂层。
可以在第二线沟槽中并且在第二介电隔离层210上方沉积包括金属阻挡材料的金属衬里层。金属衬里层可以包括导电金属阻挡材料，诸如导电金属氮化物材料(例如，TiN、TaN和/或WN)和/或导电金属碳化物材料(例如，TiC、TaC和/或WC)。可以通过化学气相沉积或物理气相沉积来沉积金属衬里层。可以在金属衬里层上方沉积金属填充材料层。金属填充材料层包括具有高电阻率的金属材料。例如，金属填充材料层可以包括铜、钨、钛、钽、钼、钌、钴或它们的组合。
可以从包括第二介电隔离层210的顶表面的水平平面上方移除金属填充材料层和金属衬里层的多余部分。金属填充材料层的每个剩余部分包括第二金属填充材料部分224。金属衬里层的每个剩余部分包括第二金属衬里222。第二金属衬里222和第二金属填充材料部分224的每个连续组合构成第二导电线22(例如，位线或字线中的另一个)。第二导电线22沿第二水平方向hd2横向延伸，并且沿第一水平方向hd1横向间隔开。替代地，可以先形成第二导电线22，然后形成第二介电隔离层210第二导电线22。
虽然在先前实施方案中，存储器元件15覆盖在选择器元件13上面，但是本文明确地涵盖了选择器元件13覆盖在存储器元件15上面的实施方案。在这种情况下，导电板堆叠14可以覆盖在存储器元件15和选择器元件13上面。
参考所有附图并且根据本公开的各种实施方案，提供了一种存储器设备，该存储器设备包括：第一导电线12；存储器柱结构(13,14,15,158)，该存储器柱结构包括覆盖在第一导电线12上面的下部电极板132、选择器材料板134、上部电极板136、含难熔金属的蚀刻停止板142、钌蚀刻停止板144、导电柱146和存储器元件15；以及覆盖在存储器柱结构(13,14,15,158)上面的第二导电线22。
在一个实施方案中，含难熔金属的蚀刻停止板142基本上由钽、钨、铼、铌、钼、它们的金属间合金或它们的导电金属氮化物组成。在一个实施方案中，导电柱146包括选自以下各项的材料和/或基本上由选自以下各项的材料组成：元素金属、金属间合金、导电金属氮化物材料、导电金属碳化物材料和导电碳基材料的材料。在一个实施方案中，导电柱146基本上由氮化钽、无掺杂碳或掺杂有硼或氮的碳组成；钌蚀刻停止板144基本上由钌组成；含难熔金属的蚀刻停止板142基本上由氮化钽组成，并且上部电极板136包括无掺杂非晶碳或掺杂有硼或氮的非晶碳。在一个实施方案中，导电柱具有20nm至50nm范围内的厚度，钌蚀刻停止板具有2nm至5nm范围内的厚度，含难熔金属的蚀刻停止板具有2nm至5nm范围内的厚度，并且上部电极板厚度范围为1nm至10nm。
在一个实施方案中，存储器元件15包括自旋转移矩(STT)磁阻随机存取存储器(MRAM)单元的竖直磁性隧道结150。竖直磁性隧道结150具有相对于竖直方向在1度至30度范围内的锥角。
在一个实施方案中，选择器材料板133包括双向阈值开关选择器元件。在一个实施方案中，竖直磁性隧道结150比双向阈值开关选择器元件134窄。
虽然前面提及特定优选实施方案，但是将理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在本公开中示出采用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。

Claims (20)

1.一种形成存储器设备的方法，所述方法包括：
在衬底上方形成层堆叠，所述层堆叠包括下部电极层、选择器材料层、上部电极层、含难熔金属的蚀刻停止层、钌蚀刻停止层、导电材料层和至少一个存储器材料层；
将所述至少一个存储器材料层图案化为存储器元件；
通过执行具有第一蚀刻化学反应的第一各向异性蚀刻工艺，使用所述钌蚀刻停止层作为蚀刻停止点将所述导电材料层图案化为导电柱，所述第一各向异性蚀刻工艺相对于钌具有选择性地蚀刻所述导电材料层；
通过执行具有第二蚀刻化学反应的第二各向异性蚀刻工艺，使用所述含难熔金属的蚀刻停止层作为蚀刻停止点将所述钌蚀刻停止层图案化为钌板，所述第二各向异性蚀刻工艺相对于所述含难熔金属的蚀刻停止层的材料具有选择性地蚀刻钌；
通过执行具有第三蚀刻化学反应的第三各向异性蚀刻工艺，将所述含难熔金属的蚀刻停止层图案化为含难熔金属的蚀刻停止板，所述第三各向异性蚀刻工艺相对于所述上部电极层的材料具有选择性地蚀刻所述含难熔金属的蚀刻停止层的材料而不蚀刻穿过所述上部电极层；以及
通过执行附加各向异性蚀刻工艺，各向异性地蚀刻所述上部电极层、所述选择器材料层和所述下部电极层。
2.根据权利要求1所述的方法，其中通过各向异性地蚀刻所述选择器材料层形成双向阈值开关选择器元件。
3.根据权利要求2所述的方法，其中所述含难熔金属的蚀刻停止层基本上由钽、钨、铼、铌、钼、它们的金属间合金或它们的导电金属氮化物组成。
4.根据权利要求3所述的方法，其中所述第三各向异性蚀刻工艺是基于定时的蚀刻工艺，所述基于定时的蚀刻工艺采用基于氟的等离子体，所述基于氟的等离子体被定时蚀刻穿过所述含难熔金属的蚀刻停止层而不一直蚀刻穿过所述上部电极层，使得所述双向阈值开关材料不暴露于所述基于氟的等离子体。
5.根据权利要求4所述的方法，其中所述第一各向异性蚀刻工艺采用另一基于氟或基于氧的等离子体，并且所述第二各向异性蚀刻工艺采用基于氯的等离子体。
6.根据权利要求5所述的方法，其中所述导电材料层包括选自元素金属、金属间合金、导电金属氮化物材料、导电金属碳化物材料或导电碳基材料的材料。
7.根据权利要求6所述的方法，其中：
所述导电材料层基本上由氮化钽、无掺杂碳或掺杂碳组成；
所述钌蚀刻停止层基本上由钌组成；
所述含难熔金属的蚀刻停止层基本上由氮化钽组成；并且
所述上部电极层包括无掺杂非晶碳或掺杂有硼或氮的非晶碳。
8.根据权利要求7所述的方法，其中：
所述导电材料层的厚度范围为20nm至50nm；
所述钌蚀刻停止层的厚度范围为2nm至5nm；
所述含难熔金属的蚀刻停止层的厚度范围为2nm至5nm；和
所述上部电极层的厚度范围为1nm至10nm。
9.根据权利要求2所述的方法，其中所述至少一个存储器材料层包括自旋转移矩(STT)磁阻随机存取存储器(MRAM)单元的竖直磁性隧道结。
10.根据权利要求9所述的方法，所述方法进一步包括：
在所述至少一个存储器材料层上方形成离子铣削掩模；以及
通过使用所述离子铣削掩模进行离子铣削将所述至少一个存储器材料层图案化为存储器元件阵列。
11.根据权利要求1所述的方法，其中所述竖直磁性隧道结比所述双向阈值开关选择器元件窄。
12.一种存储器设备，所述存储器设备包括：
第一导电线；
存储器柱结构，所述存储器柱结构包括下部电极板、选择器材料板、上部电极板、含难熔金属的蚀刻停止板、钌蚀刻停止板、导电柱和存储器元件，并且覆盖在所述第一导电线上面；和
第二导电线，所述第二导电线覆盖在所述存储器柱结构上面。
13.根据权利要求12所述的存储器设备，其中所述含难熔金属的蚀刻停止层基本上由钽、钨、铼、铌、钼、它们的金属间合金或它们的导电金属氮化物组成。
14.根据权利要求12所述的存储器设备，其中所述导电柱包括选自元素金属、金属间合金、导电金属氮化物材料、导电金属碳化物材料或导电碳基材料的材料。
15.根据权利要求14所述的存储器设备，其中：
所述导电柱基本上由氮化钽、无掺杂碳或掺杂碳组成；
所述钌蚀刻停止板基本上由钌组成；
所述含难熔金属的蚀刻停止板基本上由氮化钽组成；并且
所述上部电极板包括无掺杂非晶碳或掺杂有硼或氮的非晶碳。
16.根据权利要求12所述的存储器设备，其中：
所述导电柱具有在20nm至50nm的范围内的厚度；
所述钌蚀刻停止板具有在2nm至5nm的范围内的厚度；
所述含难熔金属的蚀刻停止板具有在2nm至5nm的范围内的厚度；和
所述上部电极板的厚度范围为1nm至10nm。
17.根据权利要求12所述的存储器设备，其中所述存储器元件包括自旋转移矩(STT)磁阻随机存取存储器(MRAM)单元的竖直磁性隧道结。
18.根据权利要求17所述的存储器设备，其中：
所述竖直磁性隧道结具有相对于竖直方向的锥角；并且
所述锥角在1度至30度的范围内。
19.根据权利要求17所述的存储器设备，其中所述选择器材料板包括双向阈值开关选择器元件，并且其中所述竖直磁性隧道结比所述双向阈值开关选择器元件窄。
20.一种电气系统，所述电气系统包括：存储设备，所述存储设备包括根据权利要求12所述的至少一个存储器设备。
CN202080080014.2A 2020-06-24 2020-12-31 含有用于选择器元件的双蚀刻停止层的存储器设备及其制造方法 Pending CN114788029A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/910,799 US11271036B2 (en) 2020-06-24 2020-06-24 Memory device containing dual etch stop layers for selector elements and method of making the same
US16/910,799 2020-06-24
PCT/US2020/067742 WO2021262241A1 (en) 2020-06-24 2020-12-31 Memory device containing dual etch stop layers for selector elements and method of making the same

Publications (1)

Publication Number Publication Date
CN114788029A true CN114788029A (zh) 2022-07-22

Family

ID=79031465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080080014.2A Pending CN114788029A (zh) 2020-06-24 2020-12-31 含有用于选择器元件的双蚀刻停止层的存储器设备及其制造方法

Country Status (5)

Country Link
US (1) US11271036B2 (zh)
EP (1) EP4055636A4 (zh)
KR (1) KR102665628B1 (zh)
CN (1) CN114788029A (zh)
WO (1) WO2021262241A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12004357B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12004356B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
JP2022050080A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
JP2022139933A (ja) * 2021-03-12 2022-09-26 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US7141841B2 (en) * 2003-07-03 2006-11-28 Micron Technology, Inc. Image sensor having a transistor for allowing increased dynamic range
EP1650216B1 (en) 2003-07-28 2011-12-28 Nippon Chemical Industrial Company Limited Process for producing optically active dimer of phosphorus heterocycle
US8188454B2 (en) 2005-10-28 2012-05-29 Ovonyx, Inc. Forming a phase change memory with an ovonic threshold switch
US8637342B2 (en) 2005-11-10 2014-01-28 Ovonyx, Inc. Phase change memory with threshold switch select device
CA2644356A1 (en) 2006-03-16 2007-09-27 Novartis Ag Heterocyclic organic compounds for the treatment of in particular melanoma
US7423282B2 (en) 2006-07-06 2008-09-09 Infineon Technologies Ag Memory structure and method of manufacture
US7838436B2 (en) * 2006-09-28 2010-11-23 Magic Technologies, Inc. Bottom electrode for MRAM device and method to fabricate it
US8148707B2 (en) 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
US8654560B2 (en) 2009-10-28 2014-02-18 Intermolecular, Inc. Variable resistance memory with a select device
US8530875B1 (en) 2010-05-06 2013-09-10 Micron Technology, Inc. Phase change memory including ovonic threshold switch with layered electrode and methods for forming same
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US9076523B2 (en) 2012-12-13 2015-07-07 Intermolecular, Inc. Methods of manufacturing embedded bipolar switching resistive memory
KR102395193B1 (ko) 2015-10-27 2022-05-06 삼성전자주식회사 메모리 소자 및 그 제조 방법
US10873023B2 (en) * 2016-03-31 2020-12-22 Crossbar, Inc. Using aluminum as etch stop layer
KR102584288B1 (ko) 2016-08-03 2023-09-27 삼성전자주식회사 비휘발성 메모리 장치
KR102301774B1 (ko) 2017-03-31 2021-09-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10177308B2 (en) * 2017-06-09 2019-01-08 Avalanche Technology, Inc. Method for manufacturing magnetic memory cells
US10541271B2 (en) 2017-10-18 2020-01-21 Macronix International Co., Ltd. Superlattice-like switching devices
US11348970B2 (en) 2018-04-23 2022-05-31 Intel Corporation Spin orbit torque (SOT) memory device with self-aligned contacts and their methods of fabrication
US10748966B2 (en) 2018-06-28 2020-08-18 Sandisk Technologies Llc Three-dimensional memory device containing cobalt capped copper lines and method of making the same
US10381551B1 (en) 2018-06-29 2019-08-13 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10553783B2 (en) 2018-06-29 2020-02-04 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
JPWO2020136464A1 (zh) * 2018-12-28 2020-07-02
US20210305318A1 (en) * 2020-03-30 2021-09-30 Intel Corporation Memory device with improved phase change material nucleation rate

Also Published As

Publication number Publication date
US11271036B2 (en) 2022-03-08
US20210408114A1 (en) 2021-12-30
KR102665628B1 (ko) 2024-05-14
EP4055636A4 (en) 2023-11-15
KR20220087510A (ko) 2022-06-24
WO2021262241A1 (en) 2021-12-30
EP4055636A1 (en) 2022-09-14

Similar Documents

Publication Publication Date Title
KR102665628B1 (ko) 선택기 요소들을 위한 이중 에칭 정지 층을 포함하는 메모리 디바이스 및 이를 제조하는 방법
CN107026169B (zh) 存储器件以及包括该存储器件的电子设备
US10748966B2 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
US7932506B2 (en) Fully self-aligned pore-type memory cell having diode access device
US9172037B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
US9111858B2 (en) Non-volatile semiconductor memory device and method for manufacturing the same
WO2020256785A1 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
US9812501B2 (en) Variable resistance memory devices and methods of manufacturing the same
US11424292B2 (en) Memory array containing capped aluminum access lines and method of making the same
US11538817B2 (en) Bonded memory devices and methods of making the same
US11271040B1 (en) Memory device containing selector with current focusing layer and methods of making the same
US20230263079A1 (en) In-situ formation of a spacer layer for protecting sidewalls of a phase change memory element and methods for forming the same
US20230247843A1 (en) Method of making ovonic threshold switch selectors using microwave annealing
US11903218B2 (en) Bonded memory devices and methods of making the same
US20230292528A1 (en) Cross-point magnetoresistive memory array including self-aligned dielectric spacers and method of making thereof
US20230232639A1 (en) Ovonic threshold switch selectors with high-conductivity current spreading layer
US20230403956A1 (en) Phase-change random access memory device and method of forming the same
US20230134429A1 (en) Semiconductor device and method for fabricating the same
WO2021262239A1 (en) Bonded memory devices and methods of making the same
CN116096221A (zh) 半导体器件及其制造方法
JP2023065314A (ja) 半導体装置及びその製造方法
CN116249358A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination