CN114784036A - 阵列基板的制作方法、阵列基板及显示面板 - Google Patents

阵列基板的制作方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN114784036A
CN114784036A CN202210367147.9A CN202210367147A CN114784036A CN 114784036 A CN114784036 A CN 114784036A CN 202210367147 A CN202210367147 A CN 202210367147A CN 114784036 A CN114784036 A CN 114784036A
Authority
CN
China
Prior art keywords
layer
conductive
array substrate
plating
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210367147.9A
Other languages
English (en)
Inventor
赵斌
肖军城
林晓丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202210367147.9A priority Critical patent/CN114784036A/zh
Priority to US17/772,772 priority patent/US20240162400A1/en
Priority to PCT/CN2022/088497 priority patent/WO2023193310A1/zh
Publication of CN114784036A publication Critical patent/CN114784036A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本申请实施例公开了一种阵列基板的制作方法、阵列基板及显示面板。阵列基板的制作方法包括提供一衬底基板；在衬底基板上依次形成导电层和光阻层；对光阻层和导电层进行图案化处理，图案化处理后的导电层包括电连接的导电区和电镀区；除去光阻层；在导电层上对应电镀区的位置形成一层电镀层；将电镀区与导电区断开连接。本申请中在形成电镀层之前先将导电层上的光阻层除去，使得光阻层仅用于对导电层进行图案化，从而能够采用厚度较薄的光阻层，以减少光阻层的使用，从而降低阵列基板的制作成本以及能耗。

Description

阵列基板的制作方法、阵列基板及显示面板
技术领域
本申请涉及显示领域，具体涉及一种阵列基板的制作方法、阵列基板及显示面板。
背景技术
随着显示技术的发展，Mini-LED和Micro-LED逐渐受到人们的青睐，而Mini-LED和Micro-LED需要较大的电流驱动，从而使得对应阵列基板中的金属膜层厚度增加。目前常采用电镀的方式进行较厚金属膜层的制作，但在现有的阵列基板制作方法中，常需要采用较厚的光阻层以满足厚金属膜层的制作需求，从而导致阵列基板的制作成本以及能耗较高。
发明内容
本申请实施例提供一种阵列基板的制作方法、阵列基板及显示面板，可以解决现有阵列基板制作过程中制作成本以及能耗较高的问题。
本申请实施例提供一种阵列基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上依次形成导电层和光阻层；
对所述光阻层和所述导电层进行图案化处理，图案化处理后的所述导电层包括电连接的导电区和电镀区；
除去所述光阻层；
在所述导电层上对应所述电镀区的位置形成一层电镀层；
将所述电镀区与所述导电区断开连接。
可选的，在本申请的一些实施例中，所述对所述光阻层和所述导电层进行图案化处理，包括：
对所述光阻层进行图案化处理，以部分露出所述导电层；
对所述导电层进行图案化处理，除去所述导电层的露出部分，以形成导电电极、连接部、走线部和种子部，所述导电电极与所述连接部构成导电区，所述走线部与所述种子部构成电镀区；所述走线部与所述种子部电连接，所述连接部连接在所述导电电极与所述走线部之间，以使所述电镀区与所述导电区电连接。
可选的，在本申请的一些实施例中，所述在所述导电层上对应所述电镀区的位置形成一层电镀层，包括：
提供一电解池，所述电解池包括阳极、阴极以及电连接在所述阳极和所述阴极之间的电解液；
将所述走线部和所述种子部放置在电解池的电解液中；
将所述导电电极与所述电解池的阴极电连接；
在所述电解池的阳极与阴极之间施加预设电流，使所述走线部和所述种子部上形成一层电镀层。
可选的，在本申请的一些实施例中，所述将所述电镀区与所述导电区断开连接，包括：
除去或者切断所述连接部，使所述导电电极与所述走线部断开，以使所述电镀区与所述导电区断开连接。
可选的，在本申请的一些实施例中，所述方法还包括：
对所述走线部和所述走线部上的电镀层进行图案化处理，以形成导电走线，使所述导电走线与所述种子部电连接。
可选的，在本申请的一些实施例中，所述光阻层的厚度大于或等于1微米且小于或等于1.5微米。
相应的，本申请实施例还提供一种阵列基板，所述阵列基板包括：
衬底基板；
导电层，设置在所述衬底基板上，所述导电层包括图案化分布的导电区和电镀区，所述导电区与所述电镀区间隔设置；
电镀层，设置在所述电镀区对应的所述导电层上。
可选的，在本申请的一些实施例中，所述导电区包括导电电极，所述电镀区包括走线部和种子部，所述走线部与所述种子部电连接；所述电镀层设置在所述走线部和所述种子部上。
可选的，在本申请的一些实施例中，所述电镀区包括多个所述走线部和多个所述种子部，每个所述走线部与多个所述种子部电连接。
可选的，在本申请的一些实施例中，所述导电电极呈条状，多个所述走线部沿所述导电电极的延伸方向并列设置。
可选的，在本申请的一些实施例中，所述导电层的厚度大于或等于0.5微米且小于或等于0.6微米；所述电镀层的厚度大于或等于6微米。
可选的，在本申请的一些实施例中，所述导电层的材质与所述电镀层的材质相同。
相应的，本申请实施例还提供一种显示面板，所述显示面板包括：
上述任一项所述的阵列基板；
发光器件，设置在所述阵列基板上；
封装组件，设置在所述发光器件上。
本申请实施例中阵列基板的制作方法包括提供一衬底基板；在衬底基板上依次形成导电层和光阻层；对光阻层和导电层进行图案化处理，图案化处理后的导电层包括电连接的导电区和电镀区；除去光阻层；在导电层上对应电镀区的位置形成一层电镀层；将电镀区与导电区断开连接。本申请中在形成电镀层之前先将导电层上的光阻层除去，使得光阻层仅用于对导电层进行图案化，从而能够采用厚度较薄的光阻层，以减少光阻层的使用，从而降低阵列基板的制作成本以及能耗。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种阵列基板的制作方法的流程图；
图2是本申请实施例提供的图1中步骤S300的流程图；
图3是本申请实施例提供的图1中步骤S200的结构示意图；
图4是本申请实施例提供的图1中步骤S300的结构示意图；
图5是本申请实施例提供的图1中步骤S400的结构示意图；
图6是本申请实施例提供的图1中步骤S400的结构俯视图；
图7是本申请实施例提供的图1中步骤S500的结构示意图；
图8是本申请实施例提供的图1中步骤S600的结构俯视图；
图9是本申请实施例提供的一种阵列基板的结构示意图；
图10是本申请实施例提供的一种显示面板的结构示意图。
附图标记说明：
Figure BDA0003586337070000041
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板的制作方法、阵列基板及显示面板。以下分别进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
首先，本申请实施例提供一种阵列基板的制作方法，如图1和图9所示，阵列基板的制作方法主要包括以下步骤：
S100、提供一衬底基板110。衬底基板110作为阵列基板100的支撑结构，用于支撑阵列基板100中的其他功能膜层，以保证阵列基板100整体的结构稳定性。其中，衬底基板110的材质能够为玻璃基板或者其他类型材质，只需保证衬底基板110具有足够的支撑能力即可。
在衬底基板110上制作其他膜层前，需要先对衬底基板110进行清洗，以确保衬底基板110表面无油渍等污染物，避免影响后续膜层与衬底基板110之间的连接强度，从而保证阵列基板100膜层与衬底基板110之间的结构稳定性。
S200、在衬底基板110上依次形成导电层120和光阻层200。
如图3所示，对衬底基板110处理完成后，先在衬底基板110上沉积一层导电层120，导电层120作为阵列基板100中金属膜层的种子层，用于后续制作过程中的电路导通。其中，导电层120的材质能够为铜、铝、钛或钼等金属材料，以保证导电层120具有较好的导电性。本申请实施例中导电层120的材质采用电阻率较小的铜，以降低阵列基板100的整体内阻，避免导电层120带来的内阻压降影响阵列基板100的使用效果。
制作完导电层120后，在导电层120上形成一层光阻层200，光阻层200的材质包括正向光阻或负向光阻，根据光阻类型的不同，所采用的曝光方式也不相同，从而形成不同的目标图案。
S300、对光阻层200和导电层120进行图案化处理，图案化处理后的导电层120包括电连接的导电区121和电镀区122。
如图4所示，在衬底基板110上形成导电层120和光阻层200时均采用整面制作的方式，根据阵列基板100的结构设计需求，需要对导电层120进行图案化处理，以形成不同的导电结构。在对导电层120进行图案化处理时，光阻层200能够作为导电层120的掩模版结构，即导电层120的目标图案能够根据光阻层200的图案形成，以在衬底基板110上形成电连接的导电区121和电镀区122。
其中，导电区121的主要作用在于导电，以将电镀区122与外部电路进行连接；电镀区122的作用则在于形成电镀结构，以便于形成目标膜层。同时，电镀区122与导电区121电连接，即经过图案化之后的导电层120仍然保持整体电路的导通，以便于后续制程的进行。
可选的，如图2所示，本申请实施例中步骤S300主要包括以下步骤：
S310、对光阻层200进行图案化处理，以部分露出导电层120。
在衬底基板110上依次形成导电层120和光阻层200后，需要先根据阵列基板100的设计需求对光阻层200进行图案化处理，以形成目标图案，图案化之后的光阻层200能够作为掩模版。
当光阻层200为正向光阻时，光阻层200受到光照的部分会溶于光阻显影液，而没有受到光照的部分不会溶于光阻显影液，即光阻层200没有受到光照的部分保留并形成目标图案；当光阻层200为负向光阻时，光阻层200受到光照的部分不会溶于光阻显影液，而没有受到光照的部分则会溶于光阻显影液，即光阻层200受到光照的部分保留并形成目标图案。
S320、对导电层120进行图案化处理，除去导电层120的露出部分，以形成导电电极1211、连接部1212、走线部1221和种子部1223，导电电极1211与连接部1212构成导电区121，走线部1221与种子部1223构成电镀区122；走线部1221与种子部1223电连接，连接部1212连接在导电电极1211与走线部1221之间，以使电镀区122与导电区121电连接。
对光阻层200进行图案化处理之后，部分导电层120会露出，然后以图案化的光阻层200为掩模版，对导电层120进行图案化处理，除去导电层120的露出部分，以得到导电层120的目标图案，即导电层120和光阻层200图案化处理之后的图案形状保持一致，根据导电层120的设计需求对光阻层200的图案化方式进行调节，即可获得不同结构的导电层120。
对导电层120进行图案化处理之后，导电层120被划分为导电区121和电镀区122，导电区121包括导电电极1211和连接部1212，电镀区122包括走线部1221和种子部1223。其中，走线部1221与种子部1223电连接，以实现电镀区122内部的电路导通，连接部1212则连接在导电电极1211与走线部1221之间，从而实现导电区121与电镀区122之间的导通。此外，导电电极1211用于与外部电路进行连接，连接部1212则作为导电通道，用于将电镀区122与外部电路导通，以便于后续电镀过程的进行。
需要说明的是，将导电电极1211通过连接部1212与走线部1221进行连接，使得在导电电极1211结构及位置保持不变的情况下，连接部1212的设置位置能够根据电镀区122中走线部1221和种子部1223的具体结构进行相应调整，从而使得导电电极1211与走线部1221的电连接方式更加灵活，有助于导电层120的整体结构布局设计。
在一些实施例中，如图6所示，在对导电层120进行图案化处理时，能够形成多个种子部1223，走线部1221同时与多个种子部1223电连接，通过一个走线部1221与多个种子部1223电连接，然后将走线部1221通过连接部1212与导电电极1211电连接，在保证导电电极1211同时与多个种子部1223电连接的同时，简化导电电极1211与多个种子部1223之间的连接方式。
在另一些实施例中，导电层120包括多个走线部1221，每个走线部1221分别与多个种子部1223电连接。同时，导电层120包括多个连接部1212，多个连接部1212与多个走线部1221一一对应连接，以实现导电电极1211与多个走线部1221的电连接。通过多个走线部1221分布方式的设计，能够满足导电层120不同的结构设计需求，从而扩大阵列基板100的使用范围。
其中，如图6所示，导电电极1211呈条状，多个走线部1221沿导电电极1211的延伸方向并列设置，多个连接部1212则一一对应连接在导电电极1211和走线部1221之间，此种结构设计有利于多个种子部1223之间的并列设置，避免发生相互串扰，影响后续电镀过程的进行。
需要说明的是，在沿导电电极1211的延伸方向上，连接部1212的宽度尺寸小于对应连接的走线部1221的宽度尺寸，以使连接部1212和走线部1221在外观形状上能够直接进行区分，同时此种设计方式有助于后续通过对连接部1212进行处理，以将导电电极1211与走线部1221断开。
S400、除去光阻层200。
如图5和图6所示，完成导电层120的图案化过程之后，需要将覆盖在导电层120上的光阻层200除去，以便于后续膜层在导电层120上的制作，即本申请实施例中的光阻层200仅用于对导电层120进行图案化处理。
S500、在导电层120上对应电镀区122的位置形成一层电镀层130。
如图7所示，除去光阻层200之后，需要在导电层120上形成一层电镀层130，以完成阵列基板100中金属层的制作。由于导电层120中的电镀区122为阵列基板100的功能区，而导电区121仅用于将电镀区122与外部电路连接，以便于电镀过程的正常进行，故在形成电镀层130时，只需保证导电层120对应电镀区122的位置形成一层电镀层130即可，此种设计方式既能保证阵列基板100的正常使用，也能减少不必要电镀层130的形成，降低阵列基板100的制作成本。
具体的，在导电层120上对应电镀区122的位置形成一层电镀层130主要包括以下内容：
首先提供一电解池，电解池包括阳极、阴极以及电连接在阳极和阴极之间的电解液；然后将导电层120的走线部1221和种子部1223放置在电解池的电解液中，并将导电层120的导电电极1211与电解池的阴极电连接；之后在电解池的阳极与阴极之间施加预设电流，使走线部1221和种子部1223上形成一层电镀层130。
其中，电解液为含有电镀离子的混合溶液，电镀离子的种类与导电层120的材质直接相关，如本申请实施例中导电层120的材质为铜，则电解液为含有铜离子的混合溶液。在电镀过程中，电镀离子会从电解池的阳极向阴极移动，并在阴极沉积从而形成电镀层130。
本申请实施例中将走线部1221和种子部1223放置在电解池的电解液中，并将导电电极1211与电解池的阴极电连接，电解池的阳极也与电解液电连接，从而形成导电回路。由于走线部1221和种子部1223所在区域为阵列基板100的主要功能区，在进行电镀时，能够仅将走线部1221和种子部1223放置在电解液中，使得电镀层130仅形成在走线部1221和种子部1223上，从而实现电镀层130的最大化利用，避免其他不必要的区域形成电镀层130而导致生产成本升高。
在一些实施例中，由于连接部1212连接在导电电极1211和走线部1221之间，虽然连接部1212仅作为导电电极1211与走线部1221之间的导电通道，在进行电镀时，可以将连接部1212部分放置在电解液中，以确保走线部1221和种子部1223能够完全浸没在电解液中，从而保证走线部1221和种子部1223表面能够形成均匀稳定的电镀层130。
其中，连接部1212在电解液中的浸没程度能够根据实际情况进行相应调整，只需保证走线部1221和种子部1223表面电镀层130的稳定形成即可，此处不做特殊限定。
需要说明的是，电镀层130的厚度及均匀度与电解液中电镀离子的浓度、电镀时间以及电镀电流直接相关。若需要形成较厚的电镀层130，可以对应增大电解液中电镀离子的浓度以及电镀时间；若需要同时保证电镀层130的均匀性，则可以相应减小电镀电流的大小，以降低电镀离子在走线部1221和种子部1223表面的沉积速度，以确保电镀层130的均匀沉积。其中，电镀离子的浓度、电镀时间以及电镀电流的大小能够根据实际电镀需求进行相应调整，此处不做特殊限定。
S600、将电镀区122与导电区121断开连接。
如图8和图9所示，在完成电镀层130的制作后，断开电解池的阳极与阴极之间的电镀电流，并将导电电极1211与电解池的阴极断开连接，同时将走线部1221和种子部1223从电解液中移出。由于此时电镀区122与导电区121仍然处于电连接状态，即导电层120整体处于相互导通的状态，若直接进行后续膜层的制作，在阵列基板100使用的过程中，整个导电层120和电镀层130的导通与断开状态始终保持一致，无法实现对阵列基板100上某个区域的单独控制，故需要将电镀区122与导电区121断开连接，并通过电镀区122中走线部1221与种子部1223连接方式的调整实现阵列基板100不同的控制需求。
可选的，在将电镀区122与导电区121断开连接时，能够采用镭射激光的方式除去连接部1212或者断开连接部1212，使导电电极1211与走线部1221断开，以使电镀区122与导电区121断开连接，此过程进一步说明连接部1212的设置仅用作于导电电极1211与走线部1221之间的导电通道。
若导电电极1211与走线部1221之间未设置连接部1212而是直接相连，则在将电镀区122与导电区121断开连接时，需要部分除去导电电极1211，而导电电极1211相对连接部1212而言，需要去除的面积更大，从而导致能耗增大；或者采用部分除去走线部1221的方式，由于走线部1221上形成有电镀层130，则会导致电镀层130结构受到损坏，甚至影响阵列基板100的整体性能。因此，连接部1212的设置还能够起到降低生产能耗以及保证电镀层130结构稳定性的作用。
需要说明的是，在进行电镀时，能够将连接部1212部分放置在电解液中，此部分表面也会形成电镀层130，而位于电解液外的部分则不会形成电镀层130。在将电镀区122与导电区121断开连接时，则可以采用镭射激光将连接部1212上未形成电镀层130的部分除去，以进一步减小阵列基板100的生产能耗，节约生产成本。
可选的，在采用镭射激光除去连接部1212时，能够同时对走线部1221和走线部1221上的电镀层130进行图案化处理，以形成导电走线1222，使导电走线1222与种子部1223电连接。通过对走线部1221进行图案化处理形成导电走线1222，有利于阵列基板100与其他功能层的走线设计以及电连接。
在一些实施例中，导电层120包括多个种子部1223和多条导电走线1222，多个种子部1223呈阵列分布，即多个种子部1223呈多行多列分布，每条导电走线1222则与每列种子部1223电连接，即在阵列基板100使用过程中每一列上的种子部1223的导通与断开状态保持一致，从而有助于对阵列基板100上同一列种子部1223以及种子部1223上的电镀层130的同步控制，以简化阵列基板100的控制方式。
需要说明的是，阵列基板100包括薄膜晶体管层，薄膜晶体管层包括多层金属层，每层金属层均能够根据需求采用上述制作方法制得。本申请实施例中种子部1223和种子部1223上的电镀层130形成栅极、栅极线、源漏极和数据线中的一种或多种，通过栅极与源漏极的位置设计，能够获得不同结构的薄膜晶体管层。
其中，栅极与栅极线位于同一膜层，源漏极与数据线位于同一膜层，此种结构设计便于栅极线与数据线之间的走线设计，避免出现相互串扰或短路而导致阵列基板100的失效。
可选的，本申请实施例中光阻层200的厚度大于或等于1微米且小于或等于1.5微米。若光阻层200的厚度过小，则会导致图案化之后的光阻层200无法有效起到掩模版的作用，从而影响导电层120的图案化处理；若光阻层200的厚度过大，则会导致光阻层200用量过大，对光阻层200进行图案化处理时的能耗也较大，从而导致生产成本较大。
在实际制作过程中，能够将光阻层200的厚度设置为1微米、1.2微米、1.4微米或1.5微米等，既能保证光阻层200作为导电层120图案化过程的掩模版，也能避免光阻层200过厚而导致生产成本和能耗过大，其中光阻层200厚度的具体值能够根据实际设计需求进行相应调整，此处不做特殊限定。
本申请实施例中阵列基板100的制作方法包括提供一衬底基板110；在衬底基板110上依次形成导电层120和光阻层200；对光阻层200和导电层120进行图案化处理，图案化处理后的导电层120包括电连接的电镀区122和导电区121；除去光阻层200；在导电层120上对应电镀区122的位置形成一层电镀层130；将电镀区122与导电区121断开连接。通过在形成电镀层130之前先将导电层120上的光阻层200除去，使得光阻层200仅用于对导电层120进行图案化，从而能够采用厚度较薄的光阻层200，以减少光阻层200的使用，从而降低阵列基板100的制作成本以及能耗。
其次，本申请实施例还提供一种阵列基板，该阵列基板能够采用上述制作方法制作而成，由于本阵列基板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
图9是本申请实施例提供的一种阵列基板的结构示意图，如图9所示，阵列基板100包括衬底基板110，衬底基板110作为阵列基板100的支撑结构，用于支撑阵列基板100中的其他功能膜层，以保证阵列基板100整体的结构稳定性。其中，衬底基板110的材质能够为玻璃基板或者其他类型材质。
阵列基板100包括导电层120，导电层120设置在衬底基板110上，导电层120包括图案化分布的导电区121和电镀区122，且导电区121与电镀区122间隔设置。其中，导电区121的主要作用在于导电，以在制作阵列基板100时将电镀区122与外部电路进行连接；电镀区122的作用则在于形成电镀结构，以便于形成目标膜层。但在阵列基板100制作完成后，导电区121与电镀区122处于间隔设置状态，以便于对阵列基板100上某个区域的单独控制，满足阵列基板100不同的控制需求。
阵列基板100包括电镀层130，电镀层130设置在电镀区122对应的导电层120上，电镀层130与导电层120共同形成目标膜层。其中，阵列基板100包括薄膜晶体管层，薄膜晶体管层包括多层金属层，电镀层130与电镀区122对应的导电层120则共同形成金属层。
可选的，导电区121包括导电电极1211，电镀区122包括走线部1221和种子部1223，走线部1221与种子部1223电连接，电镀层130则设置在走线部1221和种子部1223上。
其中，如图8所示，在制作阵列基板100的过程中，导电电极1211用于与外部电路连接，以便于电镀区122电镀过程的进行。电镀区122作为阵列基板100的主要功能区，用于形成目标膜层，通过将走线部1221与种子部1223电连接，以实现电镀区122内部的电路导通，便于电镀区122目标膜层的制作以及阵列基板100使用过程中的电路控制。
可选的，电镀区122包括多个走线部1221和多个种子部1223，每个走线部1221与多个种子部1223电连接。通过一个走线部1221与多个种子部1223电连接，使得在阵列基板100使用过程中，能够通过一个走线部1221对多个种子部1223进行同步控制，以便于简化阵列基板100上整体的电路控制。
在本申请实施例中种子部1223及其上的电镀层130形成栅极、栅极线、源漏极和数据线中的一种或多种，通过栅极与源漏极的位置设计，能够获得不同结构的薄膜晶体管层。
需要说明的是，薄膜晶体管层包括多个薄膜晶体管，多个薄膜晶体管呈阵列分布，每个薄膜晶体管包括栅极和源漏极，即每个薄膜晶体管包括种子部1223，故导电层120包括多个种子部1223，且多个种子部1223呈阵列分布，以形成阵列分布的薄膜晶体管。
其中，走线部1221和走线部1221上的电镀层130能够形成多条导电走线1222，每条导电走线1222能够与一列种子部1223电连接，即每条导电走线1222与一列薄膜晶体管电连接，以实现对该列薄膜晶体管的同步控制，有助于简化阵列基板100的电路控制方式。
可选的，导电电极1211呈条状，多个走线部1221则沿导电电极1211的延伸方向并列设置。由于每个走线部1221同时与多个种子部1223电连接，此种结构设计方式有利于与不同走线部1221连接的多个种子部1223之间的并列设置，避免发生相互串扰，影响阵列基板100的正常使用。
需要说明的是，导电电极1211位于衬底基板110的边缘位置，即多个走线部1221并列设置在导电电极1211的同一侧，此种结构设计使得阵列基板100在使用过程中，导电电极1211不会影响其他功能膜层与走线部1221的电连接，有助于优化阵列基板100中的电路设计。
可选的，本申请实施例中导电层120的厚度大于或等于0.5微米且小于或等于0.6微米。若导电层120的厚度过小，则会导致导电层120的电阻过大，从而影响电镀过程的进行，不利于电镀层130的稳定形成；若导电层120的厚度过大，则会导致在对导电层120进行图案化处理时的能耗过大，从而导致成产成本增加。
在实际制作过程中，能够将导电层120的厚度设置为0.5微米、0.52微米、0.55微米、0.58微米或0.6微米等，既能保证电镀层130的稳定形成，也能避免导电层120图案化过程中能耗过大，其中导电层120厚度的具体值能够根据实际设计需求进行相应调整，此处不做特殊限定。
可选的，本申请实施例中电镀层130的厚度大于或等于6微米。若电镀层130的厚度过小，则会导致最终形成的阵列基板100中金属层的电阻过大，从而导致金属层自身内阻过大，带来的内阻压降也就越大，从而影响阵列基板100的整体性能。
在实际制作过程中，能够将电镀层130的厚度设置为6微米、8微米、10微米或12微米等，以确保电镀层130自身内阻较小，从而保证阵列基板100的稳定使用。其中电镀层130厚度的具体值能够根据实际设计需求进行相应调整，此处不做特殊限定。
需要说明的是，本申请实施例中导电层120的材质与电镀层130的材质相同，其中，电镀层130由电解液中的电镀离子在导电层120上沉积形成，即电镀离子的种类与导电层120的材质相同。采用同种类的电镀离子和导电层120，一方面能够避免导电层120与电镀层130之间出现较大的活性差异而影响电镀层130与导电层120之间的稳定性；另一方面则有利于提高电镀层130与导电层120之间的连接强度，避免阵列基板100在制作或使用过程中，电镀层130与导电层120之间出现剥离，从而影响阵列基板100的结构稳定性。
最后，本申请实施例还提供一种显示面板，该显示面板包括阵列基板，该阵列基板的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
图10是本申请实施例提供的一种显示面板的结构示意图，如图10所示，显示面板10包括阵列基板100、发光器件300和封装组件400，发光器件300设置于阵列基板100上，封装组件400设置于发光器件300上。
其中，发光器件300包括多个发光像素，多个发光像素呈阵列分布，每个发光像素与阵列基板100中对应的薄膜晶体管电连接，通过薄膜晶体管的导通与断开能够实现对发光像素发光情况的控制。由于每一列薄膜晶体管中的种子部1223电连接在一起，在对发光器件300的发光情况进行调控时，能够同时对同一列的发光像素的发光情况进行调控，以简化显示面板10中电路的控制方式。
封装组件400包括多层层叠设置的封装层，用于对发光器件300中的发光像素以及阵列基板100中的薄膜晶体管进行保护，以避免空气中的水分或氧气进入显示面板10内部而侵蚀相关功能膜层，从而导致显示面板10失效。
需要说明的是，本申请实施例中显示面板10应用范围十分广泛，包括电视机、电脑、移动电话、可折叠以及可卷曲显示屏等各种显示及照明的显示装置中，以及可穿戴设备如智能手环和智能手表等，均在本申请实施例中的显示面板10所属应用领域范围内。
以上对本申请实施例所提供的一种阵列基板的制作方法、阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (13)

1.一种阵列基板的制作方法，其特征在于，所述方法包括：
提供一衬底基板；
在所述衬底基板上依次形成导电层和光阻层；
对所述光阻层和所述导电层进行图案化处理，图案化处理后的所述导电层包括电连接的导电区和电镀区；
除去所述光阻层；
在所述导电层上对应所述电镀区的位置形成一层电镀层；
将所述电镀区与所述导电区断开连接。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述对所述光阻层和所述导电层进行图案化处理，包括：
对所述光阻层进行图案化处理，以部分露出所述导电层；
对所述导电层进行图案化处理，除去所述导电层的露出部分，以形成导电电极、连接部、走线部和种子部，所述导电电极与所述连接部构成导电区，所述走线部与所述种子部构成电镀区；所述走线部与所述种子部电连接，所述连接部连接在所述导电电极与所述走线部之间，以使所述电镀区与所述导电区电连接。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在所述导电层上对应所述电镀区的位置形成一层电镀层，包括：
提供一电解池，所述电解池包括阳极、阴极以及电连接在所述阳极和所述阴极之间的电解液；
将所述走线部和所述种子部放置在电解池的电解液中；
将所述导电电极与所述电解池的阴极电连接；
在所述电解池的阳极与阴极之间施加预设电流，使所述走线部和所述种子部上形成一层电镀层。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述将所述电镀区与所述导电区断开连接，包括：
除去或者切断所述连接部，使所述导电电极与所述走线部断开，以使所述电镀区与所述导电区断开连接。
5.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述方法还包括：
对所述走线部和所述走线部上的电镀层进行图案化处理，以形成导电走线，使所述导电走线与所述种子部电连接。
6.根据权利要求1至5任一项所述的阵列基板的制作方法，其特征在于，所述光阻层的厚度大于或等于1微米且小于或等于1.5微米。
7.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
导电层，设置在所述衬底基板上，所述导电层包括图案化分布的导电区和电镀区，所述导电区与所述电镀区间隔设置；
电镀层，设置在所述电镀区对应的所述导电层上。
8.根据权利要求7所述的阵列基板，其特征在于，所述导电区包括导电电极，所述电镀区包括走线部和种子部，所述走线部与所述种子部电连接；所述电镀层设置在所述走线部和所述种子部上。
9.根据权利要求8所述的阵列基板，其特征在于，所述电镀区包括多个所述走线部和多个所述种子部，每个所述走线部与多个所述种子部电连接。
10.根据权利要求9所述的阵列基板，其特征在于，所述导电电极呈条状，多个所述走线部沿所述导电电极的延伸方向并列设置。
11.根据权利要求7所述的阵列基板，其特征在于，所述导电层的厚度大于或等于0.5微米且小于或等于0.6微米；所述电镀层的厚度大于或等于6微米。
12.根据权利要求7所述的阵列基板，其特征在于，所述导电层的材质与所述电镀层的材质相同。
13.一种显示面板，其特征在于，所述显示面板包括：
权利要求7至12任一项所述的阵列基板；
发光器件，设置在所述阵列基板上；
封装组件，设置在所述发光器件上。
CN202210367147.9A 2022-04-08 2022-04-08 阵列基板的制作方法、阵列基板及显示面板 Pending CN114784036A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210367147.9A CN114784036A (zh) 2022-04-08 2022-04-08 阵列基板的制作方法、阵列基板及显示面板
US17/772,772 US20240162400A1 (en) 2022-04-08 2022-04-22 Manufacturing method of array substrate, array substrate, and display panel
PCT/CN2022/088497 WO2023193310A1 (zh) 2022-04-08 2022-04-22 阵列基板的制作方法、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210367147.9A CN114784036A (zh) 2022-04-08 2022-04-08 阵列基板的制作方法、阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN114784036A true CN114784036A (zh) 2022-07-22

Family

ID=82427910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210367147.9A Pending CN114784036A (zh) 2022-04-08 2022-04-08 阵列基板的制作方法、阵列基板及显示面板

Country Status (3)

Country Link
US (1) US20240162400A1 (zh)
CN (1) CN114784036A (zh)
WO (1) WO2023193310A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903479B2 (ja) * 2006-04-18 2012-03-28 富士フイルム株式会社 金属パターン形成方法、金属パターン、及びプリント配線板
CN104617042B (zh) * 2015-02-09 2018-01-19 京东方科技集团股份有限公司 阵列基板及其制备方法
CN108172584A (zh) * 2017-12-26 2018-06-15 深圳市华星光电半导体显示技术有限公司 阵列基板及其上电极线图案的制备方法和液晶显示面板
US11894394B2 (en) * 2020-01-03 2024-02-06 Boe Technology Group Co., Ltd. Array substrate, method for preparing array substrate, and backlight module
CN113809095A (zh) * 2020-05-27 2021-12-17 京东方科技集团股份有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
US20240162400A1 (en) 2024-05-16
WO2023193310A1 (zh) 2023-10-12

Similar Documents

Publication Publication Date Title
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN104576705A (zh) 一种阵列基板及制作方法、显示装置
EP2978012A1 (en) Thin-film transistor and preparation method therefor, array substrate and display device
KR102262823B1 (ko) 단일 셀 광전지 모듈
CN105742299B (zh) 一种像素单元及其制作方法、阵列基板及显示装置
US11538883B2 (en) OLED display panel and OLED device with wire overlying step in via-holes, and manufacturing method thereof
US20210405478A1 (en) Array substrate and manufacturing method thereof, and display panel
CN115148155A (zh) 显示面板和显示装置
CN106847836A (zh) Tft基板及其制作方法
CN113594213A (zh) 显示面板及显示装置
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN114784036A (zh) 阵列基板的制作方法、阵列基板及显示面板
CN116018552A (zh) 一种阵列基板及其制备方法、显示装置
CN103235456A (zh) 阵列基板及其制造方法和显示装置
CN100495178C (zh) 薄膜晶体管液晶显示器阵列基板像素结构及其制造方法
US20220397820A1 (en) Photomask, method of manufacturing array substrate, and display panel
JP2004263218A (ja) パターンめっき方法
CN100499085C (zh) 像素结构的制造方法
CN110504292B (zh) 阵列基板、显示面板及显示装置
EP4086696A1 (en) Array substrate, manufacturing method therefor, and backlight module
CN102306652B (zh) 一种阵列基板及其制作方法、使用该阵列基板的显示面板
CN109117025B (zh) 显示面板及其制作方法、显示装置
CN111029387A (zh) 一种oled基板的制作方法、基板、显示装置和掩模板
CN110993625B (zh) 阵列基板及其制备方法、显示面板、显示装置
CN111668268A (zh) 一种oled显示装置及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination