CN114783956A - 半导体芯片封装体及其制造方法 - Google Patents
半导体芯片封装体及其制造方法 Download PDFInfo
- Publication number
- CN114783956A CN114783956A CN202210263537.1A CN202210263537A CN114783956A CN 114783956 A CN114783956 A CN 114783956A CN 202210263537 A CN202210263537 A CN 202210263537A CN 114783956 A CN114783956 A CN 114783956A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- cover plate
- substrate
- layer
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种半导体芯片封装体及其制造方法,半导体芯片封装体包括基板、盖板、半导体芯片、内环密封层以及外环焊接层;盖板配合在基板的第一表面上;内环密封层设置在基板和盖板之间,并使所述盖板和基板之间的空间形成密封腔室;外环焊接层设置在基板和盖板之间并位于内环密封层的外侧,将盖板固定连接在基板上。本发明的半导体芯片封装体,采用外环焊接层把盖板与基板连接在一起,连接强度高、防水防潮防湿且密封不透气;采用内环密封层隔设在外环焊接层的内侧,使助焊剂挥发物不会进入到盖板和基板之间的腔室中,避免腔室内壁和半导体芯片被沾染,保证产品的性能和可靠性。
Description
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种半导体芯片封装体。
背景技术
随着半导体技术的发展,对半导体芯片封装技术提出了越来越高的要求。
现有的一种常见的半导体芯片封装体结构如图1所示,其包括基板11、设置在基板11上的半导体芯片12、芯片正极13a和芯片负极13b、正极焊盘14a和负极焊盘14b、上盖板15、粘接层16、贯穿基板11的导电通道17、与外界导电连接用的正极焊垫17a和负极焊垫17b以及通气小孔18。
由图1所示结构可知,上盖板15是通过粘接层16设置在基板11上。工作时,半导体芯片12会产生热量,特别是大功率芯片,其发热量可使基板11的温度上升至100℃-150℃,上盖板15与基板11形成的空腔中所存的空气会因为发热而膨胀。为防止空气的热胀冷缩导致上盖板15脱落,通常在上盖板15与基板11之间留有通气小孔18。由于通气小孔18的存在,就无法防水防潮防湿气,使其应用范围和条件受到很大局限。
另一种常见的半导体芯片封装体,结构参考图1,相比于图1所示结构,为了防水防潮防湿气,去除了通气小孔18,使得整个由上盖板15与基板11形成的空腔处于密封状态,传统的粘接方式就无法保证上盖板15不因其热胀冷缩而脱落。为此,通常采用金属焊接的方式把上盖板15焊接在基板11上。然而在焊接方式中,如回流焊和共晶焊,在焊接过程中都会产生大量助焊剂挥发,当上盖板15与基板15合拢后,挥发出来的助焊剂就会残留在空腔内,不仅沾染内腔内壁,还会沾染半导体芯片12表面,导致其性能与可靠性下降。如果采用没有助焊剂的焊料,不仅焊接品质差,效率低,装备昂贵,而且材料成本也很高,无法满足大批量生产的要求。
因此,上述现有的半导体芯片封装体结构存在本质的缺陷和不足,无法解决连接强度,防水防潮防湿和助焊剂沾染与品质,可靠性和成本之间的矛盾。
发明内容
本发明要解决的技术问题在于,提供一种连接强度高且防水防潮的半导体芯片封装体及其制造方法。
本发明解决其技术问题所采用的技术方案是:提供一种半导体芯片封装体,包括基板、盖板、至少一个半导体芯片、至少一个弹性的内环密封层以及至少一个外环焊接层;
所述基板具有相对的第一表面和第二表面,所述盖板配合在所述基板的第一表面上;所述内环密封层设置在所述基板和盖板之间,并使所述盖板和基板之间的空间形成密封腔室;所述外环焊接层设置在所述基板和盖板之间并位于所述内环密封层的外侧,将所述盖板固定连接在所述基板上;
所述半导体芯片设置在所述基板的第一表面上并位于所述密封腔室内。
优选地,所述内环密封层采用硅胶、围坝胶及橡胶中的一种或多种形成。
优选地,所述外环焊接层采用金属或合金形成。
优选地,所述基板的第一表面上设有环形的第一连接面,所述盖板朝向所述基板的表面设有与所述第一连接面配合的第二连接面;
所述内环密封层和所述外环焊接层均设置在所述第一连接面和第二连接面之间。
优选地,所述第一连接面和/或所述第二连接面上设有金属层,所述外环焊接层位于所述金属层上。
优选地,所述基板的第一表面上设有至少一个凹槽,所述盖板覆盖在所述凹槽上方,所述密封腔室形成在所述盖板和所述凹槽之间;和/或,
所述盖板朝向所述基板的表面设有至少一个凹槽,所述密封腔室形成在所述凹槽和基板之间。
优选地,所述基板的第一表面设有反射层。
优选地,所述半导体芯片封装体还包括设置在所述基板的第一表面上并且导电连接的导电电路和焊盘组件;所述半导体芯片与所述焊盘组件导电连接。
优选地,所述半导体芯片封装体还包括焊垫组件;所述焊垫组件设置在所述基板的第一表面和/或第二表面上,并且与所述焊盘组件导电连接。
优选地,所述焊垫组件设置在所述基板的第二表面上,通过贯穿所述基板的导电通道与所述焊盘组件导电连接。
优选地,所述半导体芯片封装体还包括设置在所述基板的第二表面上的导热焊垫。
本发明还提供一种半导体芯片封装体的制造方法,包括以下步骤:
S1、将半导体芯片设置在基板的第一表面上;
S2、在所述基板的第一表面和/或盖板的表面上设置密封材料,所述密封材料对应在所述半导体芯片的外围,固化后形成具有弹性的内环密封层;
S3、在所述基板的第一表面和/或盖板的表面上设置焊接材料,所述焊接材料对应在所述内环密封层的外围,并且所述内环密封层的高度大于所述焊接材料的高度;
S4、将所述盖板配合在所述基板的第一表面上,并对所述盖板施压,使所述内环密封层密封在所述盖板和基板之间,并且在所述基板和盖板之间界定出密封腔室;
所述半导体芯片位于所述盖板和基板之间形成的密封腔室内;
S5、对所述盖板再施压并加热,使所述焊接材料熔化,熔化的所述焊接材料位于所述基板和盖板之间;
S6、冷却后,所述焊接材料形成外环焊接层并把所述盖板固定连接在所述基板上。
优选地,所述基板的第一表面上设有环形的第一连接面,所述盖朝向所述基板的表面设有环形的第二连接面;
步骤S2中,所述密封材料设置在所述第一连接面和/或所述第二连接面上;
步骤S3中,所述焊接材料设置在所述第一连接面和/或所述第二连接面上。
优选地,所述第一连接面和/或所述第二连接面上设有金属层;所述焊接材料设置在所述金属层上。
优选地,步骤S4-步骤S6在真空环境或在设定气体的气氛下进行;所述设定气体包括氢气、氮气、氩气中的一种或多种。
优选地,步骤S1中,所述基板的第一表面设有凹槽,所述半导体芯片设置在所述凹槽内;和/或,
所述盖板的表面上设有凹槽,步骤S4中,所述盖板配合在所述基板的第一表面上后,所述凹槽对应在所述半导体芯片上方。
本发明的半导体芯片封装体,一方面采用外环焊接层把盖板与基板连接在一起,连接强度高、防水防潮防湿且密封不透气,另一方面采用具有弹性的内环密封层隔设在外环焊接层的内侧,使焊接过程中产生的助焊剂挥发物不会进入到盖板和基板之间的腔室中,避免腔室内壁和其中的半导体芯片被助焊剂沾染,保证产品的性能和可靠性。
本发明的结构与制造方法简单,成本低,性能好,满足大批量生产的要求。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是现有的一种半导体芯片封装体的剖面结构示意图;
图2是本发明一些实施例的半导体芯片封装体的剖面结构示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解,现对照附图详细说明本发明的具体实施方式。
如图2所示,本发明一些实施例的半导体芯片封装体,可包括基板10、盖板20、至少一个半导体芯片30、至少一内环密封层40、至少一外环焊接层50、导电电路(未图示)、焊盘组件、焊垫组件以及导热焊垫。
基板10具有相对的第一表面和第二表面,盖板20以一表面朝向并配合在基板10的第一表面上。内环密封层40设置在基板10和盖板20之间,可将盖板20密封在基板10上,使盖板20和基板10之间的空间形成密封腔室100。外环焊接层50连接在基板10和盖板20之间并位于内环密封层40的外侧,将盖板20固定连接在基板10上。半导体芯片30设置在基板10的第一表面上并位于密封腔室100内。
密封腔室100内可处于真空状态或填充有但不限于氮气、氩气、氢气中的一种或多种气体。
导电电路、焊盘组件及焊垫组件均设置在基板10上。焊盘组件与导电电路和半导体芯片30导电连接,焊垫组件与焊盘组件导电连接并用于与外界导电连接,接受外界的电源和信号。
其中,基板10可采用但不限于陶瓷、金属、合金等材料制成。盖板20可采用但不限于陶瓷、石英、玻璃、蓝宝石、微晶玻璃等无机材料,或铝、铜、铁等金属材料及其合金等金属材料制成。
根据产品的设置需求或者批量化生产,基板10上可设置一个或多个盖板20,每一盖板20与基板10之间形成有一个或多个密封腔室100以容置半导体芯片30,每一个密封腔室100可容置一个或多个半导体芯片30。
半导体芯片30可为但不限于光电类芯片、LED类芯片、带荧光粉胶层的LED类芯片、射频类芯片、微波类芯片、IC类芯片等。当半导体芯片30为发光类芯片时,盖板20优选透光性好的玻璃、石英、蓝宝石等材料制成。
对应密封腔室100的形成,基板10的第一表面以及盖板20朝向基板10的表面两者中至少一者上设置凹槽。例如,凹槽设置在基板10的第一表面上,半导体芯片30容置在凹槽内,盖板20朝向凹槽的表面可以是平坦的表面,盖合在凹槽的顶面,密封腔室100形成在盖板20和凹槽之间。或者,基板10的第一表面为平坦的表面,凹槽设置在盖板20朝向基板10的表面,半导体芯片30设置在基板10的第一表面上并容置在凹槽内,密封腔室100形成在凹槽和基板10之间。又或者,基板10的第一表面和盖板20朝向基板10的表面均设置凹槽,两者的凹槽相对接合形成密封腔室100,半导体芯片30设置在基板10的第一表面上并容置在对接的凹槽内。
上述凹槽可以通过但不限于机械加工、双板压合、模压成形、DPC、DBC等方式中的一种或多种组合形成。在双板压合中,结合凹槽的设置及厚度,基板10或盖板20分别可由上板与下板叠加形成,其中,上板至少有一通孔。当上板与下板压合在一起后,由上板通孔与下板表面围成相应的凹槽上板与下板之间可通过焊接、粘接或键合等方式连接。
特别地,本发明中,盖板20通过内环密封层40和外环焊接层50密封连接在基板10的第一表面上。
内环密封层40主要采用有机高分子材料等制成,用于实现盖板20和基板10之间的密封。当盖板20配合在基板10的第一表面上,并对盖板20施压后,使内环密封层40密封在盖板20和基板10之间,并将盖板20和基板10之间形成的用于放置半导体芯片30的空间围设在其内,形成密封腔室100。密封腔室100与外侧空间隔离。
外环焊接层50设置在内环密封层40的外围,以金属焊接的方式将盖板20焊接在基板10的第一表面上,实现两者之间的稳定连接及加强两者之间的连接密封性。由于外环焊接层50处于内环密封层40的外侧,相对内环密封层40远离盖板20和基板10之间的密封腔室100,因此在焊接过程中产生的助焊剂挥发物不会进入到密封腔室100中,不会对密封腔室100的内壁及其内的半导体芯片30等造成沾染等。
具体地,该内环密封层40可采用但不限于硅胶、围坝胶及橡胶等固化后具有弹性及可塑性的密封材料中至少一种形成。外环焊接层50采用金属或合金等形成,优选锡、锡的合金材料等至少一种形成。
进一步地,对应内环密封层40和外环焊接层50的设置,基板10的第一表面上设有环形的第一连接面(未标示),盖板20朝向基板10的表面设有与第一连接面配合的第二连接面(未标示);内环密封层40和外环焊接层50均连接在第一连接面和第二连接面之间。第一连接面和第二连接面的设置,分别在基板10和盖板20上界定出两者之间的连接位置,便于内环密封层40和外环焊接层50的定位设置。
第一连接面和第二连接面优选为光滑平坦表面。
为了改善外环焊接层50在基板10和盖板20之间的粘着力,第一连接面和/或第二连接面上设有金属层51。金属层51采用与外环焊接层50可焊性好的金属及其合金材料等中至少一种形成。金属层51优选但不限于镍、钛、钯、金、银及上述金属合金中至少一种形成,金属层可以是单层或多层结构。
导电电路及焊盘组件均设置在基板10的第一表面上,并且焊盘组件与导电电路导电连接。在基板10的第一表面上,半导体芯片30以自身的电极设置在焊盘组件上并与焊盘组件导电连接。
通常,焊盘组件包括正极焊盘61和负极焊盘62,半导体芯片30的正极31与正极焊盘61导电连接,半导体芯片30的负极32与负极焊盘62导电连接。半导体芯片30与焊盘组件的连接包括但不限于共晶焊接、回流焊接、键合、焊线等一种或多种组合。
焊垫组件可以设置在基板的第一表面和/或第二表面上,并且与焊盘组件导电连接,实现半导体芯片30与外界导电连接,接受外界的电源和信号。焊垫组件进一步包括正极焊垫71和负极焊垫72,正极焊垫71与正极焊盘61导电连接,负极焊垫72与负极焊盘62导电连接。
如图2所示实施例中,正极焊垫71和负极焊垫72均设置在基板10的第二表面上。对此,基板10内设有贯穿其第一表面和第二表面的导电通道73,正极焊垫71通过导电通道73与正极焊盘61导电连接,负极焊垫72通过另一导电通道73与负极焊盘62导电连接。
导热焊垫80设置在基板10的第二表面上,用于与外界散热器件等进行接触连接,实现半导体芯片封装体的散热。
为提高效率,基板10的第一表面可设有反射层(未图示)。反射层设有至少一开口,裸露出焊盘组件。当半导体芯片30为LED芯片时,反射层通常采用反光性能好的白油、银、铝等一种或多种组合制成。
参考图2,本发明的半导体芯片封装体一些实施例的制造方法,可包括以下步骤:
S1、将半导体芯片30设置在基板10的第一表面上。
基板10、半导体芯片30等预制而成。另外,将导电电路及焊盘组件等预制在基板10上。在半导体芯片30设置在基板10上时,将焊盘组件与半导体芯片30的电极导电连接。其中,焊盘组件的正极焊盘61与半导体芯片30的正极31之间的连接、焊盘组件的负极焊盘62与半导体芯片30的负极32之间的连接采用但不限于共晶焊接、回流焊接、键合、焊线中一种或多种实现。
根据实际操作,还可预先将焊垫组件设置在基板10上,并将焊垫组件与焊盘组件导电连接。
此外,当基板10的第一表面设置有凹槽时,将半导体芯片30设置在凹槽内,也可以先把半导体芯片30设置在基板10上,再通过双板压合的方式,在基板10上制备凹槽,并使半导体芯片30位于在凹槽内。当盖板20的表面设有凹槽时,将半导体芯片20设置在基板10的第一表面对应凹槽的位置上。
该步骤S1还包括:在基板10的第一表面上设置环形的第一连接面,进一步还可在第一连接面上设置金属层51。当基板10的第一表面上设有凹槽时,第一连接面位于凹槽的外围。
在盖板20的表面上设置环形的第二连接面,进一步还可在第二连接面上设置金属层51。当盖板20的表面上设有凹槽时,第二连接面位于凹槽的外围。
金属层51采用但不限于印刷烧结、电子束蒸发、热蒸发、溅射、电镀中的一种或多种形成,材料优选但不限于镍、钛、钯、金、银及上述金属合金中至少一种。金属层51可以是单层或多层结构。
S2、在基板10的第一表面和/或盖板20的表面上设置密封材料,密封材料对应在半导体芯片30的外围。固化后形成具有弹性的内环密封层40。
密封材料的固化可采用静置和加热中至少一种。
具体地,盖板20以其设有第二连接面的表面朝向基板10,与基板10第一表面上的第一连接面正对。密封材料设置在第一连接面或者第二连接面上,或者在第一连接面和第二连接面上均设置。
密封材料可采用但不限于硅胶、围坝胶及橡胶中的一种或多种组合形成。对于硅胶类材料,其可采用点胶、印刷、掩膜喷涂等方式设置在第一连接面和/或第二连接面上;对于橡胶类材料,其可以预成形后,粘贴在第一连接面和/或第二连接面上。
S3、在基板10的第一表面和/或盖板20的表面上设置焊接材料,焊接材料对应在内环密封层40的外围,并且内环密封层40的高度大于焊接材料的高度。
其中,将焊接材料通过印刷、点胶等一种或多种方式设置在第一连接面的金属层51或者第二连接面的金属层51上,或者在第一连接面和第二连接面的金属层51上均设置。焊接材料为金属或合金浆料,优选锡、锡的合金材料等,进一步可优选锡膏。
内环密封层40的高度大于焊接材料高度的设置,为了后续在盖板20配合到基板10上时,可先压缩到内环密封层40,使盖板20密封在基板10上。
在盖板20和/或基板10上,焊接材料可间隔内环密封层40,避免后续在焊接材料加热熔化时影响内环密封层40。
S4、将盖板20配合在基板10的第一表面上,并对盖板20施压,使内环密封层40密封盖板20和基板10之间,并且在基板10和盖板20之间界定出密封腔室100。
另外,在对盖板20施压之前,可以先对盖板20和基板10等形成的整体进行预热。
当基板10上具有凹槽时,盖板20在基板10上将凹槽封闭,在两者间形成密封腔室100。当盖板20上具有凹槽时,盖板20以其凹槽对应并盖合在半导体芯片30上方,在盖板20和基板10之间形成密封腔室100。当基板10和盖板20上均具有凹槽时,盖板20以其上的凹槽与基板10上的凹槽相对结合,使两凹槽形成密封腔室100。
半导体芯片30位于盖板20和基板10之间形成的密封腔室100内。
S5、对盖板20再施压并加热盖板20和基板10等形成的整体,使焊接材料熔化,熔化的焊接材料位于基板10和盖板20之间。
其中,在步骤S4的施压后,该步骤S5对盖板20进一步施压,使其向基板10方向压合,处于盖板20与基板10之间的内环密封层40进一步被压缩,使其围绕的空间继续处于密封状态,对盖板20和基板10等形成的整体进行加热,使盖板20和基板10之间的焊接材料熔化,熔化的焊接材料位于基板10和盖板20之间。由于内环密封层40的存在,在加热过程中焊接材料产生的挥发性助焊剂不会进入内环密封层40围绕形成的密封腔室100内,避免了对密封腔室100内壁和半导体芯片30的沾染,也可保证半导体芯片30的可靠性和性能不受影响。金属层51的存在可以改善熔化的焊接材料在基板10和盖板20上润湿性,降低空洞率,提升焊接强度与粘着力。
S6、冷却后,焊接材料形成外环焊接层50并将盖板20固定连接在基板10上。
上述步骤S4-步骤S6在真空环境或在设定气体的气氛下进行,其中的设定气体包括但不限于氢气、氮气、氩气等中至少一种。在真空环境或在设定气体的气氛下加热并熔化焊接材料,可以防止焊接材料在熔融状态时被空气中的氧气氧化,大幅提升焊接品质。
另外,上述的制造方法中,为满足更高的效率,还可包括:在基板10的第一表面设置反射层;反射层设有至少一开口,裸露出焊盘组件,确保焊盘组件与半导体芯片30的连接。
上述各实施例的制造方法中,可在一基板10上完成一个或多个半导体芯片封装体的制造。对于完成多个半导体芯片封装体的制造,上述的制造方法还包括对基板10进行切割,获得多个独立的半导体芯片封装体。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (16)
1.一种半导体芯片封装体,其特征在于,包括基板、盖板、至少一个半导体芯片、至少一个弹性的内环密封层以及至少一个外环焊接层;
所述基板具有相对的第一表面和第二表面,所述盖板配合在所述基板的第一表面上;所述内环密封层设置在所述基板和盖板之间,并使所述盖板和基板之间的空间形成密封腔室;所述外环焊接层设置在所述基板和盖板之间并位于所述内环密封层的外侧,将所述盖板固定连接在所述基板上;
所述半导体芯片设置在所述基板的第一表面上并位于所述密封腔室内。
2.根据权利要求1所述的半导体芯片封装体,其特征在于,所述内环密封层采用硅胶、围坝胶及橡胶中的一种或多种形成。
3.根据权利要求1所述的半导体芯片封装体,其特征在于,所述外环焊接层采用金属或合金形成。
4.根据权利要求1所述的半导体芯片封装体,其特征在于,所述基板的第一表面上设有环形的第一连接面,所述盖板朝向所述基板的表面设有与所述第一连接面配合的第二连接面;
所述内环密封层和所述外环焊接层均设置在所述第一连接面和第二连接面之间。
5.根据权利要求4所述的半导体芯片封装体,其特征在于,所述第一连接面和/或所述第二连接面上设有金属层;所述外环焊接层位于所述金属层上。
6.根据权利要求1所述的半导体芯片封装体,其特征在于,所述基板的第一表面上设有至少一个凹槽,所述盖板覆盖在所述凹槽上方,所述密封腔室形成在所述盖板和所述凹槽之间;和/或,
所述盖板朝向所述基板的表面设有至少一个凹槽,所述密封腔室形成在所述凹槽和基板之间。
7.根据权利要求1所述的半导体芯片封装体,其特征在于,所述基板的第一表面设有反射层。
8.根据权利要求1-7任一项所述的半导体芯片封装体,其特征在于,所述半导体芯片封装体还包括设置在所述基板的第一表面上并且导电连接的导电电路和焊盘组件;所述半导体芯片与所述焊盘组件导电连接。
9.根据权利要求8所述的半导体芯片封装体,其特征在于,所述半导体芯片封装体还包括焊垫组件;所述焊垫组件设置在所述基板的第一表面和/或第二表面上,并且与所述焊盘组件导电连接。
10.根据权利要求9所述的半导体芯片封装体,其特征在于,所述焊垫组件设置在所述基板的第二表面上,通过贯穿所述基板的导电通道与所述焊盘组件导电连接。
11.根据权利要求8所述的半导体芯片封装体,其特征在于,所述半导体芯片封装体还包括设置在所述基板的第二表面上的导热焊垫。
12.一种半导体芯片封装体的制造方法,其特征在于,包括以下步骤:
S1、将半导体芯片设置在基板的第一表面上;
S2、在所述基板的第一表面和/或盖板的表面上设置密封材料,所述密封材料对应在所述半导体芯片的外围,固化后形成具有弹性的内环密封层;
S3、在所述基板的第一表面和/或盖板的表面上设置焊接材料,所述焊接材料对应在所述内环密封层的外围,并且所述内环密封层的高度大于所述焊接材料的高度;
S4、将所述盖板配合在所述基板的第一表面上,并对所述盖板施压,使所述内环密封层密封在所述盖板和基板之间,并且在所述基板和盖板之间界定出密封腔室;
所述半导体芯片位于所述盖板和基板之间形成的密封腔室内;
S5、对所述盖板再施压并加热,使所述焊接材料熔化,熔化的所述焊接材料位于所述基板和盖板之间;
S6、冷却后,所述焊接材料形成外环焊接层并把所述盖板固定连接在所述基板上。
13.根据权利要求12所述的半导体芯片封装体的制造方法,其特征在于,所述基板的第一表面上设有环形的第一连接面,所述盖板朝向所述基板的表面设有环形的第二连接面;
步骤S2中,所述密封材料设置在所述第一连接面和/或所述第二连接面上;
步骤S3中,所述焊接材料设置在所述第一连接面和/或所述第二连接面上。
14.根据权利要求13所述的半导体芯片封装体的制造方法,其特征在于,所述第一连接面和/或所述第二连接面上设有金属层;所述焊接材料设置在所述金属层上。
15.根据权利要求12所述的半导体芯片封装体的制造方法,其特征在于,步骤S4-步骤S6在真空环境或在设定气体的气氛下进行;所述设定气体包括氢气、氮气、氩气中的一种或多种。
16.根据权利要求12所述的半导体芯片封装体的制造方法,其特征在于,步骤S1中,所述基板的第一表面设有凹槽,所述半导体芯片设置在所述凹槽内;和/或,
所述盖板的表面上设有凹槽,步骤S4中,所述盖板配合在所述基板的第一表面上后,所述凹槽对应在所述半导体芯片上方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210263537.1A CN114783956A (zh) | 2022-03-17 | 2022-03-17 | 半导体芯片封装体及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210263537.1A CN114783956A (zh) | 2022-03-17 | 2022-03-17 | 半导体芯片封装体及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114783956A true CN114783956A (zh) | 2022-07-22 |
Family
ID=82425411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210263537.1A Pending CN114783956A (zh) | 2022-03-17 | 2022-03-17 | 半导体芯片封装体及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114783956A (zh) |
-
2022
- 2022-03-17 CN CN202210263537.1A patent/CN114783956A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8415207B2 (en) | Module including a sintered joint bonding a semiconductor chip to a copper surface | |
US4646129A (en) | Hermetic power chip packages | |
US4882298A (en) | Method for encapsulating microelectronic semiconductor and thin film devices | |
JP2009513026A (ja) | 半導体構造及び組み立て方法 | |
US6342407B1 (en) | Low stress hermetic seal | |
KR100271113B1 (ko) | 글래스/금속 패키지 및 그 제조 방법 | |
KR101574135B1 (ko) | 칩 실장 방법 및 칩 패키지 | |
WO2021201290A1 (ja) | 光半導体パッケージの製造方法及び光半導体パッケージ | |
CN114823364B (zh) | 一种气密封装方法 | |
CN108074875A (zh) | 半导体器件封装及制造其之方法 | |
KR100865835B1 (ko) | 발광다이오드 반사 커버 성형 방법, 그 구조, 및 상기 반사커버를 이용한 발광다이오드 적재장치 | |
CA1216960A (en) | Hermetic power chip packages | |
CN114783956A (zh) | 半导体芯片封装体及其制造方法 | |
JP2013254810A (ja) | 貫通端子付き金属基板およびそれを用いた表面実装デバイス | |
US20210384378A1 (en) | Semiconductor light emitting device | |
JP4920214B2 (ja) | 電子部品用パッケージとその製造方法 | |
JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2001217333A (ja) | 気密封止型半導体パッケージ | |
JP3695706B2 (ja) | 半導体パッケージ | |
WO2023032462A1 (ja) | 半導体装置およびその製造方法 | |
WO2023140190A1 (ja) | 電池用パッケージおよび電池モジュール | |
JP2002228891A (ja) | 光通信用パッケージ及びその製造方法 | |
CN214313182U (zh) | 封装结构 | |
JP7245132B2 (ja) | 半導体装置及びその製造方法 | |
JP2740605B2 (ja) | 半導体素子収納用パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |