CN114783900A - 一种适用于多芯片失效分析的lpddr晶圆rdl设计方法 - Google Patents

一种适用于多芯片失效分析的lpddr晶圆rdl设计方法 Download PDF

Info

Publication number
CN114783900A
CN114783900A CN202210445201.7A CN202210445201A CN114783900A CN 114783900 A CN114783900 A CN 114783900A CN 202210445201 A CN202210445201 A CN 202210445201A CN 114783900 A CN114783900 A CN 114783900A
Authority
CN
China
Prior art keywords
die
substrate
rdl
design
lpddr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210445201.7A
Other languages
English (en)
Inventor
张力
廖承宇
何洪文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Payton Technology Shenzhen Co ltd
Original Assignee
Payton Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Payton Technology Shenzhen Co ltd filed Critical Payton Technology Shenzhen Co ltd
Priority to CN202210445201.7A priority Critical patent/CN114783900A/zh
Publication of CN114783900A publication Critical patent/CN114783900A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种适用于多芯片失效分析的LPDDR晶圆RDL设计方法,属于半导体封装领域,包括以下步骤:S1:基于常规LPDDR RDL设计,增加键合焊位;S2:设计封装基板,增加若干用于DIE连接的基板正面金手指;S3:进行封装,并将键合焊位与基板正面金手指连接S4:测量电阻,通过电阻测试判断DIE状态,完成设计。只需要在设计原始RDL布线时候,同步新增如下1条RDL走线即可;围绕DIE四周新增1条不封闭的口字型走线和2个键合焊垫(焊垫开窗位置需寻找合适位置,不影响原始产品RDL布线即可),通过走线电阻的测量数据来判定DIE是否有开裂,无需专门测试机器,只需要使用万用表或者简易测试设备来测试电阻即可判定多芯片堆叠中存在某一颗DIE开裂。

Description

一种适用于多芯片失效分析的LPDDR晶圆RDL设计方法
技术领域
本发明涉及半导体封装技术领域,尤其涉及适用于多芯片失效分析的LPDDR晶圆RDL设计方法。
背景技术
LPDDR广泛用于手机、平板等移动消费电子产品,内部的芯片颗粒都是采用多层堆叠模式进行封装。实际生产过程中,LPDDR晶圆做多层封装堆叠时候,会先做一次RDL再布线,再进行研磨、切割、贴片堆叠等封装工艺。多层堆叠的工艺难度较高,容易发生单个DIE开裂导致失效的问题。
现有的技术方案中,一个LPDDR封装芯片内部经常有多颗(2~8颗)厚度仅200um~40um的DIE垂直堆叠,一旦出现某颗DIE出现开裂失效,常规测试机器无法分辨出是哪颗DIE出现问题,需要使用专门测试机器和专用程序进行测试才可以分辨出哪颗芯片出现异常,还需要专门开发专用程序才可以进行分析。
多层封装产品失效分析需要使用专门测试机器和专用程序进行测试才可以分辨出哪颗芯片出现异常,这种专用机器价格昂贵,还需要专门开发专用程序才可以进行分析,而且耗时较长,使用成本过高,影响失效分析的成本和效率。
发明内容
本发明的目的是为了解决现有技术中存在的缺陷,而提出的适用于多芯片失效分析的LPDDR晶圆RDL设计方法。
为了实现上述目的,本发明采用了如下技术方案:
一种适用于多芯片失效分析的LPDDR晶圆RDL设计方法,包括以下步骤:
S1:基于常规LPDDR RDL设计,增加键合焊位;
S2:设计封装基板,增加若干用于DIE连接的基板正面金手指;
S3:进行封装,并将键合焊位与基板正面金手指连接;
S4:测量电阻,通过电阻测试判断DIE状态,完成设计。
进一步地,用于步骤S1中,采用常规LPDDR RDL设计,将原始键合焊垫在晶圆中间,通过RDL引到DIE边缘,在RDL引到DIE边缘的设计保持不变的基础上,增加一条沿着DIE边缘的不封闭走线。
进一步地,走线断开处设计2个键合焊位。
进一步地,用于步骤S2中,所述封装基板设计时,增加数量不低于2的基板正面金手指,用于DIE连接到新增的键合焊位。
进一步地,用于步骤S2中,所述基板正面金手指根据DIE堆叠进行设计增加,其中,1颗DIE堆叠,则设计2个基板正面金手指;
2颗DIE堆叠,则需要设计4个基板正面金手指;
3颗DIE堆叠,则设计6个基板正面金手指。
进一步地,用于步骤S2中,基板正面金手指通过基板布线连接到基板背面的测试点。
进一步地,用于步骤S3中,封装时,新增的2个键合焊位通过常规焊线连接到基板正面指定的金手指上。
进一步地,用于步骤S4中,通过电阻测试判断DIE状态的方式为,一旦发生内部某颗die开裂,只需要测试每颗DIE指定的测试点之间的电阻即可判定,其中,未开裂DIE的测试电阻接近于0电阻,开裂DIE的电阻会远大于0。
相比于现有技术,本发明的有益效果在于:
只需要在设计原始RDL布线时候,同步新增如下1条RDL走线即可;
围绕DIE四周新增1条不封闭的口字型走线和2个键合焊垫(焊垫开窗位置需寻找合适位置,不影响原始产品RDL布线即可),通过走线电阻的测量数据来判定DIE是否有开裂,无需专门测试机器,只需要使用万用表或者简易测试设备来测试电阻即可判定多芯片堆叠中存在某一颗DIE开裂。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。
图1为本发明实施例中的增加键合焊位的示意图;
图2为本发明实施例中的电路短路时电阻测试的示意图;
图3为本发明实施例中的芯片开裂时电阻测试的示意图;
图4为本发明实施例中常规RDL设计示意图;。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
参照图1-4,一种适用于多芯片失效分析的LPDDR晶圆RDL设计方法,包括以下步骤:
S1:基于常规LPDDR RDL设计,增加键合焊位;
具体的,常规RDL的设计为从中间pad引导die边缘形成新的pad。
S2:设计封装基板,增加若干用于DIE连接的基板正面金手指;
S3:进行封装,并将键合焊位与基板正面金手指连接;
S4:测量电阻,通过电阻测试判断DIE状态,完成设计。
在本申请的具体实施例中,用于步骤S1中,采用常规LPDDR RDL设计,将原始键合焊垫在晶圆中间,通过RDL引到DIE边缘,在RDL引到DIE边缘的设计保持不变的基础上,增加一条沿着DIE边缘的不封闭走线。
在本申请的具体实施例中,走线断开处设计2个键合焊位。
在本申请的具体实施例中,用于步骤S2中,所述封装基板设计时,增加数量不低于2的基板正面金手指,用于DIE连接到新增的键合焊位。
在本申请的具体实施例中,用于步骤S2中,所述基板正面金手指根据DIE堆叠进行设计增加,其中,1颗DIE堆叠,则设计2个基板正面金手指;
2颗DIE堆叠,则需要设计4个基板正面金手指;
3颗DIE堆叠,则设计6个基板正面金手指。
在本申请的具体实施例中,用于步骤S2中,基板正面金手指通过基板布线连接到基板背面的测试点。
在本申请的具体实施例中,用于步骤S3中,封装时,新增的2个键合焊位通过常规焊线连接到基板正面指定的金手指上。
在本申请的具体实施例中,用于步骤S4中,通过电阻测试判断DIE状态的方式为,一旦发生内部某颗die开裂,只需要测试每颗DIE指定的测试点之间的电阻即可判定,其中,未开裂DIE的测试电阻接近于0电阻,开裂DIE的电阻会远大于0。
在相同发明的另一个优选实施例中,在实施的过程中,可围绕DIE四周新增1条或者多条走线,具体走线数量需要根据原始DIE表面电路走线进行判断,不限于只新增1条走线。
此外,键合焊垫开窗位置不限于走线的起点和终点,也可以再1条走线上起点、中点、终点等多个位置设计焊垫,并对应多设计几个基板正面金手指和测试点即可,只需要多设计的焊垫数量不影响原始DIE的RDL布线即可。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,根据本发明的技术方案及其发明构思加以等同替换或改变,都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种适用于多芯片失效分析的LPDDR晶圆RDL设计方法,其特征在于,包括以下步骤:
S1:基于常规LPDDR RDL设计,增加键合焊位;
S2:设计封装基板,增加若干用于DIE连接的基板正面金手指;
S3:进行封装,并将键合焊位与基板正面金手指连接;
S4:测量电阻,通过电阻测试判断DIE状态,完成设计。
2.根据权利要求1所述的适用于多芯片失效分析的LPDDR晶圆RDL设计方法,其特征在于,用于步骤S1中,采用常规LPDDR RDL设计,将原始键合焊垫在晶圆中间,通过RDL引到DIE边缘,在RDL引到DIE边缘的设计保持不变的基础上,增加一条沿着DIE边缘的不封闭走线。
3.根据权利要求2所述的适用于多芯片失效分析的LPDDR晶圆RDL设计方法,其特征在于,走线断开处设计2个键合焊位。
4.根据权利要求3所述的适用于多芯片失效分析的LPDDR晶圆RDL设计方法,其特征在于,用于步骤S2中,所述封装基板设计时,增加数量不低于1的基板正面金手指,用于DIE连接到新增的键合焊位。
5.根据权利要求4所述的适用于多芯片失效分析的LPDDR晶圆RDL设计方法,其特征在于,用于步骤S2中,所述基板正面金手指根据DIE堆叠进行设计增加,其中,1颗DIE堆叠,则设计2个基板正面金手指;
2颗DIE堆叠,则需要设计4个基板正面金手指;
3颗DIE堆叠,则设计6个基板正面金手指。
6.根据权利要求5所述的适用于多芯片失效分析的LPDDR晶圆RDL设计方法,其特征在于,用于步骤S2中,基板正面金手指通过基板布线连接到基板背面的测试点。
7.根据权利要求6所述的适用于多芯片失效分析的LPDDR晶圆RDL设计方法,其特征在于,用于步骤S3中,封装时,新增的2个键合焊位通过常规焊线连接到基板正面指定的金手指上。
8.根据权利要求7所述的适用于多芯片失效分析的LPDDR晶圆RDL设计方法,其特征在于,用于步骤S4中,通过电阻测试判断DIE状态的方式为,一旦发生内部某颗die开裂,只需要测试每颗DIE指定的测试点之间的电阻即可判定,其中,未开裂DIE的测试电阻接近于0电阻,开裂DIE的电阻会远大于0。
CN202210445201.7A 2022-04-26 2022-04-26 一种适用于多芯片失效分析的lpddr晶圆rdl设计方法 Pending CN114783900A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210445201.7A CN114783900A (zh) 2022-04-26 2022-04-26 一种适用于多芯片失效分析的lpddr晶圆rdl设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210445201.7A CN114783900A (zh) 2022-04-26 2022-04-26 一种适用于多芯片失效分析的lpddr晶圆rdl设计方法

Publications (1)

Publication Number Publication Date
CN114783900A true CN114783900A (zh) 2022-07-22

Family

ID=82432765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210445201.7A Pending CN114783900A (zh) 2022-04-26 2022-04-26 一种适用于多芯片失效分析的lpddr晶圆rdl设计方法

Country Status (1)

Country Link
CN (1) CN114783900A (zh)

Similar Documents

Publication Publication Date Title
US10163740B2 (en) Semiconductor device
US20090321734A1 (en) Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss
KR101977699B1 (ko) 멀티 칩 반도체 장치 및 그것의 테스트 방법
KR20130015885A (ko) 반도체 패키지 및 그 제조 방법
TWI571642B (zh) 使用單一探針測試晶片的多個連接墊的測試裝置及方法
TWI453425B (zh) 晶片電性偵測裝置及其形成方法
CN102983106B (zh) 层叠封装结构和系统级封装结构的封装和功能测试
TW201513242A (zh) 晶片及晶片製造方法
CN103187319B (zh) 超薄基板的封装方法
EP2645417A1 (en) Semiconductor module
TWI667715B (zh) 具有暫時性配對犧牲接合墊之半導體晶圓、及用以使用暫時性配對犧牲接合墊測試半導體晶圓之方法
CN107256856A (zh) 半导体装置
CN109031102B (zh) 一种芯片测试装置
CN103187326B (zh) 超薄基板的封装方法
CN110531125A (zh) 空间转换器、探针卡及其制造方法
Singh et al. Pd-coated Cu wire bonding technology: Chip design, process optimization, production qualification and reliability test for high reliability semiconductor devices
CN114783900A (zh) 一种适用于多芯片失效分析的lpddr晶圆rdl设计方法
US9087805B2 (en) Semiconductor test and monitoring structure to detect boundaries of safe effective modulus
TWI226094B (en) Process for testing IC wafer
CN116469778A (zh) 一种增加芯片质量的芯片封装方法及系统
TW201340283A (zh) 晶圓結構、晶片結構以及堆疊型晶片結構
CN213905351U (zh) 用于优化扇出型封装金属互联工艺的测试片
KR102366589B1 (ko) 시스템 보드의 dut 특성 분석용 일체형 인터포저
US20070046314A1 (en) Process for testing IC wafer
KR100766171B1 (ko) 웨이퍼 레벨 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination